CN102544097B - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN102544097B CN102544097B CN201010617456.4A CN201010617456A CN102544097B CN 102544097 B CN102544097 B CN 102544097B CN 201010617456 A CN201010617456 A CN 201010617456A CN 102544097 B CN102544097 B CN 102544097B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- layer
- isolation structure
- soi
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 37
- 238000002360 preparation method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 2
- 239000012212 insulator Substances 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 127
- 238000001259 photo etching Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种半导体结构及其制造方法，该半导体结构在SOI衬底上形成，所述SOI衬底自上而下依次包括SOI层、氧化物埋层、半导体埋层和半导体衬底，所述半导体结构包括：源/漏区，形成于所述SOI层中；栅极，形成于所述SOI层上，并且所述源/漏区位于栅极的两侧；背栅区，由所述半导体埋层的低电阻化的区域形成；第一隔离结构和第二隔离结构，位于所述源/漏区的两侧且延伸进入所述SOI衬底中；其中：所述第一隔离结构和第二隔离结构，分别与所述SOI层侧接于第一侧面和第二侧面，所述第一隔离结构与所述半导体埋层侧接于第三侧面，所述第三侧面位于所述第一侧面和第二侧面之间。本发明的实施例有助于避免源漏区与背栅区之间的短路。
Description
技术领域
本发明涉及半导体领域，更具体地，涉及一种半导体结构及其制造方法。
背景技术
为了提高超大规模集成电路效率及降低制造成本，互补金属氧化物半导体晶体管栅距越来越小。但是，栅距减小导致短沟道效应，使得器件性能降低。
SOI(Semiconductor On Insulator，绝缘体上半导体)技术是指在一层绝缘层上的半导体膜上制作器件和电路。由于绝缘体层的存在，器件与体硅之间实现了完全的介质隔离，因此SOI-CMOS集成电路从本质上避免了体硅CMOS的闩锁效应。另外，Fully Depleted SOI(FD-SOI)器件的短沟道效应较小，能自然形成浅结，泄露电流较小。因此，具有超薄体和双栅的全耗尽绝缘体上硅MOSFETs吸引了广泛关注。通过在超薄SOIMOSFET器件中的超薄氧化物埋层(BOX)下提供半导体埋层，并在半导体埋层中形成掺杂的NFET背栅和PFET背栅，能够有效调整阈值电压并抑制短沟道效应。但是这种情况下器件和背栅之间难以进行有效隔离，导致背栅的控制难度很大。
M.Khater等人在“FDSOI CMOS with Dielectrically-Isolated Backgates and 30nm Lg High-k/Metal Gate(2010Symposium on VLSITechnology Digest of Technical Papers，43-44”中提出了一种双深度的STI与双BOX衬底结合的结构。如图1所示，在衬底100上有第一埋层101，第一埋层101上为半导体埋层，半导体埋层被第一STI隔离105分隔并形成p+掺杂的背栅102’和n+掺杂的背栅102，半导体埋层上为第二埋层103，上面为SOI层104，栅堆叠结构形成在SOI层104上。在背栅102和背栅102’与SOI层104之间还通过第二隔离结构106进行隔离。这种结构能够有效控制NFET和PFET的背栅而不会引起漏电流增大。但是采用这种方法时，由于半导体制造工艺对STI结构的腐蚀作用，可能在形成接触塞时STI结构已被腐蚀至半导体埋层所在位置，导致源/漏接触与半导体埋层之间短路。
发明内容
本发明的目的在于提供一种半导体结构及其制造方法，以克服上述现有技术中的问题，特别是避免在形成接触孔时造成源/漏接触与位于氧化物埋层下方的半导体埋层之间的短路。
根据本发明的一方面，提供了一种半导体结构，在SOI衬底上形成，所述SOI衬底自上而下依次包括SOI层、氧化物埋层、半导体埋层和半导体衬底，所述半导体结构包括：源/漏区，形成于所述SOI层中；栅极，形成于所述SOI层上，并且所述源/漏区位于栅极的两侧；背栅区，由所述半导体埋层的低电阻化的区域形成；第一隔离结构和第二隔离结构，位于所述源/漏区的两侧且延伸进入所述SOI衬底中；其中：所述第一隔离结构和第二隔离结构，分别与所述SOI层侧接于第一侧面和第二侧面，所述第一隔离结构与所述半导体埋层侧接于第三侧面，所述第三侧面位于所述第一侧面和第二侧面之间。
根据本发明的另一方面，还提供了一种半导体结构的制造方法，包括：提供SOI衬底，自上而下依次包括SOI层、氧化物埋层、半导体埋层和半导体衬底；刻蚀所述SOI衬底以形成第一预备凹槽和第二预备凹槽；在所述第一预备凹槽和第二预备凹槽内，各向同性刻蚀或侧向刻蚀所述SOI衬底，将所述第一预备凹槽和第二预备凹槽形成为第一隔离凹槽和第二隔离凹槽，其中，所述第一隔离凹槽和第二隔离凹槽分别与所述SOI层侧接于第一侧面和第二侧面，所述第一隔离凹槽还与所述半导体埋层侧接于第三侧面，所述第三侧面位于所述第一侧面和第二侧面之间；在所述第一隔离凹槽和第二隔离凹槽中填充介质材料以形成第一隔离结构和第二隔离结构；将所述半导体埋层低电阻化，形成背栅区；在所述第一隔离结构和第二隔离结构之间所述SOI层上形成栅极；在所述第一隔离结构和第二隔离结构之间的SOI层上形成源漏区。
在本发明实施例的方法中，所述第一隔离凹槽和第二隔离凹槽分别与所述SOI层侧接于第一侧面和第二侧面，所述第一隔离凹槽还与所述半导体埋层侧接于第三侧面，所述第三侧面位于所述第一侧面和第二侧面之间。
根据本发明实施例的半导体结构及其制造方法，由于第三侧面位于第一侧面和第二侧面之间，因此可见本发明实施例的隔离结构在SOI层中，侧向侵入半导体埋层中，以使得在SOI层的下方半导体埋层的两侧被隔离结构的介质层占据，直接使得隔离结构的底部增大。
在常规的半导体制造工艺中，在形成STI之后包括栅极刻蚀、源漏形成等工艺中，STI结构被腐蚀，一旦STI被腐蚀至半导体埋层，在形成源漏接触孔时光刻如果发生少许错位，容易造成源漏区与背栅区之间的短路。本发明的实施例提供的半导体结构及其制造方法，嵌入于半导体埋层的隔离结构侧向增大。在这种情况下，即使STI结构被腐蚀至半导体埋层，也不容易造成源漏区与背栅区之间的短路，大大提高了集成电路产品的良品率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1为现有技术中一种包含背栅的半导体器件结构剖视图；
图2和图3为根据本发明的实施例得到的半导体结构剖视图；
图4为现有技术中形成接触孔时，光刻错位的情况下源漏区与半导体埋层之间短路的示意图；
图5为本发明实施例中形成接触孔时，光刻错位的情况下源漏区与半导体埋层之间的结构示意图；
图6-14示出了根据本发明实施例制造半导体结构的流程中各步骤对应的结构剖视图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
本发明的实施例的半导体结构及其制造方法，通过将嵌入于半导体埋层中隔离结构侧向增大，以使得半导体埋层的两侧区域也被隔离材料占据，那么即使在制造工艺中可能造成STI结构被腐蚀至半导体埋层，也不至于导致源漏接触和背栅区之间的短路，因而能够大大提高SOI器件的良品率。
如图2所示，为根据本发明的一个实施例得到的一种半导体结构。该半导体结构包括SOI衬底1010、MOSFET器件1020、背栅区1030、第一隔离结构1041和第二隔离结构1042。
其中，该SOI衬底自上而下依次包括SOI层1011、氧化物埋层1012、半导体埋层1013和半导体衬底1014。MOSFET器件1020形成于所述SOI层上。背栅区1030为所述半导体埋层1013低电阻化后形成的区域。
所述第一隔离结构1041和第二隔离结构1042，位于所述MOSFET1020的两侧且嵌入于所述SOI衬底1010中。
其中：所述第一隔离结构1041和第二隔离结构1042，分别与所述SOI层1011侧接于第一侧面S1和第二侧面S2，所述第一隔离结构1041与所述半导体埋层1013侧接于第三侧面S3，所述第三侧面S3位于所述第一侧面S1和第二侧面S2之间。
在本发明的实施例中，半导体衬底1014可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底1014可以包括各种掺杂配置。此外，衬底1014可以可选地包括外延层，可以被应力改变以增强性能。在本发明的实施例中，衬底1014优选为体Si；半导体埋层1013优选为SiGe、多晶Si或非晶Si等材料；氧化物埋层1012优选为SiO2；SOI层1011优选为Si、SiGe或多晶Si。其中，所述SOI层1011的可以厚度为5-20nm，所述氧化物埋层1012的厚度可以为5-30nm，所述半导体埋层1013的厚度可以为10-100nm。
所述MOSFET器件1020包括栅堆叠1021和源漏区1022，栅堆叠1021位于所述SOI层1011上，所述源漏区1022位于所述栅堆叠1021两侧的SOI层1011中。
优选地，对于pMOSFET，所述背栅区1030可以掺杂B，对于nMOSFET，所述背栅区1030可以掺杂P或As。背栅区1030的形成有利于通过背栅电压进一步控制栅极下方的沟道区电场，从而对短沟道效应进行有效调节，同时还能够达到对器件阈值电压进行控制的目的。
优选地，所述源漏区的表面高于所述SOI层的表面，提升的源漏区有利于进一步降低源漏接触电阻。
优选地，所述第一隔离结构1041和第二隔离结构1042嵌入于所述半导体埋层1013中的部分宽度为80-200nm，所述第一隔离结构1041和第二隔离结构1042位于所述半导体埋层1013以上的部分宽度为20-100nm。
本发明的实施例还进一步包括接触塞1060形成于层间介质层1050中，并与栅极1021或源漏区1022接触。
在上述方案中，优选地，第一侧面S1、第二侧面S2和第三侧面S3可以基本与SOI层1011所在表面基本垂直，所述“基本垂直”为在本领域技术工艺能够接受的误差范围内。
在上述方案中，优选地，第二隔离结构1042与半导体埋层1013侧接于第四侧面S4，第二四侧面S4位于第二侧面S2与第三侧面S3之间。并且，所述第四侧面S4基本垂直于所述SOI层1011所在表面。所述“基本垂直”的涵义同上。
如图3所示，为根据本发明另一实施例得到的半导体结构。与图2不同之处在于，第一隔离结构1041与氧化物埋层1012侧接的面为所述第三侧面S3延伸而成。同样，所述第二隔离结构1042与氧化物埋层1012侧接的面为所述第四侧面S4延伸而成。这种情况下，当然也能够实现本发明。同理类推，只要位于所述氧化物埋层1012与所述半导体埋层1013的接触面之下，隔离结构侧向嵌入所述接1012层的内部，半导体埋层1013的两侧被隔离材料侵入，以使得隔离结构侧向增大即可。
本发明实施例提供的半导体结构，STI结构侧向嵌入于半导体埋层1013中，因此导致位于半导体埋层中的隔离结构侧向增大，因而能够大大减小源漏区1022与半导体埋层1013短路的可能性。如图4所示，按照现有技术形成的STI结构。在形成STI结构之后的工艺中，例如，栅极刻蚀、源漏接触的形成的过程中，各种光刻、刻蚀、腐蚀的过程很容易造成STI结构被腐蚀至低处(例如腐蚀至半导体埋层所在位置)，从而导致源漏接触与背栅区之间的短路，如图4中A处所示。在采用了本发明实施例所示的STI结构之后，即使STI结构被腐蚀至如图5所示的形状，仍然不至于导致源漏接触与背栅区之间的短路，因而大大提高了器件的良品率。
以下将结合图6-14详细描述根据本发明的一个实施例一种半导体结构的制造方法的详细过程。
首先，如图6所示，提供SOI衬底1010，自上而下依次包括SOI层1011、氧化物埋层1012、半导体埋层1013和衬底1014。
SOI层1011的形成方法可以采用现有任何技术，例如可以为智能剥离技术SmartcutTM技术，将分别包含通过热氧化或沉积形成的氧化物表面层的两个晶片彼此键合，其中，两个晶片之一已经进行氢注入，从而在氧化物表面层以下的一定深度的硅本体内形成氢注入区域，然后，在压力、温度升高等情况下氢注入区域转变成微空腔层，从而导致层分离，两个晶片中的另一个作为SOI晶片来使用。通过控制热氧化或沉积的工艺参数，可以改变SOI晶片的氧化物埋层的厚度。通过控制氢注入的能量，可以改变SOI晶片的顶部半导体层的厚度。
衬底1014可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底1014可以包括各种掺杂配置。此外，衬底1000可以可选地包括外延层，可以被应力改变以增强性能。在本发明的实施例中，衬底1014优选为体Si；半导体埋层1013优选为SiGe、多晶Si或非晶Si等材料；氧化物埋层1012优选为SiO2；SOI层1011优选为Si、SiGe或多晶Si。
其中，所述SOI层1011的厚度为5-20nm，所述氧化物埋层1012的厚度为5-30nm，所述半导体埋层1013的厚度为10-100nm。
如图7所示，形成垫氧化物层1015和垫氮化物层1016，并在垫氮化物层1016上涂覆一层光刻胶1017，根据要形成的STI凹槽的顶部大小对光刻胶1017进行图案化处理，形成图案化的光刻胶图案。
接着，如图8所示，在SOI衬底上形成第一预备凹槽1043和第二预备凹槽1044，嵌于所述SOI衬底中。第一预备凹槽1043和第二预备凹槽1044的深度可以达到半导体埋层1013的顶部。这个刻蚀过程可以采用常规的各向异性刻蚀方法，例如反应离子刻蚀等。具体地，以该光刻胶图案1017为掩模刻蚀所述SOI衬底1010形成第一预备凹槽1043和第二预备凹槽1044，所述第一预备凹槽1043和第二预备凹槽1044的顶部和底部宽度基本相同。
进一步地，如图9所示刻蚀所述第一预备凹槽1043和第二预备凹槽1044，可以采用侧向刻蚀、各向同性干法或湿法进行刻蚀以形成第一隔离凹槽1045和第二隔离凹槽1046，该第一隔离凹槽1045和第二隔离凹槽1046嵌入所述半导体埋层1013的部分侧向侵入所述半导体埋层中。接着去除光刻胶图案1017。
优选地，第一隔离凹槽1045和第二隔离凹槽1046嵌入于所述半导体埋层1013中的部分宽度为80-200nm，第一隔离凹槽1045和第二隔离凹槽1046位于所述半导体埋层上的部分宽度为20-100nm。
接着，在第一隔离凹槽1045和第二隔离凹槽1046中填充隔离介质，如氧化硅等，从而形成浅沟槽隔离结构。具体地，如图10所示，在整个半导体结构上形成介质层1018，并进行平坦化处理至垫氮化物层1016。然后对垫氮化物层1016进行回刻至垫氧化物层1015，最后将垫氧化物层1015去除，从而形成了如图11所示的第一隔离结构1041和第二隔离结构1042。
在进一步刻蚀形成第一隔离凹槽1045和第二隔离凹槽1046之后，第一隔离凹槽1045和SOI层1011侧接于第一侧面S1，第二隔离凹槽1046与SOI层1011侧接于第二侧面S2，第一隔离凹槽1045和半导体埋层1013侧接于第三侧面S3，第二隔离凹槽1046与半导体埋层1013侧接于第四侧面S4。
其中第三侧面S3位于第一侧面S1和第二侧面S2之间。
在上述方案中，优选地，第一侧面S1、第二侧面S2、第三侧面S3和第四侧面可以基本与SOI层1011所在表面基本垂直，所述“基本垂直”为采用本领域技术工艺能够达到的误差范围内。例如，这个“基本垂直”为采用侧向刻蚀、各向同性的干法或湿法腐蚀所能达到的基本垂直的效果。
优选的，第二四侧面S4位于第二侧面S2与第三侧面S3之间。
以上步骤形成了图2所示与其中的第一隔离结构和第二隔离结构共形的凹槽形状。
替代地，为了形成如图3所示与其中的第一隔离结构和第二隔离结构共形的凹槽形状，在图8所示的步骤中，在形成第一预备凹槽1041和第二预备凹槽1042时，刻蚀深度较浅，例如第一预备凹槽1043和第二预备凹槽1044的深度可以仅达到氧化物埋层1012的顶部；然后，在图9所示的步骤中，进一步进行侧向或各向同性刻蚀，第一隔离凹槽1045与氧化物埋层1012侧接的面为所述第三侧面S3延伸而成。同样，所述第二隔离凹槽1046与氧化物埋层1012侧接的面为所述第四侧面S4延伸而成。对于本发明的实施例来说，进一步侧向或各项同性的刻蚀结果只要满足位于氧化物埋层1012和半导体埋层的接触界面以下的部分中，隔离凹槽与半导体埋层1013之间的接触侧面靠近将要形成的器件的中心即可。
可见，在形成这样的第一隔离凹槽1045和第二隔离凹槽1046的情况下，填充介质层后形成的第一隔离结构1041和第二隔离结构1042的侧面与SOI层1011、半导体埋层1012的侧界面，同样满足以上所述的凹槽的侧界面的情况。从而实现隔离结构侧向嵌入于半导体埋层中，使得半导体埋层与隔离结构的侧向接触界面朝向将要形成的器件中心移动。
如图12所示，对半导体埋层1013进行掺杂从而形成背栅区1030。对于nMOSFET可以掺入As或P离子，对于pMOSFET，可以掺入B离子。掺杂浓度在1018～1021cm-3范围内。通过低电阻化形成背栅区1030，有利于通过背栅电压进一步控制栅极下方的沟道区电场，从而对短沟道效应进行有效调节，同时还能够达到对器件阈值电压进行控制的目的。
背栅区1030的形成也可以在形成STI之前进行，并且由于在半导体埋层1013中进行了掺杂，因此在进行STI凹槽的刻蚀中能够控制刻蚀速率。
然后，如图13所示，在所述SOI衬底上形成MOSFET器件1020的其他部分，例如可以包括栅极1021和位于所述栅极两侧的源漏区1022。源漏区1022的形成可以通过向栅极两侧的SOI层1011中进行离子注入形成，例如，对于pMOSFET，可以注入B离子，对于nMOSFET，可以注入As或P离子。可选地，还可以进一步形成提升源漏区(图中未示出)，提升源漏区有助于进一步减小源漏区的接触电阻。进一步地，可以源漏区1022和栅极1021形成金属硅化物接触(图中未示出)。
如图14所示，进一步地，可以形成介质层1050和接触塞1060。
本发明实施例提供的半导体结构的制造方法，通过进一步刻蚀STI凹槽，使得形成的STI结构侧向嵌入于半导体埋层1013中，即半导体埋层1012的两侧被STI的介质材料侵入，因而能够大大减小源漏区1022与半导体埋层1013短路的可能性。在采用了本发明实施例所示的STI结构之后，即使STI结构被腐蚀至如图5所示的形状，仍然不至于导致源漏接触与背栅区之间的短路，因而大大提高了器件的良品率。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
Claims (14)
1.一种半导体结构，在SOI衬底上形成，所述SOI衬底自上而下依次包括SOI层、氧化物埋层、半导体埋层和半导体衬底，所述半导体结构包括：
源/漏区，形成于所述SOI层中；
栅极，形成于所述SOI层上，并且所述源/漏区位于栅极的两侧；
背栅区，由所述半导体埋层的低电阻化的区域形成；
第一隔离结构和第二隔离结构，位于所述源/漏区的两侧且延伸进入所述SOI衬底中；以及
形成于所述源/漏区上的接触塞；
其中：
所述第一隔离结构和第二隔离结构，分别与所述SOI层侧接于第一侧面和第二侧面，
所述第一隔离结构与所述半导体埋层侧接于第三侧面，
所述第三侧面位于所述第一侧面和第二侧面之间，
所述接触塞中的至少一个穿过所述SOI层和所述氧化物埋层，并由该至少一个接触塞所在源/漏区处相应的第一隔离结构或第二隔离结构与所述半导体埋层隔离开。
2.根据权利要求1所述的半导体结构，其中，所述第一侧面、第二侧面和第三侧面垂直于所述SOI层所在平面。
3.根据权利要求1所述的半导体结构，其中，所述第二隔离结构与所述半导体埋层侧接于第四侧面，所述第四侧面位于所述第一侧面与第二侧面之间并且与所述第三侧面相对，所述第四侧面垂直于所述SOI层所在平面。
4.根据权利要求1至3之一所述的半导体结构，其中，所述半导体埋层由晶体SiGe或晶体Si形成。
5.根据权利要求1至3之一所述的半导体结构，其中，对于pMOSFET，所述背栅区掺杂B，对于nMOSFET，所述背栅区掺杂P或As。
6.根据权利要求1至3之一所述的半导体结构，其中，所述SOI层的厚度为5-20nm，所述氧化物埋层的厚度为5-30nm，所述半导体埋层的厚度为10-100nm。
7.根据权利要求1至3之一所述的半导体结构，其中，所述第一隔离结构和第二隔离结构在所述半导体埋层中的部分宽度为80-200nm，所述第一隔离结构和第二隔离结构位于所述半导体埋层以上的部分宽度为20-100nm。
8.一种半导体结构的制造方法，包括：
提供SOI衬底，自上而下依次包括SOI层、氧化物埋层、半导体埋层和半导体衬底；
刻蚀所述SOI衬底以形成第一预备凹槽和第二预备凹槽；
在所述第一预备凹槽和第二预备凹槽内，各向同性刻蚀或侧向刻蚀所述SOI衬底，将所述第一预备凹槽和第二预备凹槽形成为第一隔离凹槽和第二隔离凹槽，其中，所述第一隔离凹槽和第二隔离凹槽分别与所述SOI层侧接于第一侧面和第二侧面，所述第一隔离凹槽还与所述半导体埋层侧接于第三侧面，所述第三侧面位于所述第一侧面和第二侧面之间；
在所述第一隔离凹槽和第二隔离凹槽中填充介质材料以形成第一隔离结构和第二隔离结构；
将所述半导体埋层低电阻化，形成背栅区；
在所述第一隔离结构和第二隔离结构之间的所述SOI层上形成栅极；
在所述第一隔离结构和第二隔离结构之间的SOI层上形成源/漏区；
在所述源/漏区上形成接触塞；
以及
在所述源/漏区上形成隔离塞，所述接触塞中的至少一个穿过所述SOI层和所述氧化物埋层，并由该至少一个接触塞所在源/漏区处相应的第一隔离结构或第二隔离结构与所述半导体埋层隔离开。
9.根据权利要求8所述的方法，其中，所述第一侧面、第二侧面和第三侧面垂直于所述SOI层所在平面。
10.根据权利要求8所述的方法，其中，所述第二隔离凹槽与所述半导体埋层侧接于第四侧面，所述第四侧面位于所述第二侧面与第三侧面之间，所述第四侧面垂直于所述SOI层所在平面。
11.根据权利要求8至10之一所述的方法，其中，所述形成背栅区的步骤包括：对于pMOSFET，对所述背栅区掺杂B，对于nMOSFET，对所述背栅区掺杂P或As。
12.根据权利要求11所述的方法，其中，对所述背栅区的掺杂中，掺杂浓度在1018～1021cm-3范围内。
13.根据权利要求8至10之一所述的方法，其中，形成源/漏区包括：
进行离子注入，在所述SOI层中形成源/漏区，所述源/漏区位于栅极的两侧；
在所述源/漏区上形成提升源/漏区。
14.根据权利要求8至10中任一项所述的方法，所述各向同性刻蚀包括：各向同性干法刻蚀或湿法刻蚀。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010617456.4A CN102544097B (zh) | 2010-12-31 | 2010-12-31 | 半导体结构及其制造方法 |
| US13/258,642 US8716800B2 (en) | 2010-12-31 | 2011-03-04 | Semiconductor structure and method for manufacturing the same |
| PCT/CN2011/071534 WO2012088797A1 (zh) | 2010-12-31 | 2011-03-04 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010617456.4A CN102544097B (zh) | 2010-12-31 | 2010-12-31 | 半导体结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102544097A CN102544097A (zh) | 2012-07-04 |
| CN102544097B true CN102544097B (zh) | 2015-01-07 |
Family
ID=46350554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010617456.4A Active CN102544097B (zh) | 2010-12-31 | 2010-12-31 | 半导体结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102544097B (zh) |
| WO (1) | WO2012088797A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890247B2 (en) * | 2012-10-15 | 2014-11-18 | International Business Machines Corporation | Extremely thin semiconductor-on-insulator with back gate contact |
| CN105576018A (zh) * | 2014-10-16 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10079597B1 (en) * | 2017-03-15 | 2018-09-18 | Globalfoundries Inc. | Circuit tuning scheme for FDSOI |
| CN108054132A (zh) * | 2017-12-13 | 2018-05-18 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838733B2 (en) * | 2002-10-21 | 2005-01-04 | Oki Electric Industry Co., Ltd. | Semiconductor device and fabrication method with etch stop film below active layer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6833569B2 (en) * | 2002-12-23 | 2004-12-21 | International Business Machines Corporation | Self-aligned planar double-gate process by amorphization |
| US7759714B2 (en) * | 2007-06-26 | 2010-07-20 | Hitachi, Ltd. | Semiconductor device |
| JP2010251344A (ja) * | 2009-04-10 | 2010-11-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2010
- 2010-12-31 CN CN201010617456.4A patent/CN102544097B/zh active Active
-
2011
- 2011-03-04 WO PCT/CN2011/071534 patent/WO2012088797A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838733B2 (en) * | 2002-10-21 | 2005-01-04 | Oki Electric Industry Co., Ltd. | Semiconductor device and fabrication method with etch stop film below active layer |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012088797A1 (zh) | 2012-07-05 |
| CN102544097A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8716800B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN102456737B (zh) | 半导体结构及其制造方法 | |
| US8587063B2 (en) | Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels | |
| US7422956B2 (en) | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers | |
| US6707106B1 (en) | Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer | |
| US8748983B2 (en) | Embedded source/drain MOS transistor | |
| EP2701186B1 (en) | Electronic Device Including Shallow Trench Isolation (STI) Regions with Bottom Nitride Linear and Upper Oxide Linear and Related Methods | |
| KR20080032232A (ko) | 자기정렬된 트렌치 분리를 사용한 감소된 전계 ｄｍｏｓ | |
| EP2701187B1 (en) | Electronic Device including Shallow Trench Isolation (STI) Regions with Bottom Oxide Linear and Upper Nitride Liner and Related Methods | |
| CN102544097B (zh) | 半导体结构及其制造方法 | |
| US9178070B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN101764102A (zh) | 一种具有垂直栅结构的soi cmos器件的制作方法 | |
| US6642536B1 (en) | Hybrid silicon on insulator/bulk strained silicon technology | |
| CN102790005B (zh) | 一种选择性刻蚀制备全隔离混合晶向soi的方法 | |
| US9000532B2 (en) | Vertical PMOS field effect transistor and manufacturing method thereof | |
| CN103280459A (zh) | 具有深槽结构的图形化应变nmos器件及其制作方法 | |
| US8853023B2 (en) | Method for stressing a thin pattern and transistor fabrication method incorporating said method | |
| CN103367226A (zh) | 半导体器件制造方法 | |
| CN102723342B (zh) | 一种混合晶面垂直沟道应变BiCMOS集成器件及制备方法 | |
| CN102738161A (zh) | 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法 | |
| CN103367395B (zh) | 半导体器件及其制造方法 | |
| CN109545785B (zh) | 一种半导体器件结构和制备方法 | |
| CN102723339B (zh) | SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法 | |
| CN102479822B (zh) | 半导体结构及其制造方法 | |
| CN113707721A (zh) | 一种环栅半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |