CN102521199A - 一种基于numa的物理多分区计算机体系结构的时序控制方法 - Google Patents

一种基于numa的物理多分区计算机体系结构的时序控制方法 Download PDF

Info

Publication number
CN102521199A
CN102521199A CN2011104227307A CN201110422730A CN102521199A CN 102521199 A CN102521199 A CN 102521199A CN 2011104227307 A CN2011104227307 A CN 2011104227307A CN 201110422730 A CN201110422730 A CN 201110422730A CN 102521199 A CN102521199 A CN 102521199A
Authority
CN
China
Prior art keywords
legacy
subregion
controller
unit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104227307A
Other languages
English (en)
Inventor
李博乐
林楷智
叶丰华
王欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN2011104227307A priority Critical patent/CN102521199A/zh
Publication of CN102521199A publication Critical patent/CN102521199A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

本发明提供一种基于NUMA的物理多分区计算机体系结构的时序控制方法，新型计算机架构特点是可以将计算机系统的多个处理器和IO资源进行物理层上的划分，从而将一台多处理器计算机系统划分为多个独立的多处理器系统，同样这些被划分的计算机系统也可以耦合为一台完整的计算机系统。本文讲述的时序控制方法是在多物理层分区计算机中建立多套独立的电源系统和时钟系统在多物理层分区计算机中，采用LegacyIO控制器控制系统上电时序，时钟使能，复位信号根据系统被划分为多个独立的多处理器系统或耦合为一个完整计算机系统，LegacyIO控制器也采用不同时序控制方法。

Description

一种基于NUMA的物理多分区计算机体系结构的时序控制方法
技术领域
本发明涉及一种计算机技术领域, 具体地说是一种基于NUMA的物理多分区计算机体系结构的时序控制方法。
背景技术
普通的NUMA或者SMP多处理器体系结构，通常只有一套统一的时序、时钟、电源、复位系统。即便是利用虚拟化技术，实现多系统的体系结构中，各系统同样是利用一个硬件平台，只有一套固定的时序、时钟、电源、复位系统。一旦硬件平台中任意一组时钟信号、时序控制信号、DC电源或复位信号出现问题，其上运行的多个系统将全部失效，极大的影响了整个系统的可靠性。
下面为普通的NUMA或者SMP多处理器体系结构图。
发明内容
本发明的目的是提供一种基于NUMA的物理多分区计算机体系结构的时序控制方法。
本发明的目的是按以下方式实现的，系统被划分为多个独立的多处理器系统或耦合为一个完整计算机系统，Legacy IO控制器采用不同的时序控制方法；在多分区系统中，时序由各分区的Legacy IO控制器进行控制；在多分区被耦合成一个计算机系统中，系统有且只有一个Legacy IO控制器有效，负责控制整个系统时序控制。其中：
1）系统被划分为多处理器系统的时序控制步骤如下：
（1）通过系统管理单元设置分区的Legacy IO控制器，激活每个分区的Legacy IO控制器；
（2）每个分区均可独立开关机，在某个分区接收开机指令后，Legacy IO控制器向该分区的DC电源组发出使能信号，此电源向分区内计算单元，存储单元，输入输出单元供电，并反馈Power good信号给Legacy IO控制器；
（3） Legacy IO控制器向该分区时钟单元发出使能信号，此时钟单元向分区内计算单元，存储单元，输入输出单元提供时钟；
（4）Legacy IO控制器等到系统时钟稳定后，复位分区内的计算单元，存储单元，输入输出单元，该分区时序控制完成；
2）系统被耦合为一个完整计算机系统的时序控制步骤如下：
（1）通过系统管理单元选中系统唯一的Legacy IO控制器，将其他Legacy IO控制器全部设置为无效；
（2）系统接收开机指令后，Legacy IO控制器向系统中所有的DC电源组发出使能信号，电源向各自分区的计算单元，存储单元，输入输出单元供电，并反馈Power good信号给Legacy IO控制器；
（3）Legacy IO控制器在确定所有的Power good信号有效后向系统所有的时钟单元发出使能信号，时钟单元向各自分区的计算单元，存储单元，输入输出单元提供时钟；
（4） Legacy IO控制器等到系统时钟稳定后，复位系统所有的计算单元，存储单元，输入输出单元，整个系统的时序控制完成。
本发明的有益效果是：在多物理层分区计算机中每个硬件平台都有独立的电源系统和时钟系统；每个分区的输入输出单元配有Legacy IO控制器，该分区的上电时序，时钟使能，复位系统都是由Legacy IO控制器控制。这样即使某个分区出现故障，其他各分区拥有独立的时序控制、电源系统、时钟系统及复位系统，同样能够正常工作，充分保证了系统的可靠性；同时每个分区可以独立开关机，而不影响其他分区正常工作，为系统的可在线维护提供了可能。
附图说明
图１是传统NUMA或者SMP多处理器体系结构图；
图２是本发明的体系架构图；
图３是系统划分为多处理器系统的时序控制逻辑图；
图4是系统耦合为一个完整计算机系统的时序控制逻辑图.。
具体实施方式
参照说明书附图对本发明的方法作以下详细地说明。
本发明的基于NUMA的物理多分区计算机体系结构的时序控制方法, 系统被划分为多个独立的多处理器系统或耦合为一个完整计算机系统，Legacy IO控制器采用不同的时序控制方法；在多分区系统中，时序由各分区的Legacy IO控制器进行控制；在多分区被耦合成一个计算机系统中，系统有且只有一个Legacy IO控制器有效，负责控制整个系统时序控制，其中：
1）系统被划分为多处理器系统的时序控制步骤如下：
（1）通过系统管理单元设置分区的Legacy IO控制器，激活每个分区的Legacy IO控制器；
（2）每个分区均可独立开关机，在某个分区接收开机指令后，Legacy IO控制器向该分区的DC电源组发出使能信号，此电源向分区内计算单元，存储单元，输入输出单元供电，并反馈Power good信号给Legacy IO控制器；
（3） Legacy IO控制器向该分区时钟单元发出使能信号，此时钟单元向分区内计算单元，存储单元，输入输出单元提供时钟；
（4）Legacy IO控制器等到系统时钟稳定后，复位分区内的计算单元，存储单元，输入输出单元，该分区时序控制完成；
2）系统被耦合为一个完整计算机系统的时序控制步骤如下：
（1）通过系统管理单元选中系统唯一的Legacy IO控制器，将其他Legacy IO控制器全部设置为无效；
（2）系统接收开机指令后，Legacy IO控制器向系统中所有的DC电源组发出使能信号，电源向各自分区的计算单元，存储单元，输入输出单元供电，并反馈Power good信号给Legacy IO控制器；
（3）Legacy IO控制器在确定所有的Power good信号有效后向系统所有的时钟单元发出使能信号，时钟单元向各自分区的计算单元，存储单元，输入输出单元提供时钟；
（4） Legacy IO控制器等到系统时钟稳定后，复位系统所有的计算单元，存储单元，输入输出单元，整个系统的时序控制完成。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。

Claims (1)

1.一种基于NUMA的物理多分区计算机体系结构的时序控制方法, 其特征在于系统被划分为多个独立的多处理器系统或耦合为一个完整计算机系统，Legacy IO控制器采用不同的时序控制方法；在多分区系统中，时序由各分区的Legacy IO控制器进行控制；在多分区被耦合成一个计算机系统中，系统有且只有一个Legacy IO控制器有效，负责控制整个系统时序控制；其中：
1）系统被划分为多处理器系统的时序控制步骤如下：
（1）通过系统管理单元设置分区的Legacy IO控制器，激活每个分区的Legacy IO控制器；
（2）每个分区均可独立开关机，在某个分区接收开机指令后，Legacy IO控制器向该分区的DC电源组发出使能信号，此电源向分区内计算单元，存储单元，输入输出单元供电，并反馈Power good信号给Legacy IO控制器；
（3） Legacy IO控制器向该分区时钟单元发出使能信号，此时钟单元向分区内计算单元，存储单元，输入输出单元提供时钟；
（4）Legacy IO控制器等到系统时钟稳定后，复位分区内的计算单元，存储单元，输入输出单元，该分区时序控制完成；
2）系统被耦合为一个完整计算机系统的时序控制步骤如下：
（1）通过系统管理单元选中系统唯一的Legacy IO控制器，将其他Legacy IO控制器全部设置为无效；
（2）系统接收开机指令后，Legacy IO控制器向系统中所有的DC电源组发出使能信号，电源向各自分区的计算单元，存储单元，输入输出单元供电，并反馈Power good信号给Legacy IO控制器；
（3）Legacy IO控制器在确定所有的Power good信号有效后向系统所有的时钟单元发出使能信号，时钟单元向各自分区的计算单元，存储单元，输入输出单元提供时钟；
（4） Legacy IO控制器等到系统时钟稳定后，复位系统所有的计算单元，存储单元，输入输出单元，整个系统的时序控制完成。
CN2011104227307A 2011-12-16 2011-12-16 一种基于numa的物理多分区计算机体系结构的时序控制方法 Pending CN102521199A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104227307A CN102521199A (zh) 2011-12-16 2011-12-16 一种基于numa的物理多分区计算机体系结构的时序控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104227307A CN102521199A (zh) 2011-12-16 2011-12-16 一种基于numa的物理多分区计算机体系结构的时序控制方法

Publications (1)

Publication Number Publication Date
CN102521199A true CN102521199A (zh) 2012-06-27

Family

ID=46292128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104227307A Pending CN102521199A (zh) 2011-12-16 2011-12-16 一种基于numa的物理多分区计算机体系结构的时序控制方法

Country Status (1)

Country Link
CN (1) CN102521199A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103744637A (zh) * 2014-01-18 2014-04-23 浪潮电子信息产业股份有限公司 一种基于numa的多物理层分区计算机体系结构的vga信号输出切换方法
CN105005547A (zh) * 2015-06-25 2015-10-28 浪潮电子信息产业股份有限公司 一种基于numa的多路服务器完全物理分区方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030187906A1 (en) * 2002-04-01 2003-10-02 Berg Thomas B. Allocation of potentially needed resources prior to complete transaction receipt
CN101158936A (zh) * 2007-11-21 2008-04-09 中国科学院计算技术研究所 一种节点之间的数据传输系统和装置及方法
CN102279836A (zh) * 2011-08-24 2011-12-14 浪潮电子信息产业股份有限公司 一种物理多分区计算机体系结构的时序控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030187906A1 (en) * 2002-04-01 2003-10-02 Berg Thomas B. Allocation of potentially needed resources prior to complete transaction receipt
CN101158936A (zh) * 2007-11-21 2008-04-09 中国科学院计算技术研究所 一种节点之间的数据传输系统和装置及方法
CN102279836A (zh) * 2011-08-24 2011-12-14 浪潮电子信息产业股份有限公司 一种物理多分区计算机体系结构的时序控制方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103744637A (zh) * 2014-01-18 2014-04-23 浪潮电子信息产业股份有限公司 一种基于numa的多物理层分区计算机体系结构的vga信号输出切换方法
CN105005547A (zh) * 2015-06-25 2015-10-28 浪潮电子信息产业股份有限公司 一种基于numa的多路服务器完全物理分区方法
CN105005547B (zh) * 2015-06-25 2017-08-25 浪潮电子信息产业股份有限公司 一种基于numa的多路服务器完全物理分区方法

Similar Documents

Publication Publication Date Title
CN100573456C (zh) 一种并行多处理器虚拟机系统
CN106662995B (zh) 用于提供中间线程抢占的装置、方法、系统、介质和设备
CN102279766B (zh) 并行模拟多个处理器的方法及系统、调度器
US10444813B2 (en) Multi-criteria power management scheme for pooled accelerator architectures
JP2013540317A5 (zh)
US20140143570A1 (en) Thread consolidation in processor cores
JP2013025795A5 (zh)
WO2008132924A1 (ja) 仮想計算機システムおよびその最適化方法
CN102591709B (zh) 基于OGR的shapefile文件主从式并行写方法
TW201636766A (zh) 計算資源之動態階層式效能平衡技術
US20160091882A1 (en) System and method of multi-core based software execution for programmable logic controllers
Zeng et al. Enabling efficient and flexible FPGA virtualization for deep learning in the cloud
CN111159093A (zh) 异构智能计算系统
CN104777890A (zh) 一种多路服务器的功耗管理系统
CN102279836B (zh) 一种物理多分区计算机体系结构的时序控制方法
CN102521199A (zh) 一种基于numa的物理多分区计算机体系结构的时序控制方法
Farahini et al. A scalable custom simulation machine for the Bayesian confidence propagation neural network model of the brain
CN108710591A (zh) 一种基于申威1621处理器的服务器主板
CN102279713A (zh) 一种物理多分区计算机体系结构的分区逻辑控制方法
CN104516333A (zh) 多核cpu多操作系统的控制器
MY164770A (en) Exception control in a multiprocessor system
US20240054081A1 (en) Controlling access to a memory shared by a cluster of multiple processing elements
CN103106175B (zh) 基于共享寄存器和流水处理的处理器阵列
CN101833537A (zh) 一种基于ccnuma多处理器架构下的多结点初始化同步方法
CN102520886A (zh) 一种基于numa的物理多分区计算机体系结构的分区逻辑控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120627