CN102521095B - 队列乱序的芯片模拟方法及系统 - Google Patents
队列乱序的芯片模拟方法及系统 Download PDFInfo
- Publication number
- CN102521095B CN102521095B CN2011104259844A CN201110425984A CN102521095B CN 102521095 B CN102521095 B CN 102521095B CN 2011104259844 A CN2011104259844 A CN 2011104259844A CN 201110425984 A CN201110425984 A CN 201110425984A CN 102521095 B CN102521095 B CN 102521095B
- Authority
- CN
- China
- Prior art keywords
- queue element
- team
- formation
- queue
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004088 simulation Methods 0.000 title claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 107
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 238000012795 verification Methods 0.000 abstract description 4
- 230000007246 mechanism Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明提供一种队列乱序的芯片模拟方法及系统，其中方法包括以下步骤：对队列标志、队列宽度、队列深度、队列元素生存周期进行配置；使队列元素按顺序依次入队；选择队列元素连续一位、多位匹配查询或队列元素非连续位匹配查询中的一种查询队列元素；选择顺序出队、随机出队、首次匹配出队、随机匹配出队及丢弃匹配出队中的一种来挑选需要移出队列的队列元素；检查队列元素总个数或有效队列元素个数。本发明提供了一种通用的乱序机制，可以较为贴切的模拟各种仲裁器，流量控制器的行为，方便高性能芯片的功能验证。
Description
技术领域
本发明涉及芯片设计验证领域，尤其涉及一种队列乱序的芯片模拟方法及系统。
背景技术
高性能芯片的功能验证已经成为制约高度复杂的电子系统和芯片设计的主要瓶颈。芯片特别是高性能网络芯片设计存在以下问题：不同数据流经过仲裁后的顺序将变得无序；进入队列的数据会有丢弃行为发生；进入队列的数据有各个等级的优先级出队列。
因此，有必要提供一种队列乱序的芯片模拟方法及系统以克服上述问题。
发明内容
本发明的目的在于提供一种队列乱序的芯片模拟方法，可解决传统队列只能先入先出的缺陷，提出更加灵活的队列出队方式。
本发明的另一目的在于提供一种队列乱序的芯片模拟系统，该系统应用于所述队列乱序的芯片模拟方法。
相应地，本发明的一种队列乱序的芯片模拟方法，包括如下步骤：
S10，对队列标志、队列宽度、队列深度、队列元素生存周期进行配置；
S20，使队列元素按顺序依次入队；
S30，选择队列元素连续一位、多位匹配查询或队列元素非连续位匹配查询中的一种查询队列元素；其中，所述队列元素连续一位、多位匹配查询是利用查询关键字内容与关键字位宽，以及查询的起始位置，按照入队顺序查找，找到与之匹配的第一个队列元素；所述队列元素非连续位匹配查询是利用查询关键字内容和掩码矢量，按照入队顺序查找，找到与之匹配的第一个队列元素；
S40，选择顺序出队、随机出队、首次匹配出队、随机匹配出队及丢弃匹配出队中的一种来挑选需要移出队列的队列元素；其中，所述顺序出队采取先入先出原则；随机出队则在队列元素中随机挑选队列元素移出队列；首次匹配出队按照入队顺序，使用关键数据位找到队列中匹配到的第一个队列元素，挑选该队列元素移出队列；随机匹配出队按照入队顺序，使用关键数据位找到队列中匹配到的所有队列元素，从这些队列元素中挑选一个队列元素移出队列；丢弃匹配出队按照入队顺序，使用关键数据位找到队列中第一个匹配的队列元素，在找到第一个匹配队列元素之前，丢弃不匹配的队列元素；
S50，检查队列元素总个数或有效队列元素个数。
作为本发明的进一步改进，所述队列元素生存周期由队列的最小延时与最大延时来决定，最小延时表示队列元素生存在队列的时间不能小于最小延时；最大延时表示队列元素生存在队列内的时间不能超过最大延时。
作为本发明的进一步改进，所述首次匹配出队和随机匹配出队在找不到队列元素时会有报警或者报错。
相应地，本发明的一种队列乱序的芯片模拟系统，包括：
配置模块，用以对队列标志、队列宽度、队列深度、队列元素生存周期进行配置；
入队操作模块，用以使队列元素按顺序依次入队；
查找模式控制模块，用以选择队列元素连续一位、多位匹配查询或队列元素非连续位匹配查询中的一种查询队列元素；其中，所述队列元素连续一位、多位匹配查询是利用查询关键字内容与关键字位宽，以及查询的起始位置，按照入队顺序查找，找到与之匹配的第一个队列元素；所述队列元素非连续位匹配查询是利用查询关键字内容和掩码矢量，按照入队顺序查找，找到与之匹配的第一个队列元素；
出队模式控制模块，用以选择顺序出队、随机出队、首次匹配出队、随机匹配出队及丢弃匹配出队中的一种来挑选需要移出队列的队列元素；其中，所述顺序出队采取先入先出原则；随机出队则在队列元素中随机挑选队列元素移出队列；首次匹配出队按照入队顺序，使用关键数据位找到队列中匹配到的第一个队列元素，挑选该队列元素移出队列；随机匹配出队按照入队顺序，使用关键数据位找到队列中匹配到的所有队列元素，从这些队列元素中挑选一个队列元素移出队列；丢弃匹配出队按照入队顺序，使用关键数据位找到队列中第一个匹配的队列元素，在找到第一个匹配队列元素之前，丢弃不匹配的队列元素；
信息检查模块，用以检查队列元素总个数或有效队列元素个数。
作为本发明的进一步改进，所述队列元素生存周期由队列的最小延时与最大延时来决定，最小延时表示队列元素生存在队列的时间不能小于最小延时；最大延时表示队列元素生存在队列内的时间不能超过最大延时。
作为本发明的进一步改进，所述首次匹配出队和随机匹配出队在找不到队列元素时会有报警或者报错。
本发明的有益效果是：本发明提供了一种通用的乱序机制，可以较为贴切的模拟各种仲裁器，流量控制器的行为，方便高性能芯片的功能验证。
附图说明
图1 所示为本发明一实施方式一种队列乱序的芯片模拟方法的流程图；
图2 所示为本发明新型队列的示意图；
图3所示为本发明具体操作流程图；
图4所示为本发明一实施方式一种队列乱序的芯片模拟系统的模块图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
如图1所示，本发明的一种队列乱序的芯片模拟方法，包括如下步骤：
S10，对队列标志、队列宽度、队列深度、队列元素生存周期进行配置；
S20，使队列元素按顺序依次入队；
S30，选择队列队列元素连续一位、多位匹配查询或队列元素非连续位匹配查询中的一种查询队列元素；
S40，选择顺序出队、随机出队、首次匹配出队、随机匹配出队及丢弃匹配出队中的一种来挑选需要移出队列的队列元素；
S50，检查队列元素总个数或有效队列元素个数。
具体地，本发明采用C语言建立了一个队列模型，用户使用时采用PLI函数与硬件描述语言对接，只需要做简单配置即可控制该队列行为。
如图2所示，本发明模型主要包括:
1.队列标志，每个队列都有自己的标志，所述标志可以为一个字符串或数字。
2.队列宽度，该队列宽度自适应可配，由用户向队列存放第一个队列元素时决定的，同一队列的不同队列元素有相同的比特宽度。
3.队列深度阈值，可以由用户根据需要控制决定，可为任一整数。超过阈值，可报警或者报错。该阀值用数字来表示，其中，0表示没有限制；非0表示配置的深度阈值。
4.出队模式，共有五种出队模式，所有模式在队列没有数据时被使用都会有报警或者报错。
模式一：顺序出队，保留传统队列先入先出的功能；
模式二：随机出队，在队列元素中随机挑选队列元素移出队列；
模式三：首次匹配出队，按照入队顺序，使用关键数据位找到队列中匹配到的第一个队列元素，挑选该队列元素移出队列。匹配方式跟查询方式一样。找不到会有报警或者报错；
模式四：随机匹配出队，按照入队顺序，使用关键数据位找到队列中匹配到的所有队列元素，从这些队列元素中挑选一个队列元素移出队列。匹配方式跟查询方式一样。找不到会有报警或者报错；
模式五：丢弃匹配出队，按照入队顺序，使用关键数据位找到队列中第一个匹配的队列元素，在找到第一个匹配队列元素之前，丢弃不匹配的队列元素。
5.队内时间控制，队列有最小延时与最大延时的配置，表示队列元素在队列内的生存周期。最小延时表示队列元素生存在队列内的时间不能小于该时间。最大延时表示队列元素生存在队列内的时间不能超过该时间。队列中有一个仿真计时器，对每个进入队列的队列元素会有一个仿真时间的记录。队列元素在出队时，当前仿真时间与记录的仿真时间的差值与最小延时与最大延时比较，若落入最大延时与最小延时的区间内，则正常出对；否则报警或者报错或者丢弃。
6．队列元素查询，提供两种队列元素查询方式:
方式一：队列元素连续一位、多位匹配查询：利用查询关键字内容与关键字位宽，以及查询的起始位置，按照入队顺序查找，找到与之匹配的第一个队列元素。找不到报警或报错，找到则返回该队列元素，但该队列元素不出队列。
方式二：队列元素非连续位匹配查询：利用查询关键字内容和掩码矢量（关键字内容和掩码矢量的位宽跟队列的位宽一致），按照入队顺序查找，找到与之匹配的第一个队列元素。找不到报警或报错，找到则返回该队列元素，但该队列元素不出队列。
7.出错配置，提供上述报警、报错、或丢弃的策略配置。同时也提供是否屏幕输出或者文件输出报警、报错信息的策略配置。
8.队列检查，提供队列元素总个数查询，也可提供队列元素有效队列元素个数查询。有效队列元素表示在生存周期内的队列元素。
如图3和图4所示，为本发明涉及的具体流程图和系统模块图，可通过与硬件描述语言的编程语言接口（PLI）对接使用或单独使用。其中具体流程如下：
一：配置流程。分为外部文件配置操作，函数配置操作，和入队配置操作（可提供队列宽度和队列标志的配置）。这三种配置方式可单独或搭配使用。通过一配置模块，用以对队列标志、队列宽度、队列深度、队列元素生存周期进行配置。
二：入队流程。通过一入队操作模块，使队列元素按照入队顺序依次入队。
三：队列查找流程。通过一查找模式控制模块，选择所述队列元素查询中的一种查找方式进行查找，并根据出错配置进行错误检查。
四：出队流程。通过一出对模式控制模块，选择所述出队模式中的一种出队方式进行出队，并根据出错配置进行错误检查。
五：信息检查流程：通过一信息检查模块，按照所述队列检查进行队列信息检查，并根据出错配置进行错误检查。
相应地，本发明的一种队列乱序的芯片模拟系统，包括：
配置模块，用以对队列标志、队列宽度、队列深度、队列元素生存周期进行配置；
入队操作模块，用以使队列元素按顺序依次入队；
查找模式控制模块，用以选择队列元素连续一位、多位匹配查询或队列元素非连续位匹配查询中的一种查询队列元素；
出队模式控制模块，用以选择顺序出队、随机出队、首次匹配出队、随机匹配出队及丢弃匹配出队中的一种来挑选需要移出队列的队列元素；
信息检查模块，用以检查队列队列元素总个数或有效队列元素个数。
本发明提供了一种通用的乱序机制，可以较为贴切的模拟各种仲裁器，流量控制器的行为，方便高性能芯片的功能验证。
为了描述的方便，描述以上系统时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施方式或者实施方式的某些部分所述的方法。
以上所描述的系统实施方式仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
本申请可用于众多通用或专用的计算系统环境或配置，或通信设备中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、置顶盒、可编程的消费电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (6)
1.一种队列乱序的芯片模拟方法，其特征在于，包括以下步骤：
S10，对队列标志、队列宽度、队列深度、队列元素生存周期进行配置；
S20，使队列元素按顺序依次入队；
S30，选择队列元素连续一位、多位匹配查询或队列元素非连续位匹配查询中的一种查询队列元素；其中，所述队列元素连续一位、多位匹配查询是利用查询关键字内容与关键字位宽，以及查询的起始位置，按照入队顺序查找，找到与之匹配的第一个队列元素；所述队列元素非连续位匹配查询是利用查询关键字内容和掩码矢量，按照入队顺序查找，找到与之匹配的第一个队列元素；
S40，选择顺序出队、随机出队、首次匹配出队、随机匹配出队及丢弃匹配出队中的一种来挑选需要移出队列的队列元素；其中，所述顺序出队采取先入先出原则；随机出队则在队列元素中随机挑选队列元素移出队列；首次匹配出队按照入队顺序，使用关键数据位找到队列中匹配到的第一个队列元素，挑选该队列元素移出队列；随机匹配出队按照入队顺序，使用关键数据位找到队列中匹配到的所有队列元素，从这些队列元素中挑选一个队列元素移出队列；丢弃匹配出队按照入队顺序，使用关键数据位找到队列中第一个匹配的队列元素，在找到第一个匹配队列元素之前，丢弃不匹配的队列元素；
S50，检查队列元素总个数或有效队列元素个数。
2.根据权利要求1所述的队列乱序的芯片模拟方法，其特征在于，所述队列元素生存周期由队列的最小延时与最大延时来决定，最小延时表示队列元素生存在队列的时间不能小于最小延时；最大延时表示队列元素生存在队列内的时间不能超过最大延时。
3.根据权利要求1所述的队列乱序的芯片模拟方法，其特征在于，所述首次匹配出队和随机匹配出队在找不到队列元素时会有报警或者报错。
4.一种队列乱序的芯片模拟系统，其特征在于，包括：
配置模块，用以对队列标志、队列宽度、队列深度、队列元素生存周期进行配置；
入队操作模块，用以使队列元素按顺序依次入队；
查找模式控制模块，用以选择队列元素连续一位、多位匹配查询或队列元素非连续位匹配查询中的一种查询队列元素；其中，所述队列元素连续一位、多位匹配查询是利用查询关键字内容与关键字位宽，以及查询的起始位置，按照入队顺序查找，找到与之匹配的第一个队列元素；所述队列元素非连续位匹配查询是利用查询关键字内容和掩码矢量，按照入队顺序查找，找到与之匹配的第一个队列元素；
出队模式控制模块，用以选择顺序出队、随机出队、首次匹配出队、随机匹配出队及丢弃匹配出队中的一种来挑选需要移出队列的队列元素；其中，所述顺序出队采取先入先出原则；随机出队则在队列元素中随机挑选队列元素移出队列；首次匹配出队按照入队顺序，使用关键数据位找到队列中匹配到的第一个队列元素，挑选该队列元素移出队列；随机匹配出队按照入队顺序，使用关键数据位找到队列中匹配到的所有队列元素，从这些队列元素中挑选一个队列元素移出队列；丢弃匹配出队按照入队顺序，使用关键数据位找到队列中第一个匹配的队列元素，在找到第一个匹配队列元素之前，丢弃不匹配的队列元素；
信息检查模块，用以检查队列元素总个数或有效队列元素个数。
5.根据权利要求4所述的队列乱序的芯片模拟系统，其特征在于，所述队列元素生存周期由队列的最小延时与最大延时来决定，最小延时表示队列元素生存在队列的时间不能小于最小延时；最大延时表示队列元素生存在队列内的时间不能超过最大延时。
6.根据权利要求4所述的队列乱序的芯片模拟系统，其特征在于，所述首次匹配出队和随机匹配出队在找不到队列元素时会有报警或者报错。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104259844A CN102521095B (zh) | 2011-12-19 | 2011-12-19 | 队列乱序的芯片模拟方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104259844A CN102521095B (zh) | 2011-12-19 | 2011-12-19 | 队列乱序的芯片模拟方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102521095A CN102521095A (zh) | 2012-06-27 |
| CN102521095B true CN102521095B (zh) | 2013-11-20 |
Family
ID=46292028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104259844A Active CN102521095B (zh) | 2011-12-19 | 2011-12-19 | 队列乱序的芯片模拟方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102521095B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106940428B (zh) * | 2016-01-04 | 2020-11-03 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
| CN110659974A (zh) * | 2019-09-29 | 2020-01-07 | 山东浪潮通软信息科技有限公司 | 一种基于队列原理实现预算并发控制的实现方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308473A (zh) * | 2008-06-27 | 2008-11-19 | 浙江大学 | 一种基于序列模式挖掘的程序级操作系统调试方法 |
| CN101841545A (zh) * | 2010-05-14 | 2010-09-22 | 中国科学院计算技术研究所 | 一种tcp流重组拼包方法和装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8638792B2 (en) * | 2010-01-22 | 2014-01-28 | Synopsys, Inc. | Packet switch based logic replication |
-
2011
- 2011-12-19 CN CN2011104259844A patent/CN102521095B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308473A (zh) * | 2008-06-27 | 2008-11-19 | 浙江大学 | 一种基于序列模式挖掘的程序级操作系统调试方法 |
| CN101841545A (zh) * | 2010-05-14 | 2010-09-22 | 中国科学院计算技术研究所 | 一种tcp流重组拼包方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102521095A (zh) | 2012-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9361415B1 (en) | Method, system, and computer program product for implementing a multi-fabric electronic design spanning across multiple design fabrics | |
| CN101231589B (zh) | 用于原位开发嵌入式软件的系统和方法 | |
| CN103744724A (zh) | 定时任务集群方法及其装置 | |
| CN104111888A (zh) | 一种面向教学的代码评测方法、装置和系统 | |
| CN101882263B (zh) | 基于算法综合集成的演示与验证一体化系统 | |
| CN103036734A (zh) | 网络芯片逻辑验证方法及系统 | |
| CN109614539A (zh) | 数据抓取方法、装置及计算机可读存储介质 | |
| Lee et al. | Study on a process-centric modeling methodology for virtual manufacturing of ships and offshore structures in shipyards | |
| CN103077192B (zh) | 一种数据处理方法及其系统 | |
| CN102567022B (zh) | 一种频谱分析仪类仪器系统的框架式设计方法 | |
| CN102841837A (zh) | 一种基于模拟器的软硬件协同验证方法及系统 | |
| CN105022288A (zh) | 一种工业电子嵌入式系统的仿真系统 | |
| CN102521095B (zh) | 队列乱序的芯片模拟方法及系统 | |
| CN110941934A (zh) | 一种fpga原型验证开发板分割仿真系统、方法、介质及终端 | |
| CN105447215B (zh) | 数字电路设计方法及相关的系统 | |
| Bagchi et al. | Vision paper: Grand challenges in resilience: Autonomous system resilience through design and runtime measures | |
| CN105116758A (zh) | 一种工业电子嵌入式系统的仿真方法 | |
| CN103020382A (zh) | 基于bom的多实例聚合仿真建模方法 | |
| CN104021251A (zh) | 一种pcb检查方法和装置 | |
| CN106095948A (zh) | 表格的查询方法、装置和设备 | |
| CN101915894B (zh) | 测试数字逻辑器件中实时有限状态机的方法 | |
| CN103136032B (zh) | 一种多核体系并行仿真系统 | |
| CN106201655B (zh) | 虚拟机分配方法和虚拟机分配系统 | |
| CN100458800C (zh) | 电子电路设计的自动构建系统及自动构建方法 | |
| CN105093964A (zh) | 工业电子嵌入式系统仿真用设备模型的构建方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Simulation method and simulation system for chips in unordered queue Effective date of registration: 20150629 Granted publication date: 20131120 Pledgee: Zhenhua Group Finance Co. Ltd. Pledgor: Centec Networks (Suzhou) Inc. Registration number: 2015320010004 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20160627 Granted publication date: 20131120 Pledgee: Zhenhua Group Finance Co. Ltd. Pledgor: Centec Networks (Suzhou) Inc. Registration number: 2015320010004 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Simulation method and simulation system for chips in unordered queue Effective date of registration: 20160718 Granted publication date: 20131120 Pledgee: Zhenhua Group Finance Co. Ltd. Pledgor: Centec Networks (Suzhou) Inc. Registration number: 2016320010011 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20161130 Granted publication date: 20131120 Pledgee: Zhenhua Group Finance Co. Ltd. Pledgor: Centec Networks (Suzhou) Inc. Registration number: 2016320010011 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171124 Address after: Xinghan street Suzhou Industrial Park in Jiangsu province 215000 No. 5 Building No. 6 Room 201 Patentee after: Suzhou Sheng Ke science and Technology Co., Ltd. Address before: Xinghan street Suzhou Industrial Park in Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit Patentee before: Centec Networks (Suzhou) Inc. |