CN102508942A - 一种围栅结构mosfet源漏电流解析模型 - Google Patents

一种围栅结构mosfet源漏电流解析模型 Download PDF

Info

Publication number
CN102508942A
CN102508942A CN2011102972998A CN201110297299A CN102508942A CN 102508942 A CN102508942 A CN 102508942A CN 2011102972998 A CN2011102972998 A CN 2011102972998A CN 201110297299 A CN201110297299 A CN 201110297299A CN 102508942 A CN102508942 A CN 102508942A
Authority
CN
China
Prior art keywords
source
model
drain current
mosfet
electronics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102972998A
Other languages
English (en)
Inventor
胡光喜
顾经纶
梅光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN2011102972998A priority Critical patent/CN102508942A/zh
Publication of CN102508942A publication Critical patent/CN102508942A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于半导体技术领域，具体为一种围栅结构金属氧化物场效应晶体管（MOSFET）源漏电流解析模型。本发明针对围栅结构MOSFET的不同沟道长度，根据McKelvey的通量理论，得到这种器件的电流电压模型。只要调整其中的参数，即可得到沟道很短时（约30纳米）量子线晶体管的弹道输运模型结果，也可得到沟道较长时（约100纳米）的载流子扩散模型。该模型物理概念清晰，易于计算，且计算精度高，为新型围栅器件的电路模拟提供了一种有效的方法。

Description

一种围栅结构MOSFET源漏电流解析模型
技术领域
本发明属于半导体技术领域，具体涉及一种计算围栅结构金属-氧化物-半导体场效应晶体管（MOSFET）源漏电流解析模型。
背景技术
随着集成电路芯片集成度不断提高和器件几何尺寸的不断缩小，在纳米尺度MOSFET器件发展过程中,已经逐步从平面工艺向非平面立体结构发展。而在各类非传统平面器件结构中，围栅结构MOSFET，由于栅极可以将沟道完全包围，其集成密度最高，栅极控制能力最强，能够更好抑制短沟道效应，降低器件的静态功耗，使得亚阈值电流最小化。MOSFET器件进入纳米尺度是最理想的结构。同时以此围栅结构MOSFET 的源漏电流模型日益受到工业界关注。
纳米级的围栅MOSFET的理论研究中非常需要有一个统一的载流子输运模型，如果没有这样的模型，在电路层面的计算机辅助设计将不能很好的发展。对于以往传统平面工艺的体硅MOSFET模型已经不能适应，对于这种新型多栅纳米器件的建模与模拟带来了新的挑战。而本发明正是提出和发展了一个纳米级的围栅MOSFET在弹道输运区域和扩散输运区域的统一的载流子输运模型。本发明的模型是建立在沿着沟道方向的抛物线型的能带结构理论上的。该模型将会为更好的为设计纳米级的围栅MOSFET提供一些理论上的预见。
发明内容
本发明目的在于提供一种形式简洁、物理概念清晰，且精度高的围栅结构MOSFET源漏电流解析模型。
本发明提出的围栅结构MOSFET源漏电流解析模型，是一个纳米级的围栅MOSFET在弹道输运区域和扩散输运区域的统一的载流子输运模型。为电路模拟软件在研究围栅器件电流特性时候，提供了一种快速精确解析模型。
本发明以McKelvey的载流子输运理论为基础，建立围栅MOSFET的非简并态的源漏电流模型。所谓非简并态即载流子的浓度不高时的状态，此时电子的分布可以用经典的玻尔茨曼统计来描述。从源端热发射的电子流量为                                                ；从漏端热发射的电子流量为
Figure 656777DEST_PATH_IMAGE002
。
Figure 2011102972998100002DEST_PATH_IMAGE003
是漏极相对于源极电压，电子在较小的
Figure 424882DEST_PATH_IMAGE004
和电场力作用下的漂移运动的速率远小于电子的热运动速率，所以假设从源端和从漏端发射的电子在通过沟道时的反射系数r相等。对于源端发射的电子其反射回来的电子流通量是
Figure DEST_PATH_IMAGE005
，对与漏端发射的电子其反射回漏端的电子流通量是
Figure 445534DEST_PATH_IMAGE006
，则对于在源端也就是z=0处的净电子流通量为：
Figure DEST_PATH_IMAGE007
，其中，
Figure 112139DEST_PATH_IMAGE008
是从源端发射的正向载流子通量，在
Figure DEST_PATH_IMAGE009
处的逆向载流子流量 ：
Figure 315587DEST_PATH_IMAGE010
                (1)。
Figure DEST_PATH_IMAGE011
是漏端热发射的电子流量，对于非简并的载流子，其适用经典的玻尔兹曼分布：
Figure 501980DEST_PATH_IMAGE012
                (2)
Figure DEST_PATH_IMAGE013
                  (3)
处反型电子浓度为：
Figure DEST_PATH_IMAGE015
                  (4)。
其中，
Figure 348899DEST_PATH_IMAGE016
是非简并的电子热运动平均速度，
Figure DEST_PATH_IMAGE017
是电子横向有效质量，
Figure 169088DEST_PATH_IMAGE018
，
Figure DEST_PATH_IMAGE019
是电子静止质量，
Figure 138881DEST_PATH_IMAGE020
是代表玻尔兹曼常数，T为温度。根据(1)，(2)，(3)和(4)，得到：
Figure DEST_PATH_IMAGE021
 (5)。
即围栅MOSFET非简并态的源漏电流模型。其中，R是围栅MOSFET 器件圆柱体硅的半径，为电子电量，r为电子在通过沟道时的反射系数。
在靠近源端的一个很小的体积范围内（占总体积的10%左右），这个体积等于
Figure DEST_PATH_IMAGE023
，总电荷量
Figure 643998DEST_PATH_IMAGE024
可以被表达为：
Figure DEST_PATH_IMAGE025
                             (6)。
同时根据静电学原理(6)式同样可以表达为：
Figure 753031DEST_PATH_IMAGE026
                      (7)。
Figure DEST_PATH_IMAGE027
是氧化层单位面积的电容，
Figure 163283DEST_PATH_IMAGE028
，根据高斯定理 
Figure DEST_PATH_IMAGE029
，降落在栅氧化层上的电压为：
                  (8)。
其中表面势
Figure DEST_PATH_IMAGE031
可以根据下面公式(9)得到：
   (9)。
根据(6)，(7)和(8)得到：
       (10)。
源漏电流
Figure 174074DEST_PATH_IMAGE034
的计算方法：根据(9)式，在给定的下，得到表面势
Figure 422522DEST_PATH_IMAGE036
。将代入(10)得到
Figure 644556DEST_PATH_IMAGE038
，再将得到的这些参数代入(5)中，计算源漏电流的大小。
在简并态的源漏电流模型中，我们用波矢量
Figure DEST_PATH_IMAGE039
空间来描述载流子的流量，并且在进行电流积分时加入量子力学效应修正。源端发射的电子流量可以表示为：
Figure 745498DEST_PATH_IMAGE040
               (11)。
Figure DEST_PATH_IMAGE041
是从源端向漏端运动的与运动速度
Figure 711180DEST_PATH_IMAGE042
关联的电子浓度，
Figure DEST_PATH_IMAGE043
是波矢沿x,y,z方向的分量。对(11)展开，从源端发射的电子流量为：
Figure 79713DEST_PATH_IMAGE044
     (12) 。
载流子在径向和角度两个方向上的能量是受到量子力学效应调制的，载流子的能量由于这个效应在这两个方向上是量子化的。并且根据载流子能量的表达式
Figure 207069DEST_PATH_IMAGE046
是载流子的能量，由三部分组成，
Figure 106892DEST_PATH_IMAGE048
是导带底能量，可以设定为0。
Figure 364348DEST_PATH_IMAGE050
是量子化的能谷能量，是通过解载流子在垂直于运动方向的薛定谔方程得到的。
Figure DEST_PATH_IMAGE051
                       (13)。
其中
Figure 603699DEST_PATH_IMAGE052
，是约化普朗克常数，
Figure DEST_PATH_IMAGE053
是普朗克常数，
Figure 151224DEST_PATH_IMAGE054
是
Figure DEST_PATH_IMAGE055
的第
Figure 476026DEST_PATH_IMAGE056
个根，为
Figure 534243DEST_PATH_IMAGE058
阶贝塞尔函数，为整数。根据
Figure 362522DEST_PATH_IMAGE060
最小的三个
Figure DEST_PATH_IMAGE061
是：
Figure 346527DEST_PATH_IMAGE062
的第一个根，
Figure DEST_PATH_IMAGE063
；
Figure 578532DEST_PATH_IMAGE064
或者
Figure DEST_PATH_IMAGE065
的第一个根，
Figure 689708DEST_PATH_IMAGE066
；
Figure DEST_PATH_IMAGE067
或者
Figure 887340DEST_PATH_IMAGE068
的第一个根，。当或者
Figure 577526DEST_PATH_IMAGE070
很大的时候，
Figure DEST_PATH_IMAGE071
可以近似为：
   
Figure 413764DEST_PATH_IMAGE072
         (14)。
其中
Figure DEST_PATH_IMAGE073
是沿着径向的电导有效质量，
Figure 216635DEST_PATH_IMAGE074
代表能谷，对于（100）方向的硅晶体，
Figure 58556DEST_PATH_IMAGE074
等于1或2，
Figure DEST_PATH_IMAGE075
代表四重简并的能谷，
Figure 579668DEST_PATH_IMAGE076
代表二重简并的能谷。，
Figure 16334DEST_PATH_IMAGE078
分别是径向和角向的量子数。而
Figure DEST_PATH_IMAGE079
                      (15)。
Figure 939291DEST_PATH_IMAGE080
是能量在z方向的分量，是一个连续的量。
Figure DEST_PATH_IMAGE081
是z方向的电子运动的有效质量：
Figure 937465DEST_PATH_IMAGE082
，
Figure DEST_PATH_IMAGE083
，横向有效质量
Figure 132823DEST_PATH_IMAGE084
，纵向有效质量
Figure DEST_PATH_IMAGE085
，
Figure 123913DEST_PATH_IMAGE086
是电子的静质量。
在(12)式中的
Figure DEST_PATH_IMAGE087
是从源端发射的电子的费米分布函数，
Figure 649178DEST_PATH_IMAGE088
是一维态密度分布函数。考虑到电子的自旋，可以写为：
    
Figure 67521DEST_PATH_IMAGE090
                (16)。
再根据
Figure DEST_PATH_IMAGE091
，得到了(17)式：
Figure 546913DEST_PATH_IMAGE092
 (17)。
其中
Figure DEST_PATH_IMAGE093
，
Figure 341694DEST_PATH_IMAGE094
是费米能级。而源端z=0处的电子流净浓度(11)中的中的式子可以表示为：
   (18)。
用得到源端发射的电子流量的同样的方法，得到在漏端发射的电子流量为：
Figure 500591DEST_PATH_IMAGE098
          (19)。
其中
Figure DEST_PATH_IMAGE099
。与上面得到
Figure 483590DEST_PATH_IMAGE100
的方法相似，同样得到
Figure DEST_PATH_IMAGE101
：
Figure 570145DEST_PATH_IMAGE102
        (20)。
根据(1)、(3)、(17)和(19)，得到
            (21)。
根据前面的假设，因为电子在
Figure 243572DEST_PATH_IMAGE104
较小的情况下（小于0.1V），漂移运动的速率远小于电子的热运动速率，所以假设从源端和从漏端发射的电子在通过沟道时的反射率r相等，认为载流子在沟道中运动的速度是一样的，简化(4)式得到：
Figure DEST_PATH_IMAGE105
              (22)。
这样，源端的电子浓度可以表示为：
Figure 269297DEST_PATH_IMAGE106
        (23)。
将
Figure DEST_PATH_IMAGE107
和
Figure 224745DEST_PATH_IMAGE108
的表达式代入(23)得到：
Figure DEST_PATH_IMAGE109
 (24)。
根据(10)式得到 
Figure 548279DEST_PATH_IMAGE110
,然后根据(24)式求出参数b,再将得到的这些参数代入(21)中计算源漏电流的大小。
关于参数r的确定，根据反射临界长度
Figure 951579DEST_PATH_IMAGE112
和低场动量弛豫长度
Figure DEST_PATH_IMAGE113
，当
Figure 148205DEST_PATH_IMAGE113
与差不多大小的时候，准弹道输运就会发生。此时反射系数
Figure 262715DEST_PATH_IMAGE114
的大小可以表示为：
Figure DEST_PATH_IMAGE115
                                (25) 。
其中
Figure 973051DEST_PATH_IMAGE112
是源端沟道势垒的顶端到电势降落了
Figure 402895DEST_PATH_IMAGE116
的点的距离，
Figure DEST_PATH_IMAGE117
一般是大于1的，对于非简并的载流子来说
Figure 316625DEST_PATH_IMAGE118
Figure DEST_PATH_IMAGE119
                           (26)。
其中对于适用于存在弹道输运和漂移扩散输运情况，在0.66以下是属于扩散输运，超出0.75的输运是弹道输运。
Figure DEST_PATH_IMAGE121
和
Figure 313848DEST_PATH_IMAGE117
的值可以在上述范围内取值以使得解析模型得到的电流。对于结构不同的器件需要取不同的和
Figure 315619DEST_PATH_IMAGE117
的值。当
Figure DEST_PATH_IMAGE123
很小的时候（小于0.1V），可能很大并且超过沟道长度
Figure 509720DEST_PATH_IMAGE124
。此时我们认为整个沟道长度
Figure 202739DEST_PATH_IMAGE124
就是反射临界长度，也就是当
Figure DEST_PATH_IMAGE125
时取
Figure 356639DEST_PATH_IMAGE126
。
                             (27)。
其中μ为电子的迁移率。本发明优点是通过解析出围栅MOSFET的源漏电流模型的解析表达式，简化计算模型使得计算速度快、适用范围广、准确度高以及运算成本低。
附图说明
图1 为围栅MOSFET三维结构图。
图 2载流子的沟道势垒以及从源端和漏端发射的正向和逆向的载流子流量的示意图。
图 3~图7弹道输运区域不同器件结构尺寸和偏压的围栅MOSFET器件的开态特性。
具体实施方式
针对背景技术提及的问题，现有的TCAD仿真软件中间计算围栅MOSFET电流通过数值模拟进行计算。在下面内容中参照附图以及举例方式更具体地描述本发明。具体实施方式以沟道方向晶体的（100）方向为例，其中 
Figure 927560DEST_PATH_IMAGE128
，，通过本发明的解析模型计算围栅MOSFET源漏电流。如图3、图4、图5、图6、图7所示，弹道输运区域不同器件结构尺寸和偏压的围栅MOSFET器件的开态特性即电流电压转移特性曲线。横坐标是栅极所加电压，纵坐标为器件源漏电流，其中左侧的纵坐标是对数坐标而右侧的坐标是线性坐标。
图3器件结构参数为，栅氧化层厚度
Figure DEST_PATH_IMAGE131
，围栅器件沟道半径
Figure 347226DEST_PATH_IMAGE132
，所加源漏电压
Figure DEST_PATH_IMAGE133
，反射系数。
图4器件结构参数和偏压为：，，
Figure DEST_PATH_IMAGE137
，，
Figure 211704DEST_PATH_IMAGE134
。
图5器件结构参数和偏压为：
Figure DEST_PATH_IMAGE139
，
Figure 825350DEST_PATH_IMAGE140
，，
Figure 987341DEST_PATH_IMAGE142
，
Figure DEST_PATH_IMAGE143
。
图6器件结构参数和偏压为：
Figure 501368DEST_PATH_IMAGE144
，
Figure DEST_PATH_IMAGE145
，，
Figure DEST_PATH_IMAGE147
，设定，
Figure DEST_PATH_IMAGE149
,
Figure 714327DEST_PATH_IMAGE150
。
图7器件结构参数和偏压为：
Figure DEST_PATH_IMAGE151
，
Figure 833593DEST_PATH_IMAGE152
，
Figure DEST_PATH_IMAGE153
，
Figure 977260DEST_PATH_IMAGE154
，
设定
Figure DEST_PATH_IMAGE155
，
Figure 814766DEST_PATH_IMAGE156
,
Figure DEST_PATH_IMAGE157
。
以上实例得出结果可以看出简并状态电流模型可以覆盖非简并状态。

Claims (2)

1.一种围栅结构MOSFET源漏电流解析模型，其特征在于非简并态的源漏电流模型的解析式为：
Figure 2011102972998100001DEST_PATH_IMAGE002
其中，R是围栅MOSFET器件圆柱体硅的半径，
Figure 2011102972998100001DEST_PATH_IMAGE004
为电子电量，r为电子在通过沟道时的反射系数，
Figure 2011102972998100001DEST_PATH_IMAGE006
是漏极相对于源极电压，源端z=0处的反型电子浓度，
Figure 2011102972998100001DEST_PATH_IMAGE010
是从源端发射的正向载流子通量，在
Figure 2011102972998100001DEST_PATH_IMAGE012
处的逆向载流子流量
Figure DEST_PATH_IMAGE014
， 
Figure DEST_PATH_IMAGE016
是漏端热发射的电子流量，
Figure DEST_PATH_IMAGE018
，在
Figure DEST_PATH_IMAGE020
小于0.1V，或者不加源漏偏压时，载流子运动的平均速度是热运动平均速度
Figure DEST_PATH_IMAGE022
，其中
Figure DEST_PATH_IMAGE024
是电子横向有效质量，
Figure DEST_PATH_IMAGE026
，
Figure DEST_PATH_IMAGE028
是电子静止质量，
Figure DEST_PATH_IMAGE030
是代表玻尔兹曼常数，T为温度；
Figure DEST_PATH_IMAGE032
其中，是单位面积的栅氧化层电容，
Figure DEST_PATH_IMAGE036
，
Figure DEST_PATH_IMAGE038
是表面势，
Figure DEST_PATH_IMAGE040
根据下面公式得到 ：
Figure DEST_PATH_IMAGE042
t ox 为栅极氧化层厚度；
Figure DEST_PATH_IMAGE044
和
Figure DEST_PATH_IMAGE046
为硅和栅极氧化物的介电常数；
Figure DEST_PATH_IMAGE048
为栅极相对于源极的电压；是本征载流子浓度，
Figure DEST_PATH_IMAGE052
为功函数差。
2.一种围栅结构MOSFET源漏电流解析模型，其特征在于简并态的源漏电流模型的解析式为：
Figure DEST_PATH_IMAGE054
其中，
Figure DEST_PATH_IMAGE056
， 
Figure 260403DEST_PATH_IMAGE004
为电子电量，r为电子在通过沟道时的反射系数，是代表玻尔兹曼常数，T为温度；变量
Figure DEST_PATH_IMAGE058
，
Figure DEST_PATH_IMAGE060
是费米能，
Figure DEST_PATH_IMAGE062
是导带底能级，设定为0，
Figure DEST_PATH_IMAGE064
是量子化的能谷能级，是通过解载流子在垂直于运动方向的薛定谔方程得到的：
Figure DEST_PATH_IMAGE066
其中，
Figure DEST_PATH_IMAGE068
，是约化普朗克常数，
Figure DEST_PATH_IMAGE070
是普朗克常数，
Figure DEST_PATH_IMAGE072
是=0的第
Figure DEST_PATH_IMAGE076
个根，
Figure DEST_PATH_IMAGE078
是沿着径向的电导率有效质量，δ代表能谷，δ取1或2，其中，
Figure DEST_PATH_IMAGE080
代表四重简并的能谷，
Figure DEST_PATH_IMAGE082
代表二重简并的能谷；
Figure DEST_PATH_IMAGE084
，分别是径向和角向的量子数，
Figure 411077DEST_PATH_IMAGE084
为正整数，为整数，
Figure DEST_PATH_IMAGE088
为第
Figure 994560DEST_PATH_IMAGE086
阶贝塞尔函数；
电子的总能量为
Figure DEST_PATH_IMAGE090
,
Figure DEST_PATH_IMAGE092
是能量沿z方向的分量，它是一个连续变化的量，满足色散关系：
Figure DEST_PATH_IMAGE094
，其中
Figure DEST_PATH_IMAGE096
为波矢沿z方向的分量；
Figure DEST_PATH_IMAGE098
是z方向的电子运动的有效质量:
Figure DEST_PATH_IMAGE100
，
Figure DEST_PATH_IMAGE102
，其中横向有效质量
Figure DEST_PATH_IMAGE104
，纵向有效质量
Figure DEST_PATH_IMAGE106
，
Figure DEST_PATH_IMAGE108
是电子的静质量。
CN2011102972998A 2011-09-29 2011-09-29 一种围栅结构mosfet源漏电流解析模型 Pending CN102508942A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102972998A CN102508942A (zh) 2011-09-29 2011-09-29 一种围栅结构mosfet源漏电流解析模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102972998A CN102508942A (zh) 2011-09-29 2011-09-29 一种围栅结构mosfet源漏电流解析模型

Publications (1)

Publication Number Publication Date
CN102508942A true CN102508942A (zh) 2012-06-20

Family

ID=46221028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102972998A Pending CN102508942A (zh) 2011-09-29 2011-09-29 一种围栅结构mosfet源漏电流解析模型

Country Status (1)

Country Link
CN (1) CN102508942A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019232921A1 (zh) * 2018-06-07 2019-12-12 中国科学院微电子研究所 一种用于获取表面势的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110131541A1 (en) * 2009-11-30 2011-06-02 Kabushiki Kaisha Toshiba Spice corner model generating method and apparatus
US20110159656A1 (en) * 2009-12-24 2011-06-30 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing a mosfet with a surrounding gate of bulk si
CN102157411A (zh) * 2010-12-31 2011-08-17 上海集成电路研发中心有限公司 Mosfet器件电学特性变化测量结构及测量方法
CN102184879A (zh) * 2011-05-03 2011-09-14 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110131541A1 (en) * 2009-11-30 2011-06-02 Kabushiki Kaisha Toshiba Spice corner model generating method and apparatus
US20110159656A1 (en) * 2009-12-24 2011-06-30 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing a mosfet with a surrounding gate of bulk si
CN102157411A (zh) * 2010-12-31 2011-08-17 上海集成电路研发中心有限公司 Mosfet器件电学特性变化测量结构及测量方法
CN102184879A (zh) * 2011-05-03 2011-09-14 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《IEEE TRANSACTIONS ON ELECTRON DEVICES》 20110731 Guangxi Hu,et al. A Unified Carrier-Transport Model for the Nanoscale Surrounding-Gate MOSFET Comprising Quantum-Mechanical Effects 1830-1835 1-2 第58卷, 第7期 *
GUANGXI HU,ET AL.: "A Unified Carrier-Transport Model for the Nanoscale Surrounding-Gate MOSFET Comprising Quantum–Mechanical Effects", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019232921A1 (zh) * 2018-06-07 2019-12-12 中国科学院微电子研究所 一种用于获取表面势的方法及装置
US11366946B2 (en) 2018-06-07 2022-06-21 The Institute of Microelectronics of Chinese Academy of Sciences Method and apparatus for obtaining surface potential

Similar Documents

Publication Publication Date Title
Cao et al. 2D semiconductor FETs—Projections and design for sub-10 nm VLSI
Vishnoi et al. Compact analytical drain current model of gate-all-around nanowire tunneling FET
Vishnoi et al. A pseudo-2-D-analytical model of dual material gate all-around nanowire tunneling FET
Ansari et al. Simulation of junctionless Si nanowire transistors with 3 nm gate length
Trevisoli et al. Threshold voltage in junctionless nanowire transistors
Sverdlov et al. Nanoscale silicon MOSFETs: A theoretical study
Dash et al. A 2D analytical cylindrical gate tunnel FET (CG-TFET) model: impact of shortest tunneling distance
Rhyner et al. Minimizing self-heating and heat dissipation in ultrascaled nanowire transistors
Kumar et al. Analysis of novel transparent gate recessed channel (TGRC) MOSFET for improved analog behaviour
Vishnoi et al. An accurate compact analytical model for the drain current of a TFET from subthreshold to strong inversion
Lyu et al. A fully analytical current model for tunnel field-effect transistors considering the effects of source depletion and channel charges
Kumar et al. Effect of structured parameters on the hot-carrier immunity of transparent gate recessed channel (TGRC) MOSFET
CN102508942A (zh) 一种围栅结构mosfet源漏电流解析模型
CN102254072A (zh) 一种围栅结构mosfet阈值电压解析模型
Dubey et al. Analytical modelling and device design optimisation of epitaxial layer‐based III–V tunnel FET
Vandana et al. Inverted ‘T’Junctionless FinFET (ITJL FinFET): performance estimation through device geometry variation
CN102270263A (zh) 一种肖特基源漏双栅结构mosfet阈值电压解析模型
Singh et al. Vertical T-shaped heterojunction tunnel field-effect transistor for low power security systems
Liu et al. Design optimization for digital circuits built with gate-all-around silicon nanowire transistors
CN102332045A (zh) 一种双栅结构mosfet亚阈值摆幅解析模型
Mohanty et al. A dual gate material tunnel field effect transistor model incorporating two‐dimensional Poisson and Schrodinger wave equations
Xu et al. Two-dimensional analytical model of double-gate tunnel FETs with interface trapped charges including effects of channel mobile charge carriers
Atamuratov et al. The contribution of gate and drain voltages to temperature distribution along the channel in 2D MoS 2 based MOSFET
Yu et al. Electrostatics and ballistic transport studies in junctionless nanowire transistors
Yan et al. Ambipolar transport compact models for two-dimensional materials based field-effect transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120620