CN102495823A - 一种基于演化硬件的dna微阵列数据分类系统及其构建方法 - Google Patents

一种基于演化硬件的dna微阵列数据分类系统及其构建方法 Download PDF

Info

Publication number
CN102495823A
CN102495823A CN2011104032737A CN201110403273A CN102495823A CN 102495823 A CN102495823 A CN 102495823A CN 2011104032737 A CN2011104032737 A CN 2011104032737A CN 201110403273 A CN201110403273 A CN 201110403273A CN 102495823 A CN102495823 A CN 102495823A
Authority
CN
China
Prior art keywords
array
dna microarray
microarray data
adaptive value
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104032737A
Other languages
English (en)
Inventor
王进
陈文�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN2011104032737A priority Critical patent/CN102495823A/zh
Publication of CN102495823A publication Critical patent/CN102495823A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Abstract

本发明提出一种基于演化硬件的DNA微阵列数据分类系统及其构建方法，涉及智能信息处理技术领域。对DNA微阵列数据进行预处理后，将经过处理后二进制字符串作为演化硬件的输入信息，执行演化算法产生用于可重构电路中决定每个FE阵列结构的配置串；根据DNA微阵列数据分类的类别数，构建一系列由配置串重构的FE阵列电路，根据分类的类别将FE阵列的输出值输出到对应的计数器进行累加，计数器的输出值分别送入最大值检测器处理获得系统的分类结果。本发明在FPGA上实现系统的在线演化，具有较短的学习和识别时间，通过演化算法的配置串构建分类系统电路，实现了虚拟可重构结构的演化电路，具有在线自适应能力。

Description

一种基于演化硬件的DNA微阵列数据分类系统及其构建方法
技术领域
本发明涉及智能信息处理技术领域，尤其涉及一种实现DNA微阵列数据分类的系统及构建方法。
背景技术
DNA微阵列技术是融合了微电子学、生命科学、计算机科学和光电化学等多学科综合交叉形成的一项前沿生物技术，为从分子水平研究疾病的发病机理提供了强有力的手段，使疾病的研究从宏观的形态学转向以分子特征为基础的体系结构。该技术为揭示疾病的本质特征并进行彻底的治疗提供了可能，使癌症的研究及其临床预防与治疗发生了革命性变革。
由于DNA微阵列数据具有高维度、小样本和高噪音等特点，维度和样本数之间的不平衡致使许多经典的模式识别和机器学习方法不能被直接应用。为了提高DNA微阵列数据分类的准确性及系统的稳定性，首先需要对DNA微阵列数据进行特征选择，找出与分类相关性强的基因，从而减少基因冗余、降低数据维度和噪音干扰；然后再对特征选择后的DNA微阵列数据采用模式识别技术对其进行分类。
Golub T R等人提出了DNA微阵列数据的分类方法，首先采用信噪比进行特征选择等预处理，然后采用加权投票对两类急性白血病进行分类（Golub T R, Slonim D K, Tamayo P, et al. Molecular classification of cancer: class discovery and class prediction by gene expression monitoring. Science, 1999, 286(5439): 531- 537.）。其它的DNA微阵列数据分类方法还有：Helman P等人采用贝叶斯网络（Helman P, Veroff R, Atlas S R, et al. A bayesian network classification methodology for gene expression data. Journal of Computational Biology, 2004, 11(4): 581–615.）；Cho S B等人使用神经网络（Cho S B, Won H. Cancer classification using ensemble of neural networks with multiple significant gene subsets. Applied Intelligence, 2007, 26(3): 243-250.）；刘昆宏等探讨了基于遗传规划的多类癌症分类方法（Liu K H, Xu C G. A genetic programming-based approach to the classification of multiclass microarray datasets. Bioinformatics, 2009, 25(3): 331-337.）。但这些基于软件的分类方法，普遍存在着学习和识别时间长、学习结果不易理解等缺陷。
演化硬件是一种基于可编程逻辑器件，通过应用演化算法能够自动的、动态的改变其自身结构和功能从而适应其周围环境变化的新型电子器件。由于演化硬件是在FPGA上执行，它可以发挥硬件速度快和并行性的优势，使得演化硬件模式识别技术具有可在线适应、实时性强、识别速度快、学习结果可读性好等优点。王进等把演化硬件模式识别技术应用到字符的分类研究（Wang J, Chen Q S, Lee C H. Design and implementation of a virtual reconfigurable architecture for different applications of intrinsic evolvable hardware. IET Computers & Digital Techniques, 2008, 2(5): 386–400.），但只讨论了在没有噪音干扰的理想状态下的分类问题，因此对高维度高噪音的DNA微阵列数据的分类问题有待进一步深入研究。利用演化硬件进行DNA微阵列数据的分类能够有效地提高系统学习和识别的速度。
发明内容
本发明所要解决的技术问题是：针对当前演化硬件模式识别方法抗干扰能力低致使分类结果准确度不高，以及传统的软件模式识别方法学习和识别速度慢、结果可读性差等问题。本发明建立了一个针对高维度、高噪音、小样本的DNA微阵列数据具有学习和识别速度快、结果易读的分类系统，并易于生产一种使用方便、灵活的医疗诊断设备，同时具有较高的系统稳定性和高精度的分类结果。
本发明的技术方案是：提出了一种基于演化硬件的DNA微阵列数据分类电路构建方法。包括：预处理模块将每个DNA微阵列数据样本处理为二进制字符串并通过控制与接口模块送入存储器SRAM；控制与接口模块从SRAM中依次把每个DNA微阵列数据样本的二进制字符串读入到演化算法模块执行演化算法，每代演化算法产生用于可重构电路中决定每个功能单元（简称FE）阵列结构的配置串；适应值评估模块根据样本通过FE阵列产生的输出信息，调用适应值函数分别计算每个FE阵列的适应值，进行适应值评估；最后获得用于重构一个FE阵列的配置串；根据DNA微阵列数据分类的类别数n，构建由n组FE阵列和n个计数器组成的n个种类识别器，每组FE阵列的输出通过类别决策模块中对应的计数器后连接到最大值检测器输入端，构成系统分类电路。
其中，构建FE阵列结构的配置串包括每个FE单元的端口连接和功能选择信息。适应值评估模块调用公式                                                
Figure 490902DEST_PATH_IMAGE001
确定FE阵列的适应值。
本发明还设计了一种基于演化硬件的DNA微阵列数据分类系统，包括：预处理模块、存储器SRAM、控制与接口模块、适应值评估模块、演化算法模块、功能单元阵列、类别决策模块。预处理模块将每个DNA微阵列数据样本处理为二进制字符串并通过控制与接口模块送入存储器SRAM；控制与接口模块从SRAM中依次把每个DNA微阵列数据样本的二进制字符串读入到演化算法模块执行演化算法，每代演化算法产生用于可重构电路中决定每个FE阵列结构的配置串；适应值评估模块根据样本通过FE阵列产生的输出信息，调用适应值函数分别计算每个FE阵列的适应值，进行适应值评估；最后获得用于重构一个FE阵列的配置串；DNA微阵列数据的二进制字符串分别送入一系列FE阵列,根据分类的类别将每组FE阵列的输出值输出到对应的计数器，计数器的输出分别送入最大值检测器进行处理获得分类结果。其中，每个FE阵列由多个基本FE单元组成，每个基本FE单元有两个输入端和一个输出端，每个输入端选择它前一列其中一个输出端作为输入信息，演化算法模块产生的配置串决定FE单元输入端的连接和功能选择。
本发明具有以下优点和有益的效果：在FPGA硬件上实现系统的在线演化，具有较短的学习和识别时间，系统执行的效率比较高。通过演化算法的配置串构建分类系统电路，实现了虚拟可重构结构的演化电路，具有在线自适应能力。
附图说明
图1是本发明的系统总体结构图；
图2是本发明FE阵列的演化流程图；
图3是本发明可重构的系统电路结构图；
图4是本发明的FE阵列结构图；
图5是本发明的系统分类流程图。
具体实施方式
本发明提供了一种基于演化硬件的DNA微阵列数据分类系统，PC机对获取的DNA微阵列数据经过预处理，然后读入并存储到Celoxica RC1000 PCI开发板的SRAM上，最后在开发板的FPGA上完成在线演化，构建的分类系统具有在线自适应能力。
以下针对附图和具体实例对本发明的实施作具体描述。
图1所示为系统总体结构图。PC机对DNA微阵列数据进行特征选择，然后进行归一化、二值化处理，每个DNA微阵列样本被处理为一个32位的二进制字符串数据；控制与接口模块通过PCI总线把数据读入到开发板的SRAM中作为分类系统的输入信息；在控制与接口模块的作用下，循环执行演化算法模块和适应值评价模块获得一系列配置串，配置串重构的FE阵列输出值在类别决策模块采用大多数投票法获得分类结果；最后系统分类的结果暂存到SRAM后再通过PCI总线输出到PC机上。
具体为：一种基于演化硬件的DNA微阵列数据分类系统包括：
预处理模块，对高维度、高噪音的DNA微阵列数据进行特征选择，然后对特征选择筛选的基因进行归一化、二值化处理，将每个样本处理为一个二进制字符串作为分类系统的输入信息；
控制与接口模块，依次把每个训练集样本的DNA微阵列数据输入到FE阵列，用适应值函数分别计算每个FE阵列的适应值，然后选择适应值最大的个体作为下一代的最优个体；把经过预处理的DNA微阵列数据读入到开发板上的存储器SRAM并把最终的分类结果返回给PC机，同时控制演化算法模块、适应值评估模块、功能单元阵列模块、类别决策模块等与SRAM之间的数据交换，以及协调各模块时钟信号的同步；
演化算法模块，执行演化算法，产生用于可重构电路中决定每个FE阵列结构的配置串，在演化算法结束时配置串分别重构每个FE阵列；
适应值评估模块，计算每代演化算法中个体的适应值，选择适应值大的最优个体作为下一代的父代进行演化，适应值用于评价配置串重构的FE阵列的分类性能,并作为演化算法是否终止的评判条件；
功能单元阵列模块，根据演化算法产生的配置串重构FE阵列电路，其中每个FE阵列由m行n列的基本FE单元组成，配置串用于确定每个FE单元的输入连接和要执行功能的选择信息，其中第一列用于选择DNA微阵列数据的输入信息，最后一列作为该阵列的输出结果；
类别决策模块，计算每类FE阵列输出值之和，比较每类输出值之和并把最大者对应的种类识别器作为输出结果，其中每个类别的所有FE阵列与累加它们输出值的计数器称为种类识别器，最大值检测器用于比较每个种类识别器的输出值并把最大者对应的种类识别器作为系统的输出结果。
基于演化硬件的DNA微阵列数据的演化分类方法具体为：
PC机对DNA微阵列数据进行预处理之后，通过PCI总线接口在控制与接口模块的作用下将预处理的数据读到开发板上的SRAM中。
演化算法模块根据每代演化算法产生的配置串，决定每个FE阵列结构，适应值评估模块根据DNA微阵列数据样本通过FE阵列产生输出信息，调用适应值函数分别计算每个FE阵列的适应值，进行适应值评估，获得一个配置串重构系统的FE阵列。
演化算法模块中的伪随机数发生器产生
Figure 847190DEST_PATH_IMAGE002
个随机数作为初始化种群中的
Figure 626928DEST_PATH_IMAGE002
个个体（每个个体即为一个配置串）；用配置串构建对应每个个体的初始FE阵列，控制与接口电路依次把每个训练集样本的DNA微阵列数据输入到初始FE阵列，调用适应值函数分别计算每个FE阵列的适应值，选择适应值最大的个体作为父代最优个体，再对父代最优个体分别进行突变产生个个体组成新的种群作为配置串；对新种群的个体依次构建对应的FE阵列，重复将DNA微阵列数据输入到FE阵列，计算新的适应值，获得相应配置串构建对应的FE阵列，直到演化算法终止，获得系统配置串构建系统的FE阵列循环执行k组演化算法操作，每组操作分别确定DNA微阵列数据中两个种类对应的FE阵列，总共得到2k个FE阵列。由于这些FE阵列之间并不相关，而采用了上述每次演化一个FE阵列的增量演化方法，可以有效地减少每次演化的配置串长度、降低演化算法的复杂度并节约硬件资源的消耗，从而提高演化速度和演化算法的性能，具有较高的灵活性。最后把每类的FE阵列输出值送到对应的计数器进行累加，再用最大值检测器比较这些输出值，最大值检测器的输出作为系统的分类结果。
图2所示为一个FE阵列的演化流程图。控制与接口模块从SRAM中依次把每个样本的DNA微阵列数据输入到演化算法模块中的配置串构建的FE阵列电路。演化算法模块中的伪随机数发生器产生4个随机数作为突变位置分别对父代的最优个体进行突变操作，产生4个用于构建FE阵列的配置串。对于所有样本通过FE阵列产生的输出值，适应值评估模块根据FE阵列的输出信息用适应值函数分别计算每个FE阵列的适应值，选择适应值最大的配置串作为最优个体。循环执行演化配置串、适应值评估操作直到满足演化算法的终止条件，获得用于重构FE阵列的一个理想配置串。
其中，适应值评估模块采用的适应值函数可用公式
Figure 774192DEST_PATH_IMAGE001
确定FE阵列对应个体的适应值，适应值用于评价每个个体的优良程度。在公式中，a，b分别代表FE阵列输出信号的个数和输入样本数据的个数。
Figure 596655DEST_PATH_IMAGE003
表示第i个输入样本数据在FE阵列的第j个输出位信息，
Figure 801371DEST_PATH_IMAGE004
表示对应样本的期望输出值（样本在自己对应种类识别器的FE阵列中理想输出值为1，否则为0）。
Figure 271DEST_PATH_IMAGE005
表示对
Figure 606833DEST_PATH_IMAGE003
和
Figure 600197DEST_PATH_IMAGE004
进行同或操作，如果二者相同则适应值f加1，否则适应值f不变。
其中，演化算法的终止条件定义可为：（1）演化了预定的代数（如可取220代）；或（2）通过演化算法找到一个可对所有训练集样本进行正确识别的FE阵列电路。
图3所示为可重构的系统电路结构图。图中以对两个种类的DNA微阵列数据分类为例，循环调用演化算法和适应值函数分别为每个种类演化k个配置串，每个配置串构建对应的FE阵列作为识别该类样本的基分类器；每个种类的k个FE阵列输出值输出到对应的计数器，在计数器中累加作为该种类的输出值，k个FE阵列和对应的计数器称为种类识别器；在最大值检测器中比较各个种类识别器的输出值，最大者对应的种类识别器作为最大值检测器的输出即为系统的分类结果。DNA微阵列数据的二进制字符串分别送入A、B两个种类识别器的一系列FE阵列，第一类功能单元阵列A1-Ak输出连接到计数器A，第二类功能单元阵列B1-Bk输出连接计数器B，两个计数器A、B的输出值送入最大值检测器进行处理获得分类结果。
图4所示为FE阵列结构图。本实施例中每个FE阵列由（8行4列）基本FE单元组成的二维网络结构，其中每个基本的FE单元有两个输入端和一个输出端，每个输入端选择其前一列的其中一个输出作为其输入信息，FE单元执行预定义的功能（本实施例以八种功能为例）之一，下表给出了实施例中配置串的十进制功能号及其对应的类型说明（a，b分别为两个输入端的信息）。FE单元输入端的连接和功能的选择由演化算法模块产生的配置串决定。具体的功能如下表所示： 
Figure 354526DEST_PATH_IMAGE007
在实施例中，第1列的每个FE单元只有一个输入端，输入端从每个样本的32位输入信息中选择其中一位，同一列各个FE单元的选择相互独立。其中每个FE单元输入端需要用5位配置子串来表示FE单元的输入端连接，而要执行的功能（在第1列仅有“直通”或“取反”两种功能）用1位来表示，所以第1列中每个FE单元的配置位子串长度为5+1=6位。由于每一列有8个FE单元输出，所以在第2，3，4列，每个FE单元输入端需要3位来确定选择哪一位作为其输入信号；FE单元需从八种功能中选择其中一种作为其执行的功能，又需要3位配置子串来表示其选择，所以每个FE单元共需3+3+3=9位的配置子串来表示其功能和输入连接信息。对整个FE阵列来说，配置子串的长度为6
Figure 2011104032737100002DEST_PATH_IMAGE008
8+9
Figure 527756DEST_PATH_IMAGE008
8
Figure 988825DEST_PATH_IMAGE008
3=264位。在最后一列用前7行FE单元的输出值作为该FE阵列的输出值。
由演化算法模块产生的配置串包括FE阵列的端口选择和功能选择信息。如图4的下半部分是FE阵列的配置串示意图，其中的一段代表一列的配置子串，每个FE单元的小格分别表示输入端口1连接、输入端口2的连接和FE功能选择的信息。
图5所示为系统的分类流程图。控制与接口电路读取演化算法模块产生的配置串，依次循环重构FE阵列电路，直至重构完所有的FE阵列（如本实施例中的2k个）。根据DNA微阵列数据分类的类别数n，构建n组FE阵列，每组FE阵列的输出通过决策模块的计数器后连接最大值检测器输入端，构成系统分类电路，完成对DNA微阵列数据的分类处理。
当需要对DNA微阵列数据进行分类处理时，经PC机对DNA微阵列数据进行预处理，通过PCI总线把预处理后的待识别DNA微阵列数据暂存至SRAM中，然后通过控制与接口电路把数据读入到本发明的分类系统，获得的分类结果再通过PCI总线输出至PC机。
以上实施例仅供说明本发明的实施方法，而不是对本发明的限制，有关本发明系统及方法作出各种变种的技术方案都在本发明的保护范围内。

Claims (9)

1.一种基于演化硬件的DNA微阵列数据分类电路构建方法，其特征在于，包括：预处理模块将每个DNA微阵列数据样本处理为二进制字符串并通过控制与接口模块送入存储器SRAM；控制与接口模块从SRAM中依次把每个DNA微阵列数据样本的二进制字符串读入到演化算法模块执行演化算法，演化算法模块根据每代演化算法产生的配置串，决定每个FE阵列结构，适应值评估模块根据DNA微阵列数据样本通过FE阵列产生输出信息，调用适应值函数分别计算每个FE阵列的适应值，获得配置串重构系统的FE阵列；根据DNA微阵列数据分类的类别数n，构建由n组FE阵列和n个计数器组成的n个种类识别器，每组FE阵列的输出通过决策模块的计数器后连接到最大值检测器输入端，构成系统分类电路。
2.根据权利要求1所述的DNA微阵列数据分类系统构建方法，其特征在于，构建FE阵列结构的配置串包括每个FE单元的端口连接和功能选择信息。
3.根据权利要求1所述的DNA微阵列数据分类系统构建方法，其特征在于，所述获得配置串重构系统的FE阵列，演化算法模块根据初始化种群中的                                                个个体构建对应每个个体的初始FE阵列，控制与接口电路依次把每个训练集样本的DNA微阵列数据输入到初始FE阵列，调用适应值函数分别计算每个FE阵列的适应值，选择适应值最大的个体作为父代最优个体，再对父代最优个体分别进行突变产生
Figure 873885DEST_PATH_IMAGE001
个个体组成新的种群作为配置串；对新种群的个体依次构建对应的FE阵列，重复将DNA微阵列数据输入到FE阵列，计算新的适应值，获得相应配置串构建对应的FE阵列，直到演化算法终止，获得系统配置串构建系统的FE阵列。
4.根据权利要求1或3所述的DNA微阵列数据分类系统构建方法，其特征在于，适应值评估模块调用公式
Figure 901884DEST_PATH_IMAGE002
确定适应值，其中，a，b分别代表每个FE阵列输出信号的个数和输入样本数据的个数，表示第i个输入样本数据在FE阵列的第j个输出位信息，
Figure 335457DEST_PATH_IMAGE004
表示第i个输入样本数据在FE阵列的第j个输出位的期望输出值。
5.一种基于演化硬件的DNA微阵列数据分类系统，其特征在于，包括：预处理模块、存储器SRAM、控制与接口模块、适应值评估模块、演化算法模块、功能单元阵列、类别决策模块,预处理模块将每个DNA微阵列数据样本处理为二进制字符串并通过控制与接口模块送入存储器SRAM；控制与接口模块从SRAM中依次把每个DNA微阵列数据样本的二进制字符串读入到演化算法模块后执行演化算法，每代演化算法产生用于可重构电路中决定每个FE阵列结构的配置串；适应值评估模块根据DNA微阵列数据样本通过FE阵列产生的输出信息,调用适应值函数分别计算每个FE阵列的适应值；最后获得配置串重构系统的FE阵列；根据DNA微阵列数据分类的类别数n，构建由n组FE阵列和n个计数器组成的n个种类识别器；DNA微阵列数据的二进制字符串分别送入一系列FE阵列, 类别决策模块根据分类的类别将每组FE阵列的输出值输出到对应的计数器，计数器的输出分别送入最大值检测器进行处理获得分类结果。
6.根据权利要求5所述的DNA微阵列数据分类系统，其特征在于，所述获得配置串重构系统的FE阵列，演化算法模块根据初始化种群中的个个体构建对应每个个体的初始FE阵列，控制与接口电路依次把每个训练集样本的DNA微阵列数据输入到初始FE阵列，调用适应值函数分别计算每个FE阵列的适应值，选择适应值最大的个体作为父代最优个体，再对父代最优个体分别进行突变产生个个体组成新的种群作为配置串；对新种群的个体依次构建对应的FE阵列，重复将DNA微阵列数据输入到FE阵列，计算新的适应值，获得相应配置串构建对应的FE阵列，直到演化算法终止，获得系统配置串构建系统的FE阵列。
7.根据权利要求5或6所述的DNA微阵列数据分类系统，其特征在于，演化算法模块产生随机数作为突变位置对父代的最优个体进行突变操作产生新的配置串，所述配置串包括FE单元的端口连接和功能选择信息。
8.根据权利要求5或6所述的DNA微阵列数据分类系统，其特征在于，适应值评估模块调用公式
Figure 916108DEST_PATH_IMAGE002
确定适应值，其中，a，b分别代表每个FE阵列输出信号的个数和输入样本数据的个数，
Figure 338999DEST_PATH_IMAGE003
表示第i个输入样本数据在FE阵列的第j个输出位信息，表示第i个输入样本数据在FE阵列的第j个输出位的期望输出值。
9.根据权利要求5或6所述的DNA微阵列数据分类系统，其特征在于，种类识别器包括一系列FE阵列，每个FE阵列由多个基本FE单元组成，每个基本FE单元有两个输入端和一个输出端，其中每个输入端选择前一列的其中一个输出端为其输入信息，演化算法模块产生的配置串决定基本FE单元输入端的连接和功能选择。
CN2011104032737A 2011-12-07 2011-12-07 一种基于演化硬件的dna微阵列数据分类系统及其构建方法 Pending CN102495823A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104032737A CN102495823A (zh) 2011-12-07 2011-12-07 一种基于演化硬件的dna微阵列数据分类系统及其构建方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104032737A CN102495823A (zh) 2011-12-07 2011-12-07 一种基于演化硬件的dna微阵列数据分类系统及其构建方法

Publications (1)

Publication Number Publication Date
CN102495823A true CN102495823A (zh) 2012-06-13

Family

ID=46187648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104032737A Pending CN102495823A (zh) 2011-12-07 2011-12-07 一种基于演化硬件的dna微阵列数据分类系统及其构建方法

Country Status (1)

Country Link
CN (1) CN102495823A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258147A (zh) * 2013-05-24 2013-08-21 重庆邮电大学 一种基于gpu的并行演化超网络dna微阵列基因数据分类系统及方法
CN106055426A (zh) * 2016-05-21 2016-10-26 大连理工大学 基于演化硬件的实时容错系统设计方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789044A (zh) * 2010-01-27 2010-07-28 武汉大学 一种遗传算法的软硬件协同工作实现方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789044A (zh) * 2010-01-27 2010-07-28 武汉大学 一种遗传算法的软硬件协同工作实现方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
J. WANG, ET AL: "Evolutionary design of combinational logic circuits using VRA processor", 《IEICE ELECTRONICS EXPRESS》, vol. 6, no. 3, 10 February 2009 (2009-02-10), pages 141 - 147 *
J.WANG,ET AL: "《IEEE International Symposium on Industrial Electronics》", 8 July 2009, article "Statistical method-based evolvable character recognition system", pages: 804-808 - 1-5 *
J.WANG，ET AL: "Design and implementation of a virtual reconfigurable architecture for different applications of intrinsic evolvable hardware", 《IET COMPUTERS & DIGITAL TECHNIQUES》, vol. 2, no. 5, 31 December 2008 (2008-12-31) *
王进等: "演化硬件在模式识别中的应用综述", 《计算机工程与应用》, vol. 46, no. 36, 31 December 2010 (2010-12-31), pages 180 - 183 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258147A (zh) * 2013-05-24 2013-08-21 重庆邮电大学 一种基于gpu的并行演化超网络dna微阵列基因数据分类系统及方法
CN103258147B (zh) * 2013-05-24 2016-12-28 重庆邮电大学 一种基于gpu的并行演化超网络dna微阵列基因数据分类系统及方法
CN106055426A (zh) * 2016-05-21 2016-10-26 大连理工大学 基于演化硬件的实时容错系统设计方法
CN106055426B (zh) * 2016-05-21 2019-02-01 大连理工大学 基于演化硬件的实时容错系统设计方法

Similar Documents

Publication Publication Date Title
US11922293B2 (en) Computing device, a system and a method for parallel processing of data streams
Zhang et al. Feature selection algorithm based on bare bones particle swarm optimization
EP1949311B1 (en) A computing device, a system and a method for parallel processing of data streams
Gordon et al. Towards development in evolvable hardware
US20030055799A1 (en) Self-organizing data driven learning hardware with local interconnections
Bodyanskiy Computational intelligence techniques for data analysis
CN103258147A (zh) 一种基于gpu的并行演化超网络dna微阵列基因数据分类系统及方法
CN104573004B (zh) 一种基于双阶遗传计算的基因表达数据的双聚类方法
Kelemen et al. Naive Bayesian classifier for microarray data
CN102495823A (zh) 一种基于演化硬件的dna微阵列数据分类系统及其构建方法
Wennekers et al. Finite state automata resulting from temporal information maximization and a temporal learning rule
Orzechowski et al. Propagation-based biclustering algorithm for extracting inclusion-maximal motifs
Deng et al. EXAMINE: A computational approach to reconstructing gene regulatory networks
Parvin et al. A scalable method for improving the performance of classifiers in multiclass applications by pairwise classifiers and GA
Roy Automated online feature selection and learning from high-dimensional streaming data using an ensemble of Kohonen neurons
Yuan et al. Binary sparrow search algorithm for feature selection
Akey Sungheetha An efficient clustering-classification method in an information gain NRGA-KNN algorithm for feature selection of micro array data
Zhao A co-evolutionary algorithm for neural network learning
Zhu et al. Multi-population genetic algorithm for feature selection
Amarnath et al. Metaheuristic approach for efficient feature selection: A data classification perspective
Liu et al. Discovery of deep order-preserving submatrix in DNA microarray data based on sequential pattern mining
Serna Implementation of hierarchical clustering methods
Tetko et al. Application of an evolutionary algorithm to the structure-activity relationship
Yasunaga et al. Gene finding using evolvable reasoning hardware
Peterson et al. Balanced accuracy for feature subset selection with genetic algorithms

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120613