CN102377625A - 音频高速传输系统及方法 - Google Patents

Abstract

本发明涉及一种音频传输系统及方法，包括发送端和接收端，发送端由音频输入电路、AD转换电路、发送端MCU控制电路和发送端RS485传输电路组成，接收端由接收端RS485传输电路、接收端MCU控制电路、DA转换电路和音频输出电路组成。本发明用普通网线把音频高品质的传输到另一端，而且低成本，且便于控制，由于RS485传输是数字化的传输，所以在传输上是没有音质损失的，把模拟信号数字化，会带来一点音质损失，但采样率和分辨率达到一定程度，那点音质损失将是微弱的，音频信号数字化的好处就是便于处理、存储、传输。

Description

音频高速传输系统及方法

技术领域

本发明涉及一种音频传输系统及方法。

背景技术

现有的音频远距离传输大多采用专用的音频电缆，采用专用的音频电缆，距离近些音质效果也还可以，但要距离远了音质就差了，噪音也出来了，况且专用音频电缆价格也较贵。所以现有的音频远距离传输不能广泛应用在远程监控领域。音频信号的数字化传输已经成为远程传输的一种发展趋势，在具体的电路实现方式上，还有一种方式，就是用以太网物理传输芯片（PHY）来推动网线进行传输，音质效果上基本接近，但成本上会上升很多，首先网络传输芯片比RS485芯片会贵很多，而且连接网络传输芯片的控制芯片MCU必须带MAC部件或着用可编程逻辑器件FPGA来实现，又会导致成本的上升，就是硬件成本上会增加不少，采用以太网物理传输芯片的方案性价比较低，且电路复杂。

发明内容

本发明所要解决的技术问题是，克服现有技术的缺点，提出一种音频高速传输系统及方法，便于处理、存储和传输，传输上是没有音质损失的。

本发明解决以上技术问题的技术方案是：

音频高速传输系统，包括发送端和接收端，发送端由音频输入电路、AD转换电路、发送端MCU控制电路和发送端RS485传输电路组成，接收端由接收端RS485传输电路、接收端MCU控制电路、DA转换电路和音频输出电路组成；音频输入电路包括音频输入接口和阻容阻抗匹配电路，音频输入接口用以接入模拟音频信号，音频输入电路通过所述阻容阻抗匹配电路与AD转换电路连接；AD转换电路用以将模拟音频信号转成数字音频信号，AD转换电路设有标准的I²S接口；发送端MCU控制电路设有标准的I²S接口、串口与FIFO缓冲区，发送端MCU控制电路与AD转换电路通过标准的I²S接口连接，用以获得数字音频数据并写入所述FIFO缓冲区，然后把所述FIFO缓冲区中的音频数据送到发送端RS485传输电路；发送端RS485传输电路设有RJ45接口和RS485收发器， RS485收发器设有串口，RS485收发器通过其串口与发送端MCU控制电路的串口相连接，用于音频数据传输，发送端RS485传输电路与接收端RS485传输电路通过各自的RJ45接口连接超五类以上（Cat5e以上）网线连接，用以将数字音频数信号传至接收端RS485传输电路；接收端RS485传输电路设有RJ45接口和RS485收发器，RS485收发器设有串口；接收端MCU控制电路设有标准的I²S数字音频接口、串口与FIFO缓冲区，接收端MCU控制电路通过其串口接收端RS485传输电路的串口与相连接，用以接收音频数据并写入所述FIFO缓冲区，然后把FIFO缓冲区中的音频数据送到DA转换电路；DA转换电路设有标准的I²S接口，DA转换电路与接收端MCU控制电路通过标准的I²S接口连接，用以将数字音频信号转成模拟音频信号；音频输出电路括音频输出接口和阻容阻抗匹配电路，音频输出电路通过阻容阻抗匹配电路与DA转换电路连接，音频输出接口用以输出模拟音频信号。

音频高速传输系统的传输方法，按以下步骤进行：

㈠发送端把AD转换电路转化的得到数字化的音频输入流写到发送端FIFO缓冲区；

㈡发送端把发送端FIFO缓冲区中的数字化的音频流发送到接收端；

㈢接收端把发送端传来的音频流写到接收端FIFO缓冲区；

㈣把接收端FIFO缓冲区的音频流发送到DA转换电路中去；

㈤输出音频信号；

步骤㈠具体按以下步骤进行：

①判断I²S接口是否能新数据，若有，则进入下一步骤；若无，则继续判断；

②判断发送端FIFO缓冲区是否可写，若是，则把输入的音频数据写到发送端FIFO缓冲区；若否，则返回上一步骤；

③将发送端FIFO缓冲区的写指针加1并返回步骤①；

步骤㈡具体按以下步骤进行：

⑴判断发送端FIFO缓冲区是否有新数据，若有，则进入下一步骤；若无，则继续判断；

⑵与接收端通讯，判断接收端是否可以接收，若是，则进入下一步骤；若否，则返回上一步骤；

⑶取发送端FIFO缓冲区中的音频数据，并将音频数据发送到接收端；

⑷判断步骤⑶中接收端是否接收成功，若是，则将发送端FIFO缓冲区的读指针加1并返回步骤⑴；若否，则直接返回步骤⑴；

步骤㈢具体按以下步骤进行：

ⅰ发送端发送接收端FIFO缓冲区是否可写的查询指令给接收端，接收端判断是否接收到发送端的查询指令，若是，则则进入下一步骤；若否，则继续判断；

ⅱ判断接收端FIFO缓冲区是否可写，若是，则返回给发送端“可写”信息；若否，则返回上一步骤；

ⅲ等待接收发送端的音频数据，判断是否接收到，若是，则则进入下一步骤；若否，则接收等待，超过1秒后则返回步骤ⅰ；

ⅳ把接收到的音频数据与入接收端FIFO缓冲区；

ⅴ返回给发送端“写入成功”信息；

ⅵ将接收端FIFO缓冲区的写指针加1并返回步骤ⅰ。

本发明进一步限定的技术方案是：

前述的音频高速传输系统，AD转换电路包括WM8731芯片；阻容阻抗匹配电路包括发送端第一电阻、发送端第二电阻、发送端第一电容和发送端第二电容，发送端第一电阻和发送端第二电容串联，发送端第二电阻和发送端第一电容并联后一端接在发送端第一电阻和发送端第二电容之间，另一端接地；频输入接口串联阻容阻抗匹配电路，阻容阻抗匹配电路接至所述WM8731芯片的RLINEIN引脚。

前述的音频高速传输系统，发送端MCU控制电路为LPC1768芯片，其79、80和81号引脚组成标准的I²S接口，其91、93和95号引脚组成串口。

前述的音频高速传输系统，发送端RS485传输电路中的RS485收发器为ISL3519E芯片，RJ45接口的1号引脚与ISL3519E芯片的7号引脚连接，RJ45接口的2号引脚与ISL3519E芯片的6号引脚连接，RJ45接口1号引脚和ISL3519E芯片7号引脚的连接线与RJ45接口2号引脚和ISL3519E芯片6号引脚的连接线之间接有一个电阻；ISL3519E芯片的1、2、3和4号引脚组成串口。

前述的音频高速传输系统，DA转换电路包括WM8731芯片；阻容阻抗匹配电路包括接收端第一电阻、接收端第二电阻、接收端第一电容和接收端第二电容，接收端第一电阻和接收端第二电容串联，接收端第二电阻和接收端第一电容并联后一端接在接收端第一电阻和接收端第二电容之间，另一端接地；频输入接口串联阻容阻抗匹配电路，阻容阻抗匹配电路接至所述WM8731芯片的RLINEIN引脚。

前述的音频高速传输系统，接收端MCU控制电路为LPC1768芯片，其79、80和81号引脚组成标准的I²S接口，其91、93和95号引脚组成串口。

前述的音频高速传输系统，接收端RS485传输电路中的RS485收发器为ISL3519E芯片，RJ45接口的1号引脚与ISL3519E芯片的7号引脚连接，RJ45接口的2号引脚与ISL3519E芯片的6号引脚连接，RJ45接口1号引脚和ISL3519E芯片7号引脚的连接线与RJ45接口2号引脚和ISL3519E芯片6号引脚的连接线之间接有一个电阻；ISL3519E芯片的1、2、3和4号引脚组成串口。

本发明的有益效果是：本发明用普通网线把音频高品质的传输到另一端，而且低成本，且便于控制，由于RS485传输（或者RS422全双工传输，RS485是半双工传输，略经济些）是数字化的传输，所以在传输上是没有音质损失的，把模拟信号数字化，会带来一点音质损失，但采样率和分辨率达到一定程度，那点音质损失将是微弱的，音频信号数字化的好处就是便于处理、存储、传输。本发明可以广泛应用在远程监控领域，尤其适合在成本敏感的点对点传输应用场合中使用，具有成本低、音质损失小、使用简单、等优点，电路实现简单不仅生产成本较低，同时功耗也会较低，比较经济环保。

附图说明

图1是本发明的系统连接框图。

图2是本发明音频输入电路与AD转换电路的连接电路图。

图3是本发明发送端MCU控制电路的电路图。

图4是发送端RS485传输电路的电路图。

图5是发送端步音频输入流写到FIFO缓冲区的流程图。

图6是把发送端FIFO缓冲区中的数字化的音频流发送到接收端的流程图。

图7是接收端把发送端传来的音频流写到接收端FIFO缓冲区的流程图。

具体实施方式

    实施例1

本实施例提供的一种音频高速传输系统，连接如图1所示，包括发送端和接收端，发送端由音频输入电路、AD转换电路、发送端MCU控制电路和发送端RS485传输电路组成，接收端由接收端RS485传输电路、接收端MCU控制电路、DA转换电路和音频输出电路组成；音频输入电路包括音频输入接口和阻容阻抗匹配电路，音频输入接口用以接入模拟音频信号，音频输入电路通过所述阻容阻抗匹配电路与所述AD转换电路连接；AD转换电路用以将模拟音频信号转成数字音频信号，AD转换电路设有标准的I²S接口；发送端MCU控制电路设有标准的I²S接口、串口与FIFO缓冲区，发送端MCU控制电路与AD转换电路通过标准的I²S接口连接，用以获得数字音频数据并写入FIFO缓冲区，然后把FIFO缓冲区中的音频数据送到发送端RS485传输电路；发送端RS485传输电路设有RJ45接口和RS485收发器，RS485收发器设有串口，RS485收发器通过其串口与发送端MCU控制电路的串口相连接，用于音频数据传输，发送端RS485传输电路与接收端RS485传输电路通过各自的RJ45接口连接超五类以上（Cat5e以上）网线连接，用以将数字音频数信号传至接收端RS485传输电路；接收端RS485传输电路设有RJ45接口和RS485收发器，RS485收发器设有串口；接收端MCU控制电路设有标准的I²S数字音频接口、串口与FIFO缓冲区，接收端MCU控制电路通过其串口接收端RS485传输电路的串口与相连接，用以接收音频数据并写入FIFO缓冲区，然后把FIFO缓冲区中的音频数据送到DA转换电路；DA转换电路设有标准的I²S接口，DA转换电路与接收端MCU控制电路通过标准的I²S接口连接，用以将数字音频信号转成模拟音频信号；音频输出电路括音频输出接口和阻容阻抗匹配电路，音频输出电路通过阻容阻抗匹配电路与DA转换电路连接，音频输出接口用以输出模拟音频信号。

音频输入电路与AD转换电路的连接如图2所示，AD转换电路包括WM8731芯片，WM8731芯片的17号引脚连接电阻R3后接地，18号引脚连接电阻R4后接地，20号引脚连接电阻R5后接地，21号引脚连接电阻R7后接地，22号引脚号引脚连接电阻R6后接地；WM8731芯片的16号引脚连接并联电容C3与C4后接地；WM8731芯片的25号引脚连接电容C5后接地，26号引脚连接电容C6后接地，电容C5与C6输入端之间接有一个晶振X1；WM8731芯片的3、6和7号引脚组成I²S接口；WM8731芯片的1号和27号引脚并联后接电压；WM8731芯片的11和15号引脚并联后接地，8和14号引脚并联后接电压，11和15号引脚的并联与8和14号引脚的并联之间接有并联电容C7和C8。阻容阻抗匹配电路包括第一电阻R1、第二电阻R2、第一电容C1和第二电容C2，第一电阻R1和第二电容C2串联，第二电阻R2和第一电容C1并联后一端接在第一电阻R1和第二电容C2之间，另一端接地；频输入接口串联阻容阻抗匹配电路，阻容阻抗匹配电路接至所述WM8731芯片的19号RLINEIN引脚。

发送端MCU控制电路如图3所示，发送端MCU控制电路为LPC1768芯片，其79、80和81号引脚组成标准的I²S接口，其91、93和95号引脚组成串口。LPC1768芯片的17号引脚串联电阻R9后接电压；LPC1768芯片的22号引脚串联电容C9后接地，23号引脚串联电容C10后接地，电容C9和C10的输入端之间连接一个晶振X2；LPC1768芯片的42、84、28、54、71和96号引脚并联后接电压；LPC1768芯片的10号引脚接电感L4后接电压，10号引脚接电感L3后接电压；LPC1768芯片的11号引脚接电感L1后接地，15号引脚接电感L2后接地；LPC1768芯片的31、41、55、72、83和97号引脚并联后接地。

发送端RS485传输电路如图4所示，包括RJ45接口和ISL3519E芯片，RJ45接口的1号引脚与ISL3519E芯片的7号引脚连接， RJ45接口的2号引脚与ISL3519E芯片的6号引脚连接，RJ45接口1号引脚和ISL3519E芯片7号引脚的连接线与RJ45接口2号引脚和ISL3519E芯片6号引脚的连接线之间接有一个电阻R8；ISL3519E芯片的1、2、3和4号引脚组成串口。

接收端RS485传输电路与发送端RS485传输电路一样；接收端MCU控制电路与发送端MCU控制电路一样；音频输出电路与DA转换电路的连接与发送端音频输入电路与AD转换电路的连接一样，只不过输入和输出相反；以上内容不再重复描述。

音频高速传输系统的传输方法，按以下步骤进行：

㈠发送端把AD转换电路转化的得到数字化的音频输入流写到发送端FIFO缓冲区；

㈡发送端把发送端FIFO缓冲区中的数字化的音频流发送到接收端；

㈢接收端把发送端传来的音频流写到接收端FIFO缓冲区；

㈣把接收端FIFO缓冲区的音频流发送到DA转换电路中去；

㈤输出音频信号。

以上步骤㈠流程如图5所示，具体按以下步骤进行：

①判断I²S接口是否能新数据，若有，则进入下一步骤；若无，则继续判断；

②判断发送端FIFO缓冲区是否可写，若是，则把输入的音频数据写到发送端FIFO缓冲区；若否，则返回上一步骤；

③将发送端FIFO缓冲区的写指针加1并返回步骤①。

以上步骤㈡流程如图6所示，具体按以下步骤进行：

⑴判断发送端FIFO缓冲区是否有新数据，若有，则进入下一步骤；若无，则继续判断；

⑵与接收端通讯，判断接收端是否可以接收，若是，则进入下一步骤；若否，则返回上一步骤；

⑶取发送端FIFO缓冲区中的音频数据，并将音频数据发送到接收端；

⑷判断步骤⑶中接收端是否接收成功，若是，则将发送端FIFO缓冲区的读指针加1并返回步骤⑴；若否，则直接返回步骤⑴。

以上步骤㈢流程如图7所示，具体按以下步骤进行：

ⅰ发送端发送接收端FIFO缓冲区是否可写的查询指令给接收端，接收端判断是否接收到发送端的查询指令，若是，则则进入下一步骤；若否，则继续判断；

ⅱ判断接收端FIFO缓冲区是否可写，若是，则返回给发送端“可写”信息；若否，则返回上一步骤；

ⅲ等待接收发送端的音频数据，判断是否接收到，若是，则则进入下一步骤；若否，则接收等待，超过1秒后则返回步骤ⅰ；

ⅳ把接收到的音频数据与入接收端FIFO缓冲区；

ⅴ返回给发送端“写入成功”信息；

ⅵ将接收端FIFO缓冲区的写指针加1并返回步骤ⅰ。

除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。

Claims (8)

1.音频高速传输系统，包括发送端和接收端，其特征在于：所述发送端由音频输入电路、AD转换电路、发送端MCU控制电路和发送端RS485传输电路组成，所述接收端由接收端RS485传输电路、接收端MCU控制电路、DA转换电路和音频输出电路组成；

所述音频输入电路包括音频输入接口和阻容阻抗匹配电路，所述音频输入接口用以接入模拟音频信号，所述音频输入电路通过所述阻容阻抗匹配电路与所述AD转换电路连接；

所述AD转换电路用以将模拟音频信号转成数字音频信号，所述AD转换电路设有标准的I²S接口；

所述发送端MCU控制电路设有标准的I²S接口、串口与FIFO缓冲区，所述发送端MCU控制电路与所述AD转换电路通过所述标准的I²S接口连接，用以获得数字音频数据并写入所述FIFO缓冲区，然后把所述FIFO缓冲区中的音频数据送到所述发送端RS485传输电路；

所述发送端RS485传输电路设有RJ45接口和RS485收发器，所述RS485收发器设有串口，所述RS485收发器通过其串口与所述发送端MCU控制电路的串口相连接，用于音频数据传输，所述发送端RS485传输电路与所述接收端RS485传输电路通过各自的RJ45接口连接超五类以上网线连接，用以将数字音频数信号传至接收端RS485传输电路；

所述接收端RS485传输电路设有RJ45接口和RS485收发器，所述RS485收发器设有串口；

所述接收端MCU控制电路设有标准的I²S数字音频接口、串口与FIFO缓冲区，所述接收端MCU控制电路通过其串口所述接收端RS485传输电路的串口与相连接，用以接收音频数据并写入所述FIFO缓冲区，然后把所述FIFO缓冲区中的音频数据送到所述DA转换电路；

所述DA转换电路设有标准的I²S接口，所述DA转换电路与所述接收端MCU控制电路通过所述标准的I²S接口连接，用以将数字音频信号转成模拟音频信号；

所述音频输出电路括音频输出接口和阻容阻抗匹配电路，所述音频输出电路通过所述阻容阻抗匹配电路与所述DA转换电路连接，所述音频输出接口用以输出模拟音频信号。

2. 如权利要求1所述的音频高速传输系统，其特征在于：所述AD转换电路包括WM8731芯片；所述阻容阻抗匹配电路包括发送端第一电阻、发送端第二电阻、发送端第一电容和发送端第二电容，所述发送端第一电阻和发送端第二电容串联，所述发送端第二电阻和发送端第一电容并联后一端接在发送端第一电阻和发送端第二电容之间，另一端接地；所述频输入接口串联所述阻容阻抗匹配电路，所述阻容阻抗匹配电路接至所述WM8731芯片的RLINEIN引脚。

3. 如权利要求1所述的音频高速传输系统，其特征在于：所述发送端MCU控制电路为LPC1768芯片，其79、80和81号引脚组成标准的I²S接口，其91、93和95号引脚组成串口。

4. 如权利要求1所述的音频高速传输系统，其特征在于：所述发送端RS485传输电路中的RS485收发器为ISL3519E芯片，所述RJ45接口的1号引脚与所述ISL3519E芯片的7号引脚连接，所述RJ45接口的2号引脚与所述ISL3519E芯片的6号引脚连接，所述RJ45接口1号引脚和ISL3519E芯片7号引脚的连接线与所述RJ45接口2号引脚和ISL3519E芯片6号引脚的连接线之间接有一个电阻；所述ISL3519E芯片的1、2、3和4号引脚组成串口。

5. 如权利要求1所述的音频高速传输系统，其特征在于：所述DA转换电路包括WM8731芯片；所述阻容阻抗匹配电路包括接收端第一电阻、接收端第二电阻、接收端第一电容和接收端第二电容，所述接收端第一电阻和接收端第二电容串联，所述接收端第二电阻和接收端第一电容并联后一端接在所述接收端第一电阻和接收端第二电容之间，另一端接地；所述频输入接口串联所述阻容阻抗匹配电路，所述阻容阻抗匹配电路接至所述WM8731芯片的RLINEIN引脚。

6. 如权利要求1所述的音频高速传输系统，其特征在于：所述接收端MCU控制电路为LPC1768芯片，其79、80和81号引脚组成标准的I²S接口，其91、93和95号引脚组成串口。

7. 如权利要求1所述的音频高速传输系统，其特征在于：所述接收端RS485传输电路中的RS485收发器为ISL3519E芯片，所述RJ45接口的1号引脚与所述ISL3519E芯片的7号引脚连接，所述RJ45接口的2号引脚与所述ISL3519E芯片的6号引脚连接，所述RJ45接口1号引脚和ISL3519E芯片7号引脚的连接线与所述RJ45接口2号引脚和ISL3519E芯片6号引脚的连接线之间接有一个电阻；所述ISL3519E芯片的1、2、3和4号引脚组成串口。

8. 用于权利要求1所述音频高速传输系统的传输方法，其特征在于：按以下步骤进行：

㈠发送端把AD转换电路转化的得到数字化的音频输入流写到发送端FIFO缓冲区；

㈡发送端把发送端FIFO缓冲区中的数字化的音频流发送到接收端；

㈢接收端把发送端传来的音频流写到接收端FIFO缓冲区；

㈣把接收端FIFO缓冲区的音频流发送到DA转换电路中去；

㈤输出音频信号；

所述步骤㈠具体按以下步骤进行：

①判断I²S接口是否能新数据，若有，则进入下一步骤；若无，则继续判断；

②判断发送端FIFO缓冲区是否可写，若是，则把输入的音频数据写到发送端FIFO缓冲区；若否，则返回上一步骤；

③将发送端FIFO缓冲区的写指针加1并返回步骤①；

所述步骤㈡具体按以下步骤进行：

⑴判断发送端FIFO缓冲区是否有新数据，若有，则进入下一步骤；若无，则继续判断；

⑵与接收端通讯，判断接收端是否可以接收，若是，则进入下一步骤；若否，则返回上一步骤；

⑶取发送端FIFO缓冲区中的音频数据，并将音频数据发送到接收端；

⑷判断步骤⑶中接收端是否接收成功，若是，则将发送端FIFO缓冲区的读指针加1并返回步骤⑴；若否，则直接返回步骤⑴；

所述步骤㈢具体按以下步骤进行：

ⅰ发送端发送接收端FIFO缓冲区是否可写的查询指令给接收端，接收端判断是否接收到发送端的查询指令，若是，则则进入下一步骤；若否，则继续判断；

ⅱ判断接收端FIFO缓冲区是否可写，若是，则返回给发送端“可写”信息；若否，则返回上一步骤；

ⅲ等待接收发送端的音频数据，判断是否接收到，若是，则则进入下一步骤；若否，则接收等待，超过1秒后则返回步骤ⅰ；

ⅳ把接收到的音频数据与入接收端FIFO缓冲区；

ⅴ返回给发送端“写入成功”信息；

ⅵ将接收端FIFO缓冲区的写指针加1并返回步骤ⅰ。

Images