CN102355200A - 一种单端输入差分输出的并行双频低噪声放大器及设计方法 - Google Patents

Abstract

本发明公开了一种单端输入差分输出的并行双频低噪声放大器(LNA)及设计方法，可应用于数字电视、无线通信和导航接收机。主要包括输入匹配网络，主放大电路，输出网络和单端转差分电路。主放大电路采用共源共栅结构，具有良好的反向隔离度；输入匹配网络使得本低噪声放大器在输入级在双频段同时实现阻抗匹配和噪声匹配，保证最大功率传输的同时提高了电路的噪声性能；单端转差分输出电路使得本低噪声放大器可直接与前端天线和后端混频电路级联，更易于集成。本发明不仅设计简单，而且并行双频接收减小了系统功耗和面积。

Description

一种单端输入差分输出的并行双频低噪声放大器及设计方法

技术领域

本发明属于深亚微米RF CMOS集成电路领域，具体涉及一种单端输入差分输出的并行双频低噪声放大器及设计方法。

背景技术

射频前端将天线接收到的信号进行放大，混频，和模数转换，完成射频信号到基带信号的转换。低噪声放大器一般处于最前端，对接收机的灵敏度有着极为重要的作用。它需要提供足够的增益来放大信号并且自身的噪声系数较小，进而抑制后级电路对整体噪声的贡献，并保证信道中的信号有足够的信噪比；同时它的增益又不能过大，以防后级混频器过载而产生非线性失真；为了功率的最大传输，它的输入端必须和前级的天线或者天线滤波器进行阻抗匹配；此外，低噪声放大器还应该有较小的功耗，以满足电池容量的需求。

如果要接收双频段的射频信号，目前的方式主要有如下几种：

第一是采用两套独立的窄带放大器分别匹配在不同的频段，这样的电路设计简单，易于实现，但是需要建立多个链路，从而不可避免的会增加尺寸、功耗和成本，而在不同频段之间切换也较为不便。

第二就是宽带放大器，要在整个频带内实现足够大的增益，足够低的噪声系数和较好的输入阻抗匹配，因而大大增加了设计难度。近年来的宽带低噪声放大器的设计很多：分布式放大器有较宽的带宽，输入输出匹配良好，但是高功耗和大尺寸难以避免；电阻并联负反馈放大器增益平坦，但是噪声性能不够良好且功耗较大；共栅放大器芯片面积较小，但是噪声系数偏大，不适于噪声系数限制比较高的地方；LC-Ladder匹配放大器有较大的带宽和较低的功耗，但是匹配网络通常为三阶无源滤波器，会占用过大的面积。

上述方法要么增大了电路的功耗和面积，要么不能实现双频段信号的并行接收，要么引入了过多的干扰和噪声，如何设计一个并行接收两个频段信号的放大器，而不带来功耗、面积和尺寸的增加，且在双频段同时达到比较好的噪声性能，就成了研究的目标。而且，常见的低噪声放大器在输入级要么达到噪声匹配，要么达到输入阻抗匹配，两者只能居其一，如何能够并行的在两个频段内达到输入阻抗和噪声的同时匹配也成为研究的目标。

此外，由于低噪声放大器在射频前端中的位置，它与前端的天线直接相连，之后将放大信号传输给后级的混频器(mixer)进行下一步处理。天线是单端输出的，而为了防止衬底耦合对电路性能的影响和抑制本振信号泄露到输出端，混频器通常采用双平衡混频器，此时的解决方案主要有：使用单端低噪声放大器，在低噪声放大器和混频器之间加巴伦(balun)；或者采用差分低噪声放大器，在天线和低噪声放大器之间加巴伦。但是，这样做的缺点是：首先，巴伦很难片上集成，通常需要引入片外元件，影响集成度和系统成本，而且将会带来1-3dB的损耗，影响系统的灵敏度；而有着较低损耗的高性能巴伦通常是窄带的，不能应用于双频接收，适用于双频接收的宽带巴伦不仅有较高损耗，还会给系统引入较大噪声。

发明内容

本发明克服了现有技术中的不足，公开了一种单端输入差分输出的并行双频低噪声放大器及设计方法，可应用于数字电视、无线通信和导航接收机。主要包括输入匹配网络，主放大电路，输出网络和单端转差分电路。主放大电路采用共源共栅结构，具有良好的反向隔离度；输入匹配网络使得放大器在输入级在双频段同时实现阻抗匹配和噪声匹配，保证最大功率传输的同时提高了电路的噪声性能；单端转双端输出电路使得本低噪声放大器可直接与前端天线和后端混频电路级联，更易于集成。

一种单端输入差分输出的并行双频低噪声放大器，该低噪声放大器包括单端输入的主放大电路，源极耦合电感，输入匹配网络，单端转差分输出级和输出网络。

单端输入的主放大电路包括第一共源晶体管M₁，第一共栅晶体管M₂，第三电阻R₃，第四电阻R₄，第三电容C₃和并联在第一共源晶体管M₁的栅极和源极之间的栅源电容C_ex。第一共源晶体管M₁的栅极与输入匹配网络的第一电感L₁相连，源极通过源极耦合电感Ls接地，漏极与第一共栅晶体管M₂的源极相连；第一共栅晶体管M₂的栅极与电源VCC相连，漏极通过第一电阻R₁与电源VCC相连。第三电阻R₃的一端接第一共源晶体管M₁的栅极，另一端接低压偏置电压源V_bias；第四电阻R₄的一端接第二共源晶体管M₃的栅极，另一端接低压偏置电压源V_bias。第三电容C₃的一端与第一共源晶体管的M₁的栅极相连，另一端接地，是用于滤除高频噪声的旁路电容。并联在第一共源晶体管M₁的栅极和源极之间的栅源电容C_ex，使得可以同时实现噪声匹配和输入阻抗匹配。上述低压偏置电压源V_bias采用有源偏置网络，以获得更好的稳定性和温度特性。此外，第一共源晶体管M₁的沟道宽度根据功耗约束下噪声优化的原则选择，可以在功耗约束的条件下获得较好的噪声匹配。

源级耦合电感Ls采用绑定线电感。

输入匹配网络包括第一电容C₁，第二电容C₂，第一电感L₁和第二电感L₂；第一电容C₁的一端输入射频信号，另一端与并联的第二电感L₂和第二电容C₂串联，然后串联第一电感L₁的一端，第一电感L₁的另一端与第一共源晶体管M₁的栅极相连。其中第一电容C₁是隔直电容，可以防止低压偏置电流源V_bias的偏置电压经匹配网络流到GND。

单端转差分输出级包括第二共源晶体管M₃、第二共栅晶体管M₄和耦合电容C₄，第二共源晶体管M₃的栅极通过耦合电容C₄与第一共源晶体管M₁的漏极相连，源极接地，漏极与第二共栅晶体管M₄的源极相连；第二共栅晶体管M₄的栅极与电源VCC相连，漏极通过第二电阻R₂与电源VCC相连。

输出网络包括第一电阻R₁，第二电阻R₂，第五电容C₅至第八电容C₈以及第三电感L₃，第四电感L₄。第一电阻R₁一端接电源VCC，另一端接第一共栅晶体管M₂的漏极。第五电容C₅的一端接第一共栅晶体管M₂的漏极；另一端通过第三电感L₃接地，同时通过第七电容C₇输出。第二电阻R₂一端接电源VCC，另一端接第二共栅晶体管M₄的漏极。第六电容C₆的一端接第二共栅晶体管M₄的漏极；另一端通过第四电感L₄接地，同时通过第八电容C₈输出。其中第三电感L₃和第四电感L₄是为了消除放大电路输出电容的影响，第五电容C₅至第八电容C₈提高了输出端匹配度的同时增加了与后级的隔离度，防止后级电流倒流。

所述的第一共源晶体管M₁、第一共栅晶体管M₂、第二共源晶体管M₃、第二共栅晶体管M₄为N型MOS管，衬底均和其所对应的源极相连，且具有相同的沟道宽度和沟道长度。

一种单端输入差分输出的并行双频低噪声放大器的设计方法，其特征在于：步骤如下：

步骤一：选定低噪声放大器的两个工作频率ω₁和ω₂，得到中间频率

步骤二：根据选定的工作频率在工艺库中选择合适的NMOS晶体管类型；

步骤三：将选定的晶体管的沟道长度设定为工艺库中沟道长度的最小值；

步骤四：根据功耗要求选择偏置电压V_bias，然后根据功耗约束噪声优化的方法选择基于功耗限制条件下的晶体管的沟道宽度W，将第一共源晶体管M₁、第一共栅晶体管M₂、第二共源晶体管M₃、第二共栅晶体管M₄的宽度均取为相同数值；

步骤五：确定第一共源晶体管M₁栅源级并联的栅源电容C_ex的大小，C_ex的大小通过下式计算： $C_{\mathrm{ex}}=C_{\mathrm{gs}}(\sqrt{\frac{\mathrm{\α}\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)}}{R_s\mathrm{\ω}{C}_{\mathrm{gs}}}}-\frac{{\mathrm{\α}}^2\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)-\mathrm{\α}|c|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}-1),$ 其中，α，δ，γ，c均为工艺库常数：α≈1；δ为栅噪声系数，在短沟道器件(沟道长度小于4微米左右)中可估计为4；γ是与偏置状态有关的系数，约为δ的一半；c为沟道噪声和栅极噪声的相关系数。ω为工作频率，C_gs为第一共源晶体管M₁的栅源电容，R_s为源阻抗；

步骤六：确定源极耦合电感L_s的大小，具体计算方式：其中g_m为第一共源晶体管M₁的跨导。

步骤七：确定输入匹配网络中无源器件的大小，其中包括第一电感L₁，第二电感L₂，第二电容C₂，使它们的值与源级耦合电感Ls和电容C_t＝C_ex+C_gs谐振在两个工作频率ω₁和ω₂上。根据下式：

$\left\{\begin{array}{c}\frac{{\mathrm{j\ω}}_1{L}_2}{{\left(j{\mathrm{\ω}}_1\right)}^2{L}_2{C}_2+1}+j{\mathrm{\ω}}_1(L_1+L_s)+\frac{1}{j{\mathrm{\ω}}_1{C}_t}=0\\ \frac{{\mathrm{j\ω}}_2{L}_2}{{\left({\mathrm{j\ω}}_2\right)}^2{L}_2{C}_2+1}+j{\mathrm{\ω}}_2(L_1+L_s)+\frac{1}{{\mathrm{j\ω}}_2{C}_t}=0\end{array}\right.$

得到L₁，L₂，C₂的值。第一电容C₁是隔直电容，选取典型值即可。

步骤八：根据仿真结果对第一共源晶体管M₁的沟道宽度，第一共源晶体管M₁栅源级并联的栅源电容C_ex，源极耦合电感L_s和输入匹配网络进行调整，确定最终的参数大小。

本发明一种单端输入差分输出的并行双频低噪声放大器及设计方法有如下优点：

(1)传统低噪声放大器多为单频放大器，而本发明在输入级引入双频段的输入匹配网络，可以在两个频段共同工作，实现两路信号的并行接收和放大；

(2)传统低噪声放大器，用于多模多频系统时通常需要多路低噪声放大器并联，大大增加了系统面积和系统功耗；而本发明在面积、功耗和尺寸上都有所节省，使系统设计变得易于实施。；

(3)传统低噪声放大器通常只能达到阻抗匹配或者噪声匹配，而不能同时对两者进行优化；而本发明可以同时达到阻抗匹配和噪声匹配，使得参数的折中选择变得简单，保证最大功率传输的同时保持良好的噪声性能；

(4)本发明可以在功耗约束下达到最优的噪声系数，实现低功耗的设计；同时使得功耗、输入回波损耗和噪声系数这三个参数可以同时得到优化。

(5)传统的低噪声放大器或者为单端输入单端输出，或者为差分输入差分输出，与前后级级联时还需加入片外巴伦；而本发明实现了单端输入双端输出，省去了片外巴伦的使用，提高了系统集成度和灵敏度。同时单端转差分输出级采用了和主放大电路相同尺寸的晶体管，为设计带来了方便。；

(6)本发明负载采用电阻代替无源器件组成的网络，大大节省了面积，降低了设计难度；

(7)本发明便于集成，功耗较小，适合便携式可移动终端；

(8)本发明中的设计方法明确了设计流程，简化了设计步骤，易于操作。

附图说明

图1为本发明一种单端输入差分输出的并行双频低噪声放大器的结构图；

图2为本发明一种单端输入差分输出的并行双频低噪声放大器的小信号模型简化图；

图3为本发明一种单端输入差分输出的并行双频低噪声放大器的噪声模型图；

图4为本发明一种单端输入差分输出的并行双频低噪声放大器的输入匹配仿真曲线(S11)图；

图5为本发明一种单端输入差分输出的并行双频低噪声放大器的功率增益曲线(S21)图；

图6为本发明一种单端输入差分输出的并行双频低噪声放大器的噪声系数仿真曲线(NF)图；

图7为本发明一种单端输入差分输出的并行双频低噪声放大器的稳定性因子仿真曲线(Kf)图。

具体实施方式

下面将结合附图对本发明作进一步的详细说明。

本发明的一种单端输入差分输出的并行双频低噪声放大器，如图1所示，包括单端输入的主放大电路、源极耦合电感、输入匹配网络、单端转差分输出级和输出网络。

单端输入的主放大电路包括第一共源晶体管M₁、第一共栅晶体管M₂、第三电阻R₃、第四电阻R₄、第三电容C₃和在第一共源晶体管M₁的栅极和源极之间的栅源电容C_ex。第一共源晶体管M₁的栅极与输入匹配网络的第一电感L₁相连，源极通过源极耦合电感Ls接地，漏极与第一共栅晶体管M₂的源极相连；第一共栅晶体管M₂的栅极与电源VCC相连，漏极通过输出电阻R₁与电源VCC相连。第三电阻R₃的一端接第一共源晶体管M₁的栅极，另一端接低压偏置电压源V_bias；第四电阻R₄的一端接第二共源晶体管M₃的栅极，另一端接低压偏置电压源V_bias。第三电容C₃的一端与第一共源晶体管的M₁的栅极相连，另一端接地，是用于滤除高频噪声的旁路电容。栅源电容C_ex，使得可以同时实现噪声匹配和输入阻抗匹配。上述低压偏置电压源V_bias采用有源偏置网络，以获得更好的稳定性和温度特性。

源级耦合电感Ls采用绑定线电感。

输入匹配网络由第一电容C₁、第二电容C₂、第一电感L₁和第二电感L₂组成。第一电容C₁的一端输入射频信号RF_IN，另一端与并联的第二电感L₂和第二电容C₂串联，然后串联第一电感L₁的一端，第一电感L₁的另一端与第一共源晶体管M₁的栅极相连。输入匹配网络可以使得所述低噪声放大器在双频段实现阻抗匹配。其中第一电容C₁是隔直电容，是为了防止偏置电压V_bias经匹配网络流到GND而设的。

单端转差分输出级包括第二共源晶体管M₃和第二共栅晶体管M₄，第二共源晶体管M₃的栅极通过耦合电容C₄与第一共源晶体管M₁的漏极相连，源极接地，漏极与第二共栅晶体管M₄的源极相连；第二共栅晶体管M₄的栅极与电源VCC相连，漏极通过第二电阻R₂与电源VCC相连。

输出网络包括第一电阻R₁、第二电阻R₂，第五电容C₅至第八电容C₈、第三电感L₃和第四电感L₄。第一电阻R₁一端接电源VCC，另一端接第一共栅晶体管M₂的漏极。第五电容C₅的一端接第一共栅晶体管M₂的漏极，另一端通过第三电感L₃接地，同时通过第七电容C₇输出。第二电阻R₂一端接电源VCC，另一端接第二共栅晶体管M₄的漏极。第六电容C₆的一端接第二共栅晶体管M₄的漏极，另一端通过第四电感L₄接地，同时通过第八电容C₈输出。

所述的第一共源晶体管M₁、第一共栅晶体管M₂、第二共源晶体管M₃、第二共栅晶体管M₄为N型MOS管，衬底均和其所对应的源极相连，且具有相同的沟道宽度和沟道长度。

本发明的一种单端输入差分输出的并行双频低噪声放大器的设计方法，其具体步骤如下：

步骤一：选定放大器的两个工作频率ω₁和ω₂，得到中间频率

步骤二：根据选定的工作频率在工艺库中选择合适的NMOS晶体管类型，选择标准主要是看晶体管的极限频率f_T是否满足频率需求，即工作频率ω₁和ω₂均应小于f_T，为了设计方便，最好留出一定余量；

步骤三：将选定的晶体管的沟道长度设定为工艺库中沟道长度的最小值，例如在180nm的工艺库中设定晶体管的沟道长度为180nm；

步骤四：根据功耗要求选择偏置电压V_bias，然后根据功耗选择适当的晶体管沟道宽度W，将第一共源晶体管M₁、第一共栅晶体管M₂、第二共源晶体管M₃、第二共栅晶体管M₄的宽度均取为相同数值，即可在完成放大功能的同时完成单端输入转差分输出的功能。

晶体管沟道宽度W的选择根据下式：

其中，

δ，γ，c均为工艺库常数：δ为栅噪声系数，在短沟道器件(沟道长度小于4微米左右)中可估计为4；γ是与偏置状态有关的系数，约为δ的一半；c为沟道噪声和栅极噪声的相关系数。ω为工作频率，L为晶体管沟道长度，C_ox是单位面积的栅极氧化层电容，是工艺参数，R_s是源阻抗。

主放大级采用共源共栅cascode结构，具有良好的反向隔离度，同时第一共栅晶体管M₂会降低第一共源晶体管M₁的密勒电容的影响。

单端转差分输出级的电路实现原理如下：信号从第一共源晶体管M₁的漏极和第一共栅晶体管M₂的源极相连的节点输出时，电压增益为：

其中g_m为第一共源晶体管M₁的跨导，g_m2和g_mb2分别为第一共栅晶体管M₂的跨导和背栅跨导，由于第一共源晶体管M₁和第一共栅晶体管M₂的沟道宽度和沟道长度相同且流过的电流相同，有g_m≈g_m2，且g_m2＞＞g_mb2，故A_v≈-1。即第二共源晶体管M₃的输入信号和第一共源晶体管的输入信号是差分的。又由于晶体管M₁-M₄的沟道宽度和沟道长度均相同，即可实现差分输出的功能。

步骤五：确定第一共源晶体管M₁栅源级并联的栅源电容C_ex的大小，C_ex的大小通过下式计算： $C_{\mathrm{ex}}=C_{\mathrm{gs}}(\sqrt{\frac{\mathrm{\α}\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)}}{R_s\mathrm{\ω}{C}_{\mathrm{gs}}}}-\frac{{\mathrm{\α}}^2\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)-\mathrm{\α}|c|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}-1),$ 其中，α为工艺库常数，且约为1，C_gs为第一共源晶体管M₁的栅源电容。

步骤六：确定源极耦合电感L_s的大小，具体计算方式：

步骤七：确定输入匹配网络中无源器件的大小，其中包括第一电感L₁，第二电感L₂，第二电容C₂，使它们的值与源级耦合电感Ls和电容C_t＝C_ex+C_gs谐振在两个工作频率ω₁和ω₂上。具体计算方式为：根据下式：

$\left\{\begin{array}{c}\frac{{\mathrm{j\ω}}_1{L}_2}{{\left(j{\mathrm{\ω}}_1\right)}^2{L}_2{C}_2+1}+j{\mathrm{\ω}}_1(L_1+L_s)+\frac{1}{j{\mathrm{\ω}}_1{C}_t}=0\\ \frac{{\mathrm{j\ω}}_2{L}_2}{{\left({\mathrm{j\ω}}_2\right)}^2{L}_2{C}_2+1}+j{\mathrm{\ω}}_2(L_1+L_s)+\frac{1}{{\mathrm{j\ω}}_2{C}_t}=0\end{array}\right.$

可以得到L₁，L₂，C₂的值。

第一电容C₁是隔直电容，选取典型值即可。

步骤五-步骤七中参数选择的依据如下：

低噪声放大器的匹配非常重要，它对噪声、增益以及信号功率传输都有重要作用。所以本设计中低噪声放大器的匹配是设计的关键之一。匹配主要包括噪声匹配和输入阻抗匹配，通过噪声匹配来达到最小的噪声系数从而达到最好的噪声性能，而输入匹配保证最大的功率传输从而提高信号的利用率。

首先进行输入阻抗匹配，图2是输入端口的小信号等效电路(忽略第一共源晶体管M₁的背栅极)，图中的节点g，d，s分别是第一共源晶体管M₁的栅极、漏极和源级。输入电压为V_in，输入电流为I_in，输出电流为I_out。由于主放大电路采用共源共栅结构，第一共栅晶体管M₂降低了第一共源晶体管M₁的密勒效应，因而把g和d节点开路。值为g_mV_gs的压控电流源表明漏电流是栅源电压V_gs的函数。图中的输入阻抗为：

$Z_{\mathrm{in}}=\frac{V_{\mathrm{in}}}{I_{\mathrm{in}}}=\frac{g_m{L}_s}{C_t}+\frac{{\mathrm{j\ωL}}_2}{{\left(\mathrm{j\ω}\right)}^2{L}_2{C}_2+1}+\mathrm{j\ω}(L_1+L_s)+\frac{1}{\mathrm{j\ω}{C}_t}---\left(1\right)$

要进行阻抗匹配，输入阻抗应该等于源阻抗R_s的共轭，得到：

$\frac{g_m{L}_s}{C_t}=R_s---\left(2\right)$

$\frac{{\mathrm{j\ωL}}_2}{{\left(\mathrm{j\ω}\right)}^2{L}_2{C}_2+1}+\mathrm{j\ω}(L_1+L_s)+\frac{1}{\mathrm{j\ω}{C}_t}=0---\left(3\right)$

然后进行噪声匹配，对主放大电路进行噪声分析，由于第一共栅晶体管M₂对噪声的影响相对第一共源晶体管M₁而言要小得多，忽略不计，只分析第一共源晶体管M₁。如图3所示，图3中的节点g，d，s分别是第一共源晶体管M₁的栅极、漏极和源级。噪声来自于导体中电荷的热激励，R_s是信号源内阻，它引起的热噪声用噪声电压源

表示；同时沟道电荷的热激励会引发栅感应噪声和沟道热噪声，栅感应噪声模型用一个连接在栅和源之间的电导g_g并联上一个噪声电流源

表示，沟道热噪声模型用一个并联在漏和源之间的电导g_d0并联上一个噪声电流源

表示。

信号源内阻噪声电压的均方值为：

$\stackrel{\‾}{V_{\mathrm{ns}}^2}=4{\mathrm{KTR}}_s\mathrm{\Δf}---\left(4\right)$

其中K为波尔兹曼常数；T为绝对热力学温度；Δf为带宽。

沟道热噪声电流的均方值为：

$\stackrel{\‾}{i_{\mathrm{nd}}^2}=4\mathrm{KT\γ}{g}_{d0}\mathrm{\Δf}---\left(5\right)$

其中g_d0为源漏电压V_ds＝0时的漏源电导；

栅感应噪声电流的均方值为：

$\stackrel{\‾}{i_{\mathrm{ng}}^2}=4\mathrm{KT\δ}{g}_g\mathrm{\Δf}---\left(6\right)$

其中 $g_g=\frac{{\mathrm{\ω}}^2{C}_{\mathrm{gs}}^2}{{5g}_{d0}}.$

噪声系数的定义是

总的输出噪声电流包括信号源内阻引起的输出噪声电流，栅感应噪声电流引起的输出噪声电流以及沟道热噪声电流引起的输出噪声电流。

计算出仅由信号源电阻R_s的热噪声电压

引起的输出噪声电流

仅由沟道热噪声电流引起的输出噪声电流

和仅由栅感应噪声电流源引起的输出噪声电流

其中沟道热噪声电流与栅感应噪声电流都是由沟道载流子的不规则运动引起的，因此它们具有相关性，相关系数为：

$c=\frac{\stackrel{\‾}{i_{\mathrm{ng}}\·i_{\mathrm{nd}}^{*}}}{\sqrt{\stackrel{\‾}{i_{\mathrm{ng}}^2}}\·\sqrt{\stackrel{\‾}{i_{\mathrm{nd}}^2}}}---\left(7\right)$

c在理论上大体等于j0.395，是一个纯虚数，反映了沟道和栅感应噪声源之间耦合的电容。

可表示为与沟道噪声相关和不相关的两部分和的和

故有：

$\stackrel{\‾}{i_{\mathrm{ng}}^2}=\stackrel{\‾}{i_{\mathrm{ngc}}^2+i_{\mathrm{ngu}}^2}+4\mathrm{KT\δ}{g}_g{\left|c\right|}^2\mathrm{\Δf}+4\mathrm{KT\δ}{g}_g(1-{\left|c\right|}^2)\mathrm{\Δf}---\left(8\right)$

总的输出噪声电流的表达式为：

$\stackrel{\‾}{i_{o,\mathrm{total}}^2}=\stackrel{\‾}{i_{o,\mathrm{ns}}^2}+\stackrel{\‾}{{\left|i_{o,\mathrm{ngc}+}{i}_{o,\mathrm{nd}}\right|}^2}+\stackrel{\‾}{i_{o,\mathrm{ngu}}^2}---\left(9\right)$

那么按照噪声系数的定义，噪声系数的表达式为：

$F=\frac{\stackrel{\‾}{i_{o,\mathrm{total}}^2}}{\stackrel{\‾}{i_{o,\mathrm{ns}}^2}}---\left(10\right)$

对噪声系数求导，可以求出最小噪声系数为：

$F_{\min }=1+\frac{2}{\sqrt{5}}\frac{\mathrm{\ω}}{g_m{C}_{\mathrm{gs}}}\sqrt{\mathrm{\δ\γ}(1-{\left|c\right|}^2)}---\left(11\right)$

并且可以得出该电路使噪声系数最小的优化的源阻抗为：

$Z_{\mathrm{opt}}=\frac{\mathrm{\α}\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)}}{\mathrm{\ω}{C}_{\mathrm{gs}}\left\{\frac{{\mathrm{\α}}^2\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)+{(\frac{C_t}{C_{\mathrm{gs}}}+\mathrm{\α}|c\left|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}\right)}^2\right\}}$ (12)

$+j\frac{(\frac{C_t}{C_{\mathrm{gs}}}+\mathrm{\α}|c\left|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}\right)}{\mathrm{\ω}{C}_{\mathrm{gs}}\left\{\frac{{\mathrm{\α}}^2\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)+{(\frac{C_t}{C_{\mathrm{gs}}}+\mathrm{\α}|c\left|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}\right)}^2\right\}}-[\mathrm{j\ω}(L_s+L_1)+\frac{\mathrm{j\ω}{L}_2}{1-{\mathrm{\ω}}^2{L}_2{C}_2}]$

由于现在应用较为广泛的多为深亚微米工艺(0.25微米以下称为深亚微米)，

$\frac{\frac{C_t}{C_{\mathrm{gs}}}(\frac{C_t}{C_{\mathrm{gs}}}+\mathrm{\α}|c\left|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}\right)}{\left\{\frac{{\mathrm{\α}}^2\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)+{(\frac{C_t}{C_{\mathrm{gs}}}+\mathrm{\α}|c\left|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}\right)}^2\right\}}$ 近似为1，从而

$Z_{\mathrm{opt}}\≈\frac{\mathrm{\α}\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)}}{\mathrm{\ω}{C}_{\mathrm{gs}}\left\{\frac{{\mathrm{\α}}^2\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)+{(\frac{C_t}{C_{\mathrm{gs}}}+\mathrm{\α}|c\left|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}\right)}^2\right\}}-\frac{1}{\mathrm{j\ω}{C}_t}---\left(13\right)$

$-[\mathrm{j\ω}(L_s+L_1)+\frac{\mathrm{j\ω}{L}_2}{1-{\mathrm{\ω}}^2{L}_2{C}_2}]$

要想达到最小的噪声系数，就需要选取合适的参数使得Z_opt的实部为R_s，虚部为O，即需要满足下式：

$\mathrm{Re}\left[Z_{\mathrm{opt}}\right]=\frac{\mathrm{\α}\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)}}{\mathrm{\ω}{C}_{\mathrm{gs}}\left\{\frac{{\mathrm{\α}}^2\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)+{(\frac{C_t}{C_{\mathrm{gs}}}+\mathrm{\α}|c\left|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}\right)}^2\right\}}=R_s---\left(14\right)$

$\mathrm{Im}\left[Z_{\mathrm{opt}}\right]=-\frac{1}{{\mathrm{j\ωC}}_t}-\mathrm{j\ω}{L}_s-({\mathrm{j\ωL}}_1+\frac{\mathrm{j\ω}{L}_2}{1-{\mathrm{\ω}}^2{L}_2{C}_2})=0---\left(15\right)$

满足式(14)和(15)即可达到最小噪声系数。

由此可见同时满足式(2)、(3)和(14)三式子，即可得到步骤五-步骤七的取值方法：

$L_s=\frac{\mathrm{Rs}\·(C_{\mathrm{ex}}+C_{\mathrm{gs}})}{g_m}$ 和 $C_{\mathrm{ex}}=C_{\mathrm{gs}}(\sqrt{\frac{\mathrm{\α}\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)}}{R_s\mathrm{\ω}{C}_{\mathrm{gs}}}}-\frac{{\mathrm{\α}}^2\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)-\mathrm{\α}|c|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}-1)$

步骤八：根据仿真结果对第一共源晶体管M₁的沟道宽度，第一共源晶体管M₁栅源级并联的栅源电容C_ex，源极耦合电感L_s和输入匹配网络进行调整，确定最终的参数大小。

本实例中，在0.18μm CMOS工艺对本发明的设计实例进行了仿真测试，测试结果如下：

如图4所示，本实施例中所设计的低噪声放大器，在1.2GHz和1.57GHz的工作频率处的输入回波损耗分别为-23.14dB和-18.15dB。从上述指标可以看出本发明所设计的低噪声放大器在双频段达到了良好的输入阻抗匹配。

如图5所示，本实施例中所设计的低噪声放大器，在1.2GHz和1.57GHz的工作频率处的功率增益分别为13.68dB和12.05dB。其中在1.57GHz时的功率增益要比1.2GHz时的要小1.6dB左右，是因为在高频率时源级负反馈电感的作用较明显。这说明该电路在双频段具有合适的功率增益。

如图6所示，本实施例中所设计的低噪声放大器，在1.2GHz和1.57GHz的工作频率处的噪声系数分别为2.42dB和2.35dB。这说明该电路在双频段达到了良好的噪声匹配。

如图7所示，本实施例中所设计的低噪声放大器的稳定性因子(Kf)在1.2GHz和1.57GHz分别为18.2和18.5，说明该实例在双频段内稳定性良好。

通过直流仿真，测得该实例在1.8V的电源电压下抽取约4.65mA的电流，功耗仅为8.4mW，功耗较低。

本发明公开了一种单端输入差分输出的并行双频低噪声放大器，输入级在双频段同时实现阻抗匹配和噪声匹配，并且可直接与前端天线和后端混频电路级联，易于集成。同时实现了低电压低功耗的功能，可广泛应用于便携式设备。

Claims (8)

1.一种单端输入差分输出的并行双频低噪声放大器，其特征在于，包括单端输入的主放大电路，源极耦合电感，输入匹配网络，单端转差分输出级和输出网络；

单端输入的主放大电路包括第一共源晶体管M₁和第一共栅晶体管M₂；第一共源晶体管M₁的栅极与输入匹配网络的第一电感L₁相连，源极通过源极耦合电感Ls接地，漏极与第一共栅晶体管M₂的源极相连；第一共栅晶体管M₂的栅极与电源VCC相连，漏极通过第一电阻R₁与电源VCC相连；

源级耦合电感Ls采用绑定线电感；输入匹配网络包括第一电容C₁、第二电容C₂、第一电感L₁和第二电感L₂；第一电容C₁的一端输入射频信号，另一端与并联的第二电感L₂和第二电容C₂串联，然后串联第一电感L₁的一端，第一电感L₁的另一端与第一共源晶体管M₁的栅极相连；

单端转差分输出级包括第二共源晶体管M₃、第二共栅晶体管M₄和耦合电容C₄，第二共源晶体管M₃的栅极通过耦合电容C₄与第一共源晶体管的漏极相连，源极接地，漏极与第二共栅晶体管M₄的源极相连；第二共栅晶体管M₄的栅极与电源VCC相连，漏极通过第二电阻R₂与电源VCC相连；

输出网络包括第一电阻R₁、第二电阻R₂、第五电容C₅至第八电容C₈、第三电感L₃和第四电感L₄；第一电阻R₁一端接电源VCC，另一端接第一共栅晶体管M₂的漏极；第五电容C₅的一端接第一共栅晶体管M₂的漏极，另一端通过第三电感L₃接地，同时通过第七电容C₇输出；第二电阻R₂一端接电源VCC，另一端接第二共栅晶体管M₄的漏极；第六电容C₆的一端接第二共栅晶体管M₄的漏极，另一端通过第四电感L₄接地，同时通过第八电容C₈输出；

所述的第一共源晶体管M₁、第一共栅晶体管M₂、第二共源晶体管M₃、第二共栅晶体管M₄为N型MOS管，衬底均和其所对应的源极相连。

2.根据权利要求1所述一种单端输入差分输出的并行双频低噪声放大器，其特征在于：所述单端输入的主放大电路还包括用于为第一共源晶体管M₁和第二共源晶体管M₂提供偏置的第三电阻R₃和第四电阻R₄，第三电阻R₃的一端接第一共源晶体管M₁的栅极，另一端接低压偏置电压源V_bias；第四电阻R₄的一端接第二共源晶体管M₃的栅极，另一端接低压偏置电压源V_bias。

3.根据权利要求2所述一种单端输入差分输出的并行双频低噪声放大器，其特征在于：所述的低压偏置电压源V_bias采用有源偏置网络。

4.根据权利要求1所述一种单端输入差分输出的并行双频低噪声放大器，其特征在于：所述单端输入的主放大电路还包括第三电容C₃，第三电容C₃的一端与第一共源晶体管的M₁的栅极相连，另一端接地，是用于滤除高频噪声的旁路电容。

5.根据权利要求1所述一种单端输入差分输出的并行双频低噪声放大器，其特征在于：第一共源晶体管M₁的栅极和源极之间接入栅源电容C_ex，使得放大器能够同时实现噪声匹配和输入阻抗匹配。

6.根据权利要求1所述一种单端输入差分输出的并行双频低噪声放大器，其特征在于：第一共源晶体管M₁的沟道宽度根据功耗约束下噪声优化的原则选择。

7.根据权利要求1所述一种单端输入差分输出的并行双频低噪声放大器，其特征在于：所述的第一共源晶体管M₁、第一共栅晶体管M₂、第二共源晶体管M₃、第二共栅晶体管M₄的沟道宽度和沟道长度均相同。

8.一种单端输入差分输出的并行双频低噪声放大器的设计方法，其特征在于，包括以下几个步骤：

步骤一：选定放大器两个工作频率ω₁和ω₂，得到中间频率

步骤二：根据选定的工作频率在工艺库中选择NMOS晶体管类型；

步骤三：将选定的晶体管的沟道长度设定为工艺库中沟道长度的最小值；

步骤四：根据功耗要求选择偏置电压V_bias，然后根据功耗约束噪声优化的方法选择基于功耗限制条件下的晶体管的沟道宽度W，将第一共源晶体管M₁、第一共栅晶体管M₂、第二共源晶体管M₃、第二共栅晶体管M₄的宽度均取为相同数值；

步骤五：确定第一共源晶体管M₁栅源级并联的栅源电容C_ex的大小，C_ex的大小通过下式得到： $C_{\mathrm{ex}}=C_{\mathrm{gs}}(\sqrt{\frac{\mathrm{\α}\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)}}{R_s\mathrm{\ω}{C}_{\mathrm{gs}}}}-\frac{{\mathrm{\α}}^2\mathrm{\δ}}{5\mathrm{\γ}}(1-{\left|c\right|}^2)-\mathrm{\α}|c|\sqrt{\frac{\mathrm{\δ}}{5\mathrm{\γ}}}-1),$ 其中，α，δ，γ，c均为工艺库常数，ω为工作频率，C_gs为第一晶体管M₁的栅源电容，R_s为源阻抗；

步骤六：确定源极耦合电感L_s的大小，

其中g_m为第一晶体管M₁的跨导；

步骤七：确定输入匹配网络中无源器件的大小，其中包括第一电感L₁、第二电感L₂、第二电容C₂，使它们的值与源级耦合电感Ls和电容C_t＝C_ex+C_gx谐振在两个工作频率ω₁和ω₂上，根据下式：

$\left\{\begin{array}{c}\frac{{\mathrm{j\ω}}_1{L}_2}{{\left(j{\mathrm{\ω}}_1\right)}^2{L}_2{C}_2+1}+j{\mathrm{\ω}}_1(L_1+L_s)+\frac{1}{j{\mathrm{\ω}}_1{C}_t}=0\\ \frac{{\mathrm{j\ω}}_2{L}_2}{{\left({\mathrm{j\ω}}_2\right)}^2{L}_2{C}_2+1}+j{\mathrm{\ω}}_2(L_1+L_s)+\frac{1}{{\mathrm{j\ω}}_2{C}_t}=0\end{array}\right.$

得到L₁，L₂，C₂的值，第一电容C₁是隔直电容；

步骤八：根据仿真结果对第一共源晶体管M₁的沟道宽度，第一共源晶体管M₁栅源级并联的栅源电容C_ex，源极耦合电感L_s和输入匹配网络进行调整，确定最终的参数大小。

Images