CN102346441A - 一种编码器信号模拟装置及方法 - Google Patents

Abstract

本发明提供一种编码器信号模拟装置，包括：输入单元，与所述输入单元相连的编码器控制单元，与所述编码器控制单元相连的脉冲发生单元、辅助单元，以及与所述脉冲发生单元相连的输出单元。所述编码器信号模拟装置应用于硬件在环仿真系统中，能够模拟编码器输出方波脉冲信号，并解决小位移造成的误差累计问题，并且考虑了模拟真实物理设备运动的限位问题和运动限速问题。

Description

一种编码器信号模拟装置及方法

技术领域

本发明涉及一种信号模拟装置，尤其涉及一种编码器信号模拟装置及方法。 

背景技术

仿真(simulation)是一种利用模型对实际系统的工作过程进行中试，并通过对系统模型的实验来研究该实际系统的技术。当所研究的实际系统造价昂贵、或实验的危险性大、或需要长时间才能了解系统参数变化所引起的后果时，仿真是一种行之有效的研究手段。 

仿真技术广泛应用于各种领域和产品，在对运动控制系统进行设计和开发的过程中，常通过选择合适的硬件在环仿真系统，对电机的运动和相关的信号进行模拟，以较低的代价进行大量反复的试验，以及获得足够的数量和质量的分析数据，为设计或测试提供帮助。具体来说，以仿真系统取代实际的电机，接收由驱动装置所输出的驱动信号，以及模拟电机做出反应，并将得到的运动信号反馈至驱动装置，从而检验该电机以及对该电机的运动控制是否符合要求。 

通过Delphion数据库和Google检索，检检索词：encoder simulation、encoderemulation、encoder simulator、encoder emulator、编码器模拟，检索到以下相关专利：JP01205619A2为两相信号发生电路，输入两路方波信号，一路代表旋转方向，一路代表编码器A相信号，输出为编码器A和B相信号，该发明根据转动方向和A相信号自动生成B相信号，该专利的不足是：没有模拟Z相信号；需要事先模拟A相信号。US5926122为根据模拟信号生成脉冲串的电子装置，可用于替代传统的机械式编码器，脉冲串的频率与模拟输入信号的大小有关，该模拟信号通常代表机器的速度或频率，该专利的不足是：输入为模拟信号，可能抗干扰差；不易用于硬件在环仿真。US5539646为用于AGV惯性平台的速率传感器和压控振荡器装置，速率传感器输出模拟信号，经过压控振荡器VCO和编码器模拟装置输出方波编码器信号，该专利的不足是：输入为模拟信号， 可能抗干扰差；不易用于硬件在环仿真。US20090085507为一种增量式编码器模拟装置，用于电机同步控制，采用PID算法控制编码器脉冲精度，该专利的不足是：模型不准确，PID控制导致人为增加了编码器模型的动态环节，另外需要调整PID参数。CN01138891.9为一种用计算机模拟光电轴角编码器信号输出的方法，该发明处理各种模拟信号输出的幅值和频率的变化及其输出信号的驱动能力问题，该专利的不足是：不能生成输出方波的编码器信号。CN200610119228.8为电梯运行环境模拟编码器模拟的方法，该发明涉及一种电梯运行环境模拟编码器模拟的方法，该专利的不足是：不能生成输出方波的编码器信号。 

综上所述，均在用于硬件在环仿真时存在接口和信号等方面的问题。 

发明内容

本发明要解决的技术问题是：提供一种能够用于硬件在环仿真、且能输出方波信号的编码器模拟装置。 

为解决上述问题，本发明提供一种编码器信号模拟装置，用于硬件在环仿真系统中模拟输出编码器信号，包括：输入单元，与所述输入单元相连的编码器控制单元，与所述编码器控制单元相连的脉冲发生单元、辅助单元，以及与所述脉冲发生单元相连的输出单元；其中，所述输入单元接收所述环仿真系统发送的位置信号，并将所述位置信号发送给所述编码器控制单元；所述编码器控制单元周期性接收所述位置信息，并计算A相、B相、Z相的脉冲参数；所述脉冲发生单元接收所述编码控制单元的计算结果，并发生方波脉冲信号；所述辅助单元用于存储所述编码控制器单元的程序以及存储配置文件和一些表格参数；所述输出单元用于输出所述方波脉冲信号。 

进一步的，所述输入单元包括DPRAM，所述编码器控制单元包括DSP，所述脉冲发生单元包括FPGA。 

进一步的，所述辅助单元包括闪存和ASRAM，所述闪存用于存储所述编码器控制单元的配置文件和表格参数，所述ASRAM用于存储编码器控制程序。 

进一步的，针对编码器信号模拟装置，所述输出单元包括总线驱动器、差分驱动器和信号输出接口，所述总线驱动与所述脉冲发生单元相连，所述差分 驱动器分别与所述总线驱动单元和所述信号输出接口相连。 

进一步的，针对编码器信号模拟装置，所述编码器信号模拟装置输出所述方波脉冲信号的方法，包括：接收位置信息；根据所述位置信息计算所述A相和B相的脉冲参数；根据所述位置信息计算所述A相和B相之间的相位关系；根据所述位置信息计算Z相的脉冲参数；设置编码寄存器，存储所述A相、B相和Z相的脉冲参数；根据A相、B相、Z相的脉冲输出方波脉冲。进一步的，针对所述编码器信号模拟装置输出所述方波脉冲信号的方法，所述计算所述A相和B相的脉冲参数的方法是：根据周期内位置的变化量和产生编码器脉冲所需的位移量计算所述A相和B相的脉冲参数。 

进一步的，针对所述编码器信号模拟装置输出所述方波脉冲信号的方法，所述计算所述A相和B相的相位关系的方法是：根据周期内位置的变化方向判断所述A相和B相的相位关系。 

进一步的，针对所述编码器信号模拟装置输出所述方波脉冲信号的方法，所述计算Z相脉冲参数的方法为：首先判断周期内位置的移动是否经过零点，若没有经过零点，则不输出所述Z相脉冲，若经过零点，则根据周期内位置移动和脉冲频率计算Z相脉冲参数。 

进一步的，针对所述编码器信号模拟装置输出所述方波脉冲信号的方法，在计算所述A相和B相脉冲参数时，当第一周期内的位移不足以产生一个脉冲时，则在第二周期计算脉冲参数时使用所述第一周期脉冲发出时刻的位置来计算所述脉冲参数。 

进一步的，针对所述编码器信号模拟装置输出所述方波脉冲信号的方法，在接收位置信息步骤前还包括：接收预设的发生Z相脉冲的位置、运动最大限制位置和最大运动速度，根据所述最大运动速度计算最大脉冲数。 

进一步的，针对所述编码器信号模拟装置输出所述方波脉冲信号的方法，在计算所述A相和B相的脉冲参数步骤中，判断所述位置信息否超过所述运动最大限制位置，若超过则结束程序；对所述A相和B相的脉冲参数进行判断是否超过所述最大脉冲数，若超过则输出所述A相和B相的脉冲参数为所述最大脉冲数。 

综上所述，本发明中所述编码器信号硬件在环仿真系统中能够模拟编 码器输出方波脉冲信号，并解决小位移造成的误差累计问题。由于算法简单和采用了由DSP/DPRAM/FPGA构成的硬件架构，本装置可以模拟高速编码器信号(如激光干涉仪信号)，因此使用范围更加广泛。另外，由于算法考虑了限位和最大速度限制，模型更加准确，可以模拟超出限位、运动限速等实际运动状态。 

附图说明

图1为本发明一实施例编码器信号模拟装置的结构示意图。 

图2为本发明中所述编码器信号模拟装置输出方波脉冲信号的流程图。 

图3为本发明中所述编码器信号模拟装置的一个应用示意图。 

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的普通及为人所熟知的一般替换也涵盖在本发明的保护范围内。 

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。 

本发明的核心思想是：提供一种能够用于硬件在环仿真系统的编码器信号模拟装置，根据运动轴的位置等参数计算X相、Y相和Z相的三相脉冲参数，并通过硬件电路产生方波脉冲信号，输出编码器模拟信号，同时引入额外的动态特性，通过算法解决小位移时的误差累计，限位问题。 

图1为本发明一实施例编码器信号模拟装置的结构示意图，请参考图1，本发明提出一种编码器信号模拟装置31，用于硬件在环仿真系统中输出模拟编码器信号，包括：输入单元11，与所述输入单元11相连的编码器控制单元10，与所述编码器控制单元10相连的脉冲发生单元12、辅助单元14，以及与所述脉冲发生单元12相连的输出单元13；所述输入单元11接收所述硬件在环仿真系统发送的位置信号，并将所述位置信号发送给所述编码器控制单元10；所述编码器控制单元10周期性接收所述位置信息，并计算A相、B相、Z相的脉冲参数；所述脉冲发生单元12接收所述编码控制单元10的计算结果，并发生方 波脉冲信号；所述辅助单元14用于存储所述编码控制器单元10的程序以及存储配置文件和一些表格参数；所述输出单元13用于输出所述方波脉冲信号。 

其中，所述输入单元11包括DPRAM(双端口随机存储器)，所述DPRAM有双端口，所述DPRAM的一个端口连接到硬件在环仿真系统中接收输入位置信息，另一段可连接外部控制板或显示板，实现人机交互；所述编码器控制单元10包括DSP(digital signal processor，数字信号处理器)，在本实施例中，所述编码器控制单元10采用TSM320系列DSP，具有通用微处理器所具有的方便灵活的特点。其基本特点有：哈佛结构，流水线操作，专用的硬件乘法器，特殊的DSP指令，快速的指令周期。这些特点使得TSM320系列DSP可以实现快速的DSP运算，并使大部分运算能够在一个指令周期完成。所述脉冲发生单元12包括FPGA(Field-Programmable Gate Array，现场可编程门阵列)，所述闪存用于存储编码器控制单元10的配置文件和表格参数，所述ASRAM(Asynchronous Static Random Access Memory，异步静态随机存储器)用于存储编码器控制程序。所述辅助单元14包括闪存和ASRAM；所述输出单元13包括总线驱动器、差分驱动器和信号输出接口，所述总线驱动与所述脉冲发生单元相连，所述差分驱动器分别与所述总线驱动单元和所述信号输出接口相连。 

图2为本发明中所述编码器信号模拟装置输出方波脉冲信号的流程图，以下参考图2，进一步的，所述编码器信号模拟装置输出所述方波脉冲信号的方法为：接收位置信息；根据所述位置信息计算所述A相和B相的脉冲参数；根据所述位置信息计算所述A相和B相之间的相位关系；根据所述位置信息计算Z相的脉冲参数；设置编码寄存器，存储所述A相、B相和Z相的脉冲参数；根据A相、B相、Z相的脉冲输出方波脉冲。 

在本实施例中，所述编码器信号模拟装置31的输出所述方波脉冲信号的方法为： 

步骤一S100：所述编码器信号模拟装置31以周期T从所述硬件在环仿真系统中接收位置信息，得到的位置X_k(K＝0，1，2...，K表示第几个周期)。 

步骤二S101：根据所述位置信息计算所述A相和B相的脉冲参数，所述A相和B相脉冲参数的计算方法相同，设置一个编码器脉冲所需的位移量DPP，计算的伪代码如下： 

N₀＝(int)((X_k-X_k-1)/DPP) 

N₁＝(int)((X_k-X_ks)/DPP) 

IF N₀＞＝1 

THEN发出N₀个脉冲，ks＝k 

ELSE IF N₁＞＝1 

THEN发出N₁个脉冲，ks＝k 

ELSE不产生脉冲，k＝k+1 

END 

根据上述公式计算出每一周期A相和B相的脉冲参数。但在具体实施过程中，当X_k-X_k-1很小时，不足以产生一个脉冲，但经过多个计算周期的累积位移可能已经超出所述DPP，从而造成累积误差，使运动控制单元计算的位置和环仿真系统计算的位置产生偏差。 

为解决上述小位移误差解决的问题，本发明采用如下方法：在计算所述A相和B相脉冲参数时，当计算第一周期内的位移不足以产生一个脉冲时，则第二周期计算脉冲参数时使用所述第一周期A相和B相发出时刻脉冲的位置来计算脉冲参数。如上述公式所示，引入X_ks和N₁，N₀大于等于1时，表示本周期位移量足以产生N₀个脉冲，则ks保存本周期的时刻，N₀小于1时，表示不足以产生一个脉冲，ks不更新数值，即保存上一周期的发生脉冲的时刻直到某一周期内N₁大于等于1是，表示小位移积累产生了N₁个脉冲，则发出N₁个脉冲信号，这种方法由于没有引入人为的动态环节，使所述算法更加准确。 

进一步的，考虑到过零位记录、运动限位问题和运动限速问题，本发明在接收位置信息步骤前接收预设的发生Z相脉冲的位置信息、运动限位的位置信息和最大运动速度信息。 

为了真实模拟物理设备，必须考虑运动限位情况。则设置一个限位位置X_max传输给所述编码器信号模拟装置31，将接收到的X_k与X_max的大小关系进行比较，来判断是否到达限位位置，当X_k＝X_max则达限位则，此时不发出三相脉冲信号，程序直接结束。 

在实际物理设备的运动速度是有限制的，即存在最大速度V_max。为了考虑限速问题，同样设置一个最大运动速度V_max传输给所述编码器信号模拟装置31， 用V_max、运算周期T和DPP计算出最大脉冲数Pulses_Max，即： 

$\mathrm{Pulses}\_\mathrm{Max}=\frac{V_{\max }\×T}{\mathrm{DPP}}$

然后判断计算出的所述A相和B相的脉冲参数是否超过最大脉冲数Pulses_Max，当超过所述输出最大脉冲数，则直接输出最大脉冲数。 

步骤三S102：根据所述位置信息计算所述A相和B相的相位关系，在实际使用中，通常规定正向运动(即位移增加)时A相领先B相90度，反向运动(即位移减少)时A相落后B相90度，在本实施例中，(X_k-X_k-1)大于零时，A相领先，反之(X_k-X_k-1)大于零时，B相领先。 

步骤四S104：根据所述位置信息计算Z相脉冲，首先判断X_k和X_k-1中间是否有零位，即在第K周期时运动是否经过零位，若经过零位，则计算Z_CNT： 

其中，T_clk是系统时钟周期，T为运算周期，所述Z_CNT表示在所述FPGA中经过多少格时钟周期开始产生零位信号。 

步骤五S105：设置编码寄存器，存储所述A相、B相和Z相的脉冲参数，存储所述Z_CNT的数值，将计算好的编码器信号的全部信息保存在所述编码寄存器中，保存后通知所述FPGA读取所述编码器寄存器内的相位信息。 

步骤六S106～S108：根据A相、B相的脉冲参数输出方波脉冲，首先读取所述编码寄存器中A相和B相脉冲参数，将输出方波脉冲数置零；第一步判断所述A相和B相的脉冲参数是否为零，当所述A相和B相的脉冲参数为零时直接结束不产生方波脉冲，若所述A相和B相的脉冲参数不等于零，则判断所述输出方波脉冲数是否等于所述A相和B相的脉冲参数，若所述输出方波脉冲数不等于所述A相和B相的脉冲参数则直接结束不产生方波脉冲，反之不等于则进行第二步；第二步分别输出所述A相和B相的一个方波脉冲；第三部所述输出方波脉冲数加1，返回第一步。 

步骤七S109～S111：根据Z相的脉冲参数输出方波脉冲，首先读取所述编码寄存器中Z相脉冲参数和所述Z_CNT，首先判断所述Z_CNT是否等于零，如果等于零就结束不产生方波脉冲，如果所述Z_CNT不等于零就在每个计算周期T内对系统时钟进行计数，当计数值等于Z_CNT时输出Z相脉冲。 

进一步的，步骤六S106～S108和步骤七S109～S111中，FPGA处理Z相脉冲与A相、B相脉冲是采用并行处理的。 

图3为本发明中所述编码器信号模拟装置的一个应用示意图，请参考图3，本发明的一个应用场景是光刻机硬件在环仿真系统，这里的硬件是指光刻机软件系统，包括全部光刻机软件及其运行依赖的硬件板卡，也是我们的待测设备。光刻机软件系统所控制物理对象如传感器、执行器等由模型实现。光刻机软件系统与光刻机模型通过外部接口连接形成完整的硬件在环仿真系统。 

一个典型的光刻机系统由物镜子系统、照明子系统、硅片和掩模定位子系统组成，包含大量以编码器为检测元件的运动控制单元。附图一中32是运动控制单元，其中R是位置设定值，编码器信号处理电路35接收所述编码器信号模拟装置31发出的三相(A相、B相、Z相)编码器模拟信号，经过处理得到实际位置，位置设定值和实际位置的差值送到控制器34进行运算得到控制指令。33是仿真模型，所述仿真模型33包括接口电路37和控制对象单元36。所述接口电路37把控制指令转换为数字量，控制对象单元36是指功放、执行器和机械负载的数学模型处理单元，控制对象单元36周期性的输出运动轴的位置。在本实施例中，本发明的所述编码器信号模拟装置31能够在环仿真系统中根据运动轴位置等参数计算三相脉冲参数，并通过硬件电路模拟编码器模拟信号，产生方波脉冲信号。 

综上所述，本发明通过对算法和硬件架构的改进实现了高速编码器信号模拟，特别适用于硬件在环仿真。由于算法简单和采用了由DSP/DPRAM/FPGA构成的硬件架构，因此使用范围更加广泛，本装置可以模拟高速编码器信号(如激光干涉仪信号等)。本发明通过算法改进避免了小位移时的误差累计，且算法简单不需要引入额外的动态特性。此外，本发明考虑了限位和运动限速等实际因素，对编码器信号的模拟更加真实。 

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。 

Claims (11)

1.一种编码器信号模拟装置，用于硬件在环仿真系统中模拟、输出编码器信号，其特征在于，包括：输入单元，与所述输入单元相连的编码器控制单元，与所述编码器控制单元相连的脉冲发生单元、辅助单元，以及与所述脉冲发生单元相连的输出单元；其中，

所述输入单元接收所述硬件在环仿真系统发送的位置信号，并将所述位置信号发送给所述编码器控制单元；所述编码器控制单元周期性接收所述位置信息，并计算A相、B相、Z相的脉冲参数；所述脉冲发生单元接收所述编码控制单元的计算结果，并发生方波脉冲信号；所述辅助单元用于存储所述编码控制器单元的程序以及存储配置文件和一些表格参数；所述输出单元用于输出所述方波脉冲信号。

2.如权利要求1所述的编码器信号模拟装置，其特征在于，所述输入单元包括DPRAM，所述编码器控制单元包括DSP，所述脉冲发生单元包括FPGA。

3.如权利要求1所述的编码器信号模拟装置，其特征在于，所述辅助单元包括闪存和ASRAM，所述闪存用于存储所述编码器控制单元的配置文件和表格参数，所述ASRAM用于存储编码器控制程序。

4.如权利要求1所述的编码器信号模拟装置，其特征在于，所述输出单元包括总线驱动器、差分驱动器和信号输出接口，所述总线驱动与所述脉冲发生单元相连，所述差分驱动器分别与所述总线驱动单元和所述信号输出接口相连。

5.如权利要求1所述的编码器信号模拟装置输出所述方波脉冲信号的方法，其特征在于，包括：

接收位置信息；

根据所述位置信息计算所述A相和B相的脉冲参数；

根据所述位置信息计算所述A相和B相之间的相位关系；

根据所述位置信息计算Z相的脉冲参数；

设置编码寄存器，存储所述A相、B相和Z相的脉冲参数；

根据A相、B相和Z相的脉冲输出方波脉冲。

6.如权利要求5所述的编码器信号模拟装置的输出所述方波脉冲信号的方法，其特征在于，所述计算所述A相和B相的脉冲参数的方法是：根据周期内位置的变化量和产生编码器脉冲所需的位移量计算所述A相和B相的脉冲参数。

7.如权利要求5所述的编码器信号模拟装置的输出所述方波脉冲信号的方法，其特征在于，所述计算所述A相和B相之间的相位关系的方法是：根据周期内位置的变化方向判断所述A相和B相之间的相位关系。

8.如权利要求5所述的编码器信号模拟装置的输出所述方波脉冲信号的方法，其特征在于，所述计算Z相脉冲的方法为：首先判断周期内位置的移动是否经过零点，若没有经过零点，则不输出所述Z相脉冲参数，若经过零点，则根据周期内位置移动和脉冲频率计算Z相脉冲参数。

9.如权利要求5所述的编码器信号模拟装置的输出所述方波脉冲信号的方法，其特征在于，在计算所述A相和B相脉冲参数时，当第一周期内的位移不足以产生一个脉冲时，则在第二周期计算脉冲参数时使用所述第一周期脉冲发出时刻的位置来计算所述脉冲参数。

10.如权利要求5～9中任意一项所述的编码器信号模拟装置输出所述方波脉冲信号的方法，其特征在于，在接收位置信息步骤前还包括：接收预设的发生Z相脉冲的位置、运动最大限制位置和最大运动速度，根据所述最大运动速度计算最大脉冲数。

11.如权利要求10所述的编码器信号模拟装置的输出所述方波脉冲信号的方法，其特征在于，在计算所述A相和B相的脉冲参数步骤中，判断所述位置信息否超过所述运动最大限制位置，若超过则结束程序；对所述A相和B相的脉冲参数进行判断是否超过所述最大脉冲数，若超过则输出所述A相和B相的脉冲参数为所述最大脉冲数。

Images