具体实施方式
下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
实施例
图1是基于远场涡流的管道内外壁缺陷检测装置中传感器骨架一种具体实施方式的结构图。
在本实施例中,如图1所示,基于远场涡流的管道内外壁缺陷检测装置中传感器骨架由主轴101、套在主轴101上滑动块102和多个弓形弹簧片103组成。在本实施中,弓形弹簧片103有12个,每个弓形弹簧片103的一端固定于主轴101的一端,另一端固定于滑动块102上,弓形弹簧片103沿主轴101周向均匀分布。在本实施例中,滑动块102上有微型电机,使滑动块102在主轴101上滑动,带动弓形弹簧片103张合,使弓形弹簧片103顶端的水平部分紧贴管道内壁。在本实施例中,滑动块102通过主轴101上的轴线凹槽1011定位,使其在轴向滑动,而不发生周向的转动,并限定其滑动的范围。
图2是基于远场涡流的管道内外壁缺陷检测装置一种具体实施方式结构图。
在本实施例中,如图2所示,基于远场涡流的管道内外壁缺陷检测装置还包括:
一激励模块保护骨架2,用于密封激励模块和激励线圈,减少检测装置在管道内滑动时,内壁掉落物对激励造成的影响;
一数据处理模块保护骨架3,用于密封数据处理模块,减少装置在管道内滑动时,内壁掉落物对数据处理造成的影响;
两个扶正器401、402,用于将检测装置定位于水平及垂直管道的中心轴上;
激励模块保护骨架2一端安装一扶正器401,另一端通过机械连接固定到传感器骨架主轴101的一端;
数据处理模块保护骨架3一端安装另一扶正器402;另一端通过机械连接固定到传感器骨架主轴101的另一端。
传感器骨架的主轴101、套在主轴101上滑动块102和多个弓形弹簧片103,激励模块保护骨架2,数据处理模块保护骨架3,两个扶正器401、402均可拆卸,从而使检测装置的灵活性更好,同时也能更好地维护检测装置,而每个弓形弹簧片103的顶端水平部分也做了加厚处理,能够有效减少检测装置在管道内移动时与管内壁摩擦带来的损伤。
图3是图2所示的基于远场涡流的管道内外壁缺陷检测装置进行缺陷检测时的示意图。
在本实施例中,如图3所示,激励线圈5位于激励模块保护骨架2内,多个磁阻器件6,作为传感器安装在每个弓形弹簧片103顶端的水平部分,用于在远场区接收反映所处管道内外壁缺陷的远场涡流信号,并将其转换为电信号。如图3所示,弓形弹簧片103顶端的水平部分能够贴紧管道的内壁,因此,接收到的远场涡流信号反映了所处位置管道内外壁缺陷,同时,由于弓形弹簧片103沿主轴101周向均匀分布,可得到反映管道周向内外壁缺陷的多组数据,实现对管道内外壁全周覆盖的缺陷检测,获得缺陷形状尺寸参数。
图4是本发明基于远场涡流的管道内外壁缺陷检测装置中激励模块的一种具体实施方式原理框图。
在本实施例中,如图4所示,基于远场涡流缺陷检测装置的激励模块7包括主控电路701、PIC单片机702、全桥驱动功率放大电路703、DC-DC变换器电 路704、低通滤波器705、电压检测电路706、电压均值检波电路707、电流检测电路708、电流均值检波电路709。主控电路701通过通用串行异步接口UART控制PIC单片机702产生PWM(脉宽调制)信号,PWM信号通过全桥功率放大电路703进行功率放大、低通滤波器705低通滤波后产生为正弦波的激励信号,并将其加到激励线圈5上。为了验证产生的正弦波的激励信号的峰值,将产生的正弦波的激励信号通过电压检测电路706、电压均值检波电路707以及电流检测电路708、电路均值检波电路709进行电压、电流检测检波后反馈回PIC单片机702,并且将该产生的正弦波的激励信号输出给数据处理电路8作为参考信号,而DC-DC变换器电路704则为全桥驱动功率放大电路703供电。
图5是图4所示激励模块中PIC单片机一种具体实施方式原理框图。
在本实施例中,如图6所示,选择Microchip公司PIC16F876单片机作为主控芯片,通过其中的CCP(Capture Compare PWM)模块与定时器TMR2模块配合实现PWM信号输出,通过内部寄存器的设置,控制PWM信号的频率。PIC16F876的2、3脚被配置成AD转换信号输入通道,分别采集激励模块的输出电压及输出电流,实现对输出信号的检测。同时通过PIC单片机702的通用串行异步通信模块与主控电路701,即上位机建立通信,接收主控电路命701令和对其发送数据。
图6是图4所示激励模块中全桥驱动功率放大电路一种具体实施方式原理框图。
在本实施例中,如图6所示,由于PIC单片机702输出的PWM信号驱动能力小,无法直接驱动全桥驱动功率放大电路中后级全桥逆变电路的功率MOS管,因此采用IR公司生产的高压高边功率MOSFET驱动芯片IR2233增强PWM信号的驱动能力。
在本实施例中,如图6所示,PIC单片机702输出的PWM信号一方面直接输入到驱动芯片IR2233的
另一方面,经过电阻R6输入到三级管Q7的基极,三级管Q7的发射极接地,发射极和基极之间接偏置电阻R7,三级管Q7集电极通过电阻R5接到电源V+,三级管Q7集电极接到驱动芯片IR2233的
这样转换为两路信号送到驱动芯片IR2233进行放大。
电源V+分别经过正向的自举二极管D3、D4接到驱动芯片IR2233的VB1、VB2 端、自举电容C3、C4正负端分别接到驱动芯片IR2233的VB1、VS1和VB2、VS2端,这样构成自举电路对全桥驱动功率放大电路高压侧的MOSFET栅极供电,整个全桥电路的MOSFET驱动芯片只用一个电源就可以了,并且这种方法大大减少了整个电路的元器件,降低成本的同时,缩小了电路面积,满足井下仪器的要求。驱动芯片IR2233的输出端HO1、LO1通过电阻R8、R10接到MOSFET Q3、Q4的栅极,而MOSFET Q3、的漏极D接到高压驱动电源V+F,源极S接到MOSFET Q4的漏极D和驱动芯片IR2233的VS1端,MOSFET Q4的源极S接地,电阻R8、R10是限流电阻,MOSFET Q3源极S、MOSFET Q4漏极D的连接点作为PWM信号的一端输出PWM_OUT1。同时,驱动芯片IR2233的输出端HO2、LO2通过电阻R9、R11接到MOSFET Q5、Q6的栅极,而MOSFET Q5的漏极D接到高压驱动电源V+F,源极S接到MOSFET Q的漏极D和驱动芯片IR2233的VS2端,MOSFETQ6的源极S接地,电阻R9、R11是限流电阻,MOSFET Q5源极S、MOSFET Q6漏极D的连接点作为PWM信号的一端输出PWM_OUT2。
驱动芯片IR2233内高压部分的供电都来自自举电容C3、C4,为保证高压部分电路有足够的能量供给,其中自举电容C3、C4在本实施例中取值为10uF,从而可以有效地避免高端无输出并停止工作的情况出现。
经功率放大后两个PWM信号输出PWM_OUT1、PWM_OUT2分别通过一个低通滤波器后转化为正弦波并加到激励线圈5的两端上产生测试用的低频电磁场。
图7是图4所示的激励模块DC-DC变换电路电原理图。
由于基于远场涡流的管道内外壁缺陷检测装置需要长期工作在井下,因此供电电源需要具有:输出电压调节范围宽,效率高,体积小等特点。传统线性电源体积较大,效率偏低,无法满足井下仪器的需求,因此针对基于远场涡流的管道内外壁缺陷检测装置的需求。
本实施例中,如图7所示设计了输入为18V,输出为0-120V连续可调的DC-DC变换电路,最大输出功率为20W。
在本实施例中,DC-DC变换电路包括两组变压器T1、T2、开关管Q1和Q2、电流型PWM控制器UCC3806、快速恢复二极管D1和D2、电阻R1~R4;变压器T1、T2的初级一端分别接18V电源,另一端分别开关管Q1和Q2的漏 极,开关管Q1和Q2的源极都接到电阻R3然后到地GND;
两组变压器T1、T2的次级分别通过快速恢复二极管D1和D2进行整流,整流后的电压叠加在一起,然后经过电容进行滤波,然后输出;电阻R1、R2对输出电压进行分压,分压输出作为反馈电压输出给电流型PWM控制器UCC3806,同时,电阻R3对流过开关管Q1和Q2的电流进行采样,并输出电流型PWM控制器UCC3806;
电流型PWM控制器UCC3806采用交错反激拓扑结构,根据反馈电压和电流输出控制信号OUT1、OUT2控制开关管Q1和Q2的交替导通与关断,开关管Q1和Q2在UCC3806地控制下交替导通控制变压器T1、T2的充放电,它们的次级电流通过其整流管,即恢复二极管D1和D2进行整流和互相叠加。
在本实施例中,采用两个变压器交替导通的方法有效降低了对控制开关管的PWM信号的占空比要求,同时也降低了对滤波网络的要求,使得滤波网络的尺寸更小。变压器T1、T2采用夹绕法绕制,以减小漏感,进而提高DC-DC变换器的效率。反馈系统采用电压和电流双反馈环路,提高了系统的稳定性。同时,通过调节反馈电阻R2的阻值大小,可以有效的调节输出电压V+F,进而控制激励信号的输出功率。
图8是本发明本发明基于远场涡流的管道内外壁缺陷检测装置中数据处理模块的一种具体实施方式原理框图。
在本实施例中,如图8所示,数据处理模块包括放大滤波器801;通道选择器802;程控放大器803;模数转换器804;逻辑控制器805;DPS数据处理器806。
1、差分放大及低通滤波
在本实施例中,磁阻器件6在远场区接收远场涡流信号,并将其转换为12路电信号输出给数据处理模块,12路放大滤波器801对其进行放大滤波。
在本实施例中,由于待测信号,即磁阻器件6输出的电信号为30Hz以内,需同时检测信号的幅度及相位,所以放大滤波器801中设计一低通滤波器以滤除高频干扰和谐波。低通滤波器的设计综合考虑通频带的幅度及相位响应。采用运放搭建成三阶低通有源滤波器。为了在通频带内有平坦的幅度响应和近似线性相位,将三阶低通有源滤波器的-3dB频点大致在150Hz左右。显然150Hz 的截止频率对磁阻器件6输出的电信号在30Hz内的信号来说不够理想,所以后面在DPS数据处理器806中对磁阻器件6输出的电信号进行数字低通滤波处理。
由于通道选择器802的导通电阻较大,为避免磁阻器件6输出的电信号的损失,在进入通道选择器802之前由大电阻对磁阻器件输出的电信号进行提取,并通过一阶高通RC网络,以滤除磁阻器件6输出的电信号含有系统不确定的极低频噪声和直流噪声。
2、通道选择
在逻辑控制器805的控制信号控制下,通道选择器802选出1路信号进入程控放大模块进行放大。
3、数控放大
经通道选择器802选出的信号幅度范围较大需经过程控放大器803放大,以适应后级信号处理。
4、模数转换器
经程控放大后的模拟信号经模数转换器804,即ADC进行模数转换后通过串行方式传送到逻辑控制器805,即FPGA中暂存。
5、逻辑控制
通道选择器802的选通信号以及数模转换模块数据的读取都由逻辑控制器805完成。
在本实施例中,逻辑控制器805为可编程逻辑器件构成,作用主要是控制ADC采样逻辑和前置开关的选通、串行接受ADC传回的数字量,并将其转换为并行数据传到DSP数据处理器806,并接受来自DSP数据处理器806的相关控制采集信号。逻辑控制器805与DPS数据处理器806并行传输数据的方式是通过DSP外部中断INT1而实现的,当FPGA中的数据缓冲到一定量时,FPGA通过中断通知DPS数据处理器806读取数据,DSP数据处理器806响应中断,读取数据。
为了给DSP数据处理器806(以下简称DSP)留有充足的数据处理时间,在本实施例中,采用FPGA先对上传的数据进行缓存,当缓存到一定的数量时,通过中断方式通知DSP,DSP通过并行模式在很快的时间内将所有的数据读回。因此采集模块上传的数据先FPGA内预存,因此需要在FPGA内设计1个FIFO, 当存至一定数量时,FPGA通过外部中断方式通知DSP,可以读数。DSP与FPGA之间采用总线方式相连。DSP的低16位地址线和16根数据线和FPGA的IO相连。当DSP中断被触发时,便启动读FPGA程序,将FPGA内的数据全部读回。
5、数字滤波和DPSD数据处理
数据处理模块需要完成五个主要功能:采集模块上传数据的读取,增益的自动选择,信号的幅度计算以及计算结果和状态信息的上传。
DSP通过访问外部存储器的方式,将FPGA内的数据读入内部RAM中。首先DSP对磁阻器件6输出信号处理后的采样值采用数字低通滤波进一步滤除噪声,然后DSP将会把采样值进行算法处理,算出正弦波的幅度来控制程控增益模块调整输入的正弦信号使其满足模数转换器804(ADC)对信号输入范围的要求。DSP接着调用DPSD算法,以激励模块提供激励信号作为参考信号,磁阻器件输出电信号相位差,得到反映管道周向内外壁缺陷的多组数据,并将这些数据放到指定区域,等待上位机9读取,完成管道内外壁缺陷检测。
尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。