CN102308326B - 配对运算装置、配对运算方法 - Google Patents
配对运算装置、配对运算方法 Download PDFInfo
- Publication number
- CN102308326B CN102308326B CN200980142428.7A CN200980142428A CN102308326B CN 102308326 B CN102308326 B CN 102308326B CN 200980142428 A CN200980142428 A CN 200980142428A CN 102308326 B CN102308326 B CN 102308326B
- Authority
- CN
- China
- Prior art keywords
- rational
- computing
- pairing
- formula
- arithmetic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
- H04L9/3066—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves
- H04L9/3073—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves involving pairings, e.g. identity based encryption [IBE], bilinear mappings or bilinear pairings, e.g. Weil or Tate pairing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Complex Calculations (AREA)
- Mobile Radio Communication Systems (AREA)
- Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Navigation (AREA)
Abstract
本发明提供能够进行高速配对运算的配对运算装置、配对运算方法、以及配对运算程序。具有以下部件:曲线方程式由y2=x3+ax+b,a∈Fp,b∈Fp给出,嵌入次数为k,以Fp k为定义域的能够配对的椭圆曲线上的有理点构成的加法群记为E,素数位数r的有理点的集合记为E[r],以φp为Frobenius自同态,将位数r和Frobenius自同态φp的踪迹t作为整数变量x的函数,计算有理函数fx,Q(S)的运算部件;计算通过规定的有理点的直线的有理点S(xs,ys)上的值的运算部件;利用这些运算部件的运算结果对有理函数f′x,Q(S)进行计算的运算部件;以及利用所述有理函数f′x,Q(S)作为式(1)进行配对运算的运算部件。
Description
技术领域
本发明涉及能够高速度进行配对运算的配对运算装置、配对运算方法、以及配对运算程序。
背景技术
以往,个人用户利用互联网等的网络上提供的各种服务的情况下,有时候要进行确认个人用户是否为正规用户的认证处理。进行这样的认证处理时,通常用对每一个人用户预先设定的ID以及密码等进行确认。为此,在网络上设置进行认证处理用的认证服务器。
最近,通过使用数字签名技术,在各个数据本身附加个人用户固有的数字签名数据。借助于这种数字签名数据,能够保证个人用户使用的数据不被第三者篡改、不被泄漏给第三者,保密程度高的信息也能够在网络上安全地进行处理。
另一方面,在数字签名的情况下,利用认证服务器进行认证处理确定个人用户,因此每一次进行认证处理,各个人用户的履历作为信息逐次存储积累在认证服务器中。从而,在认证服务器中,累积了个人用户访问什么样的地方,利用什么样的服务等的个人信息,因此,从保护个人信息这一点出发,必须充分注意避免泄漏这些信息。
为了清除由于使用这样的数字签名而产生的个人用户的履历信息的积累,有人提出了将数字签名扩展的数字群签名(digital group signature)。
在使用数字群签名的情况下,个人用户对认证服务器匿名,只发送证明其属于规定的群的签名数据,认证服务器根据接收到的签名数据,不确认个人用户,而对个人用户属于规定的群的情况进行认证。从而,认证服务器一方面能够阻止不属于群的个人用户的不正当使用,另一方面在不积累各个人用户的履历信息的情况下对个人用户进行认证时。
在这样的数字群签名的匿名认证中使用配对运算。
配对运算是用2输入1输出的函数进行的运算,例如以S为本源体Fp上的有理点,以Q为k次扩展体Fp k上的有理点,通过输入2个有理点S和Q,以输出扩展体F* p k的元z。而且,配对运算在输入有理点S的a倍及有理点Q的b倍的情况下,具有计算出z的ab次方这样的双线性。利用该双线性进行认证。在这里,「k」是嵌入次数,「F* p k」是数学上的表记,准确地说,是
[公式1]
,但是由于表示受到限制,表示为「F* p k」。
通常,有理点S,Q分别使用椭圆曲线上的点。这样的椭圆曲线上的有理点的配对运算由用Miller算法运算的步骤和对其运算结果进行求幂运算的步骤构成。
在数字群签名的情况下,对属于群的个人用户的访问权进行认证处理时,首先进行将访问权失效的个人用户排除在外用的配对运算。接着,在数字群签名的情况下,进行规定的个人用户的配对运算,进行认证处理,借助于此,能够灵活应对每一个人用户的访问权的授予或失效的属性变更。
从而,在例如由10,000人的个人用户构成的群的数字群签名的情况下,如果访问权失效的个人用户有100人,就必须进行100次配对运算。当前一般的电子计算机进行1次配对运算需要的时间约0.1秒,因此100次配对运算需要约10秒钟。因此,在当前情况下,数字群签名还不能够被认为是实用的技术,还没有成为广泛使用的技术。
当前,为了使数字群签名能够实用化,正在进行提高配对运算的运算速度的研究。例如,作为配对运算的高速化技术,有人提出了用在椭圆曲线上定义的Tate配对运算,使运算负荷减小,谋求高速化的技术(参照例如专利文献1)。
特許文献1:日本特開2005-316267号公報
但是,当前提出的配对运算高速化的技术还不成熟,还有需要进一步高速化。
发明内容
本发明的发明人鉴于这样的现状,为了实现配对运算的高速化而进行开发研究,得到了本发明。
本发明的配对运算装置,是曲线方程式为y2=x3+ax+b,其中a∈Fp,b∈Fp,嵌入次数为k,以Fp k为定义域的能够配对的椭圆曲线上的有理点形成的加法群记为E;素数位数r的有理点的集合记为E[r];将φp作为Frobenius自同态(endomorphism),利用
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p])
将配对e定义为
e:G2×G1→F* p k/(F* p k)r
即非简并双线性映射(nondegenerate bilinear map),以S∈G1、Q∈G2,计算配对e(Q,S),输出运算结果的配对运算装置,其特征在于,
取代将Frobenius自同态φp的踪迹(trace)记为t,采用利用Miller算法计算的有理函数ft-1,Q(S)将配对e(Q,S)作为
[公式2]
计算,而代之以将位数r和Frobenius自同态φp的踪迹t作为整数变量χ的函数,借助于对有理函数fχ,Q(S)进行计算的运算部件、计算通过规定的有理点的直线的有理点S(xs,ys)上的值的运算部件、利用这些运算部件的运算结果计算有理函数的f′χ,Q(S)的运算部件、以及利用有理函数f′χ,Q(S),作为
[公式3]
进行配对运算的运算部件,进行配对运算。
而且,本发明的配对运算装置,其特征在于,计算有理函数fχ,Q(S)的运算部件,具有对χQ进行计算,将运算结果存储于规定的寄存器,用所述χQ的运算结果,对规定的有理点进行计算的运算部件。
而且,本发明的配对运算装置,其特征也在于,嵌入次数k=12的情况下,将位数r及Frobenius自同态φp的踪迹t,用整数变量χ表示为
r(χ)=36χ4-36χ3+18χ2-6χ+1,
t(χ)=6χ2+1
,设χQ-R,用该R的Frobenius自同态φp为φp(R)=pR的关系,分别计算有理点p10χQ、χQ+p10χQ、pχQ+p3χQ;分别计算通过有理点的(χQ,p10χQ)的直线上的有理点S(xs,ys)的值l1和通过有理点(χQ+p10χQ,pχQ+p3χQ)的直线上的有理点S(xs,ys)的值l2;用通过有理点(pχQ,p3χQ)的直线上的有理点S(xs,ys)的值l3,作为
[公式4]
,计算有理函数f′χ,Q(S)。
而且,本发明的配对运算装置,其特征在于,利用有理函数fχ,Q(S)的Frobenius自同态φp为φp(fχ,Q(S))=fχ,Q(S)p的情况,计算
[公式5]
,同时,利用通过Q1,Q2∈G2的有理点(Q1,Q2)的直线上的有理点S(xs,ys)的值l的Frobenius自同态φp就是通过有理点(pQ1,pQ2)的直线上的有理点S(xs,ys)的值这种情况,计算成为
[公式6]
的
[公式7]
后,计算有理函数f′χ,Q(S)。
又,本发明的配对运算方法,是曲线方程式为y2=x3+ax+b,其中a∈Fp,b∈Fp,嵌入次数为k,以Fp k为定义域的能够配对的椭圆曲线上的有理点形成的加法群记为E;素数位数r的有理点的集合记为E[r];以φp为Frobenius自同态,利用
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p])
将配对e定义为
e:G2×G1→F* p k/(F* p k)r
即非简并双线性映射(nondegenerate bilinear map);作为S∈G1、Q∈G2,用具备CPU的电子计算机,运算配对e(Q,S)的配对运算方法,其特征在于,
取代将Frobenius自同态φp的踪迹(trace)记为t,采用利用Miller算法计算的有理函数ft-1,Q(S)将配对e(Q,S)作为
[公式2]
计算,而代之以将位数r及Frobenius自同态φp的踪迹t作为整数变量χ的函数,具有使电子计算机的CPU作为运算部件起作用,计算有 理函数fχ,Q(S)的步骤、使电子计算机的CPU作为运算部件起作用,计算通过规定的有理点的直线的有理点S(xs,ys)上的值的运算步骤、使电子计算机的CPU作为运算部件起作用,利用上述运算结果计算有理函数f′χ,Q(S)的运算步骤、以及使电子计算机的CPU作为运算部件起作用,利用有理函数f′χ,Q(S),作为
[公式3]
进行运算的运算步骤。
而且,本发明的配对运算方法,其特征也在于,在对有理函数fχ,Q(S)进行计算的步骤之后,具有使电子计算机的CPU作为运算部件起作用,计算χQ,利用该χQ的计算结果对规定的有理点进行计算的步骤。
又,本发明的配对运算程序,是曲线方程式为y2=x3+ax+b,其中a∈Fp,b∈Fp,嵌入次数为k,以Fp k为定义域的能够配对的椭圆曲线上的有理点形成的加法群记为E;素数位数r的有理点的集合记为E[r];以φp为Frobenius自同态,利用
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p])
将配对e定义为
e:G2×G1→F* p k/(F* p k)r
即非简并双线性映射;作为S∈G1、Q∈G2,使具备CPU的电子计算机,计算配对e(Q,S)的配对运算程序,其特征在于,
取代将Frobenius自同态φp的踪迹(trace)记为t,采用利用Miller算法计算的有理函数ft-1,Q(S),将配对e(Q,S)作为
[公式2]
计算,代之以将位数r及Frobenius自同态φp的踪迹t作为整数变量χ的函数,使电子计算机作为计算有理函数fχ,Q(S)的运算部件、计算通过规定的有理点的直线的有理点S(xs,ys)上的值的运算部件、利用这些运算部件的运算结果计算有理函数f′χ,Q(S)的运算部件、以及利用该有理函数f′χ,Q(S),作为
[公式3]
进行运算的运算部件起作用。
而且,本发明的配对运算程序,其特征也在于,使电子计算机作为计算χQ的运算部件和利用该χQ的计算结果对规定的有理点进行计算的运算部件起作用。
如果采用本发明,则将在配对运算时采用Miller算法计算出的有理函数作为整数变量χ的函数,这样可以高速进行有理函数的计算,能够实现配对运算的高速化。从而,能够提供具有实用性的数字群签名服务。
附图说明
图1是本发明的实施形态的配对运算装置的概要示意图。
图2是本发明的实施形态的配对运算程序的流程图。
图3是计算有理函数fχ,Q(S)用的流程图。
图4是本发明另一实施形态的配对运算程序的流程图。
符号说明
10 电子计算机
11 CPU
12 存储装置
13 存储器装置
14 总线
15 输入输出控制部
20 电气通信线路
30 客户装置
具体实施方式
本发明的配对运算装置、配对运算方法、以及配对运算程序,在利用配对运算的Miller算法运算有理函数的第1步骤和对该运算结果进行幂运算(exponentiation)的第2步骤中,通过在第1步骤用整数变量χ计算有理函数,以此实现运算高速化。
也就是说,在已有的配对运算中,曲线方程式用y2=x3+ax+b,a∈Fp,b∈Fp给出,嵌入次数为k,将Fp k作为定义域的能够配对的椭圆曲线上的有理点构成的加法群记为E,素数位数r的有理点的集合记为E[r],以φp作为Frobenius自同态,利用
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p])
定义配对e为
e:G2×G1→F* p k/(F* p k)r
即非简并双线性映射(map),其中S∈G1、Q∈G2,将Frobenius自同态φp的踪迹记为t,利用由Miller算法计算的有理函数ft-1,Q(S),利用作为Ate配对已知的下式对配对e(Q,S)进行计算。
[公式2]
与此相对,本发明的发明人通过使用椭圆曲线的整数变量χ,找出能够实现更高速度运算的配对。将该配对称为「Xate配对」。
也就是说,本发明的配对运算装置、配对运算方法、以及配对运算程序,不采用Ate配对,而采用Xate配对,以此使高速运算成为可能。
特别是使用于配对运算的椭圆曲线,作为相应于嵌入次数分别配对合适的(pairing-friendly)曲线是已知的,例如在嵌入次数k=12的情况下,已知位数r与Frobenius自同态φp的踪迹t用整数变量χ如下所 述表示。
r(χ)=36χ4-36χ3+18χ2-6χ+1,
t(χ)=6χ2+1.
又,已知在嵌入次数k=10的情况下,如下所述表示。
r(χ)=25χ4+25χ3+15χ2+5χ+1,
t(χ)=10χ2+5χ+3.
或已知如下所述表示。
r(χ)=χ8-1,
t(χ)=-χ6+χ4-χ2+2.
又已知在嵌入次数k=8的情况下,如下所述表示。
r(χ)=9χ4+12χ3+8χ2+4χ+1,
t(χ)=-9χ3-3χ2-2χ.
或已知也可以如下所述表示。
r(χ)=χ4-8χ2+25,
t(χ)=(2χ3-11χ+15)/15.
或已知也可以如下所述表示。
r(χ)=χ8-χ4+1,
t(χ)=χ5-χ+1.
又已知在嵌入次数k=18的情况下,如下所述表示。
r(χ)=(χ6+37χ3+343)/343,
t(χ)=(χ4+16χ+7)/7.
下面以嵌入次数k=12的情况为一个例子对Xate配对进行说明。
还有,在嵌入次数k=12的情况下,曲线方程式由y2=x3+b,b∈Fp给出,以Fp 12为定义域的能够配对的椭圆曲线上的有理点构成的加法群记为E,素数位数r的有理点的集合记为E[r],以φp为Frobenius自同态,利用
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p])
将配对e定义为
e:G2×G1→F* p 12/(F* p 12)r
即非简并双线性映射。
在这种情况下,位数r和Frobenius自同态φp的踪迹t,如上所述用整数变量χ如下所示表示。
r(χ)=36χ4-36χ3+18χ2-6χ+1…(式1)
t(χ)=6χ2+1…(式2)
(式2)可以如下所示变形。还有,在并非特别需要的情况下,为了方便起见,省略(χ)的记号。
6χ2≡t-1≡p(mod r)…(式3)
在这里,对标识数p,利用存在下述关系式的情况。
p=r+t-1…(式4)
从而,标识数p用整数变量χ如下所述表示。
p(χ)=36χ4-36χ3+24χ2-6χ+1…(式5)
利用(式3),(式5)可以如下所述变形。
p≡p2-6χ(p+1)+4p+1(mod r)…(式6)
该(式6)可如下所述变形。
6χ(1+p)≡p2+3p+1(mod r)…(式7)
在这里,从已知的p4-p2+1≡0(mod r)这样的关系式得到下式。
p2(1-p)(1+p)≡1(mod r)…(式8)
该(式8)可以如下所述变形。
(1+p)-1≡p2(1-p)(mod r)…(式9)
利用(式9),同时根据p6≡-1(mod r)这一关系式,(式7)可以如下所述变形。
6χ≡(1+p)-1{(1+p)2+p}
≡1+p+p3+p10(mod r)…(式10)
下面考虑Ate配对的有理函数ft-1,Q(·)。特别是,根据(式3),有理函数ft-1,Q(·)可以如下所示表示。在这里,假定t-1=T。
[公式8]
在这里,Q∈G2,对于 下式成立。
[公式9]
利用(式10),可得到下式。
[公式10]
在这里,有理函数满足下述关系式。
[公式11]
fa+b,Q=fa,Q·fb,Q·gaQ,bQ...(式14)
[公式12]
[公式13]
20
从而,(式13)可以如下所示变形。
[公式14]
还有,gaQ,bQ=laQ,bQ/vaQ+bQ,laQ,bQ是通过2个有理点aQ和bQ的直线的值,vaQ+bQ是有理点aQ+bQ的铅直线的值。嵌入次数为偶数的情况下,vaQ+bQ的计算可以省略。
又,(式17)中的
[公式15]
由于具有双线性,可以如下所示变形。
[公式16]
从而,利用(式3)、(式13)、(式19)使(式17)变形,可以得到下式。
[公式17]
...(式20)
在这里,本发明的发明人从(式20)的左边具有双线性,想到(式20)的右边也具有双线性,该(式20)的右边新的有理函数采用f′χ,Q(·)。
也就是说,利用下式进行配对e(Q,S)的运算。
[公式18]
本发明的发明人将该配对e(Q,S)称为Xate配对。
而且,(式20)的右边可以如下所示变形。
[公式19]
也就是说,嵌入次数k=12的情况下,分别计算并确定通过有理点(χQ,p10χQ)的直线上的有理点S(xs,ys)的值l1、通过有理点(χQ+p10χQ,pχQ+p3χQ)的直线上的有理点S(xs,ys)的值l2、通过有理点(pχQ,p3χQ)的直线上的有理点S(xs,ys)的值l3,能够根据下式使利用Miller算法的运算高速化。
[公式4]
而且,(式20)的右边,可以如下所示变形,因此能够使f′χ,Q(S)的运算更加高速化。
[公式20]
通过如上所述使用Xate配对,在进行配对运算的情况下,可以用有理函数fχ,Q(S)和利用通过规定的有理点的直线的值得到的新的有理函数f′χ,Q(S)进行运算,特别是有理函数f′χ,Q(S),可以用比t-1尺寸小的χ进行计算,因此可以实现配对运算的高速化。
迄今为止对嵌入次数k=12的情况进行了说明,在嵌入次数k=8、10、18的情况下也基本上相同,因此详细说明省略。
下面对嵌入次数k=12的情况下的实施形态进行详细说明。还有,在本实施形态中,设想数字群签名,将用所需要的电子计算机构成的认证服务器作为配对运算装置。但是配对运算装置不限于用认证服务器构成的情况,只要是至少具备CPU等运算部件,能够进行配对运算的装置,不管是什么样的装置都可以。
如图1所示,构成认证服务器的电子计算机10,具备进行运算处理的CPU11、存储配对运算程序等各种程序、以及在配对运算程序中使 用的数据等的硬盘等存储装置12、以及用将配对运算程序展开以便能够执行,同时暂时存储伴随配对运算程序的执行生成的数据的RAM等构成的存储器装置13。图4中,14为总线。
又,电子计算机10连接于因特网等电气通信线路20,能够接收从该电气通信线路20上连接的客户装置30发送的数字群签名的签名数据。在图1中,15是电子计算机10的输入输出控制部。
在电子计算机10中,一旦有数字群签名的签名数据从客户装置30发送出,就将所发送来的签名数据暂时存储于存储器装置13。接着,电子计算机10通过执行配对运算程序进行配对运算。
也就是说,电子计算机10伴随配对运算程序的执行,根据图2所示的流程图进行配对运算,实现数字群签名。还有,下面不对数字群签名的认证处理进行详细说明,而只对作为认证处理中的子程序处理的配对运算进行详细说明。
电子计算机10借助于配对运算程序,如图2所示,作为步骤S1,将CPU11作为输入部件使其起作用,输入需要的数据。也就是说,电子计算机10将预先存储于存储器装置13的整数变量χ的数据与有理点Q的数据输入设置于CPU11内部的规定的寄存器,进一步,将作为签名数据暂时存储于存储器装置13的有理点S的数据输入在CPU11内部设置的规定的寄存器。
接着,电子计算机10利用配对运算程序,作为步骤S2,使CPU11作为第1运算部件起作用,利用Miller算法进行有理函数fχ,Q(S)的运算。
该有理函数fχ,Q(S)的运算,具体地说,按照图3的流程图所示执行。特别是在步骤S2中,与有理函数fχ,Q(S)的运算同时,进行χQ的运算,将χQ的运算结果存储于在CPU11内部设置的规定的寄存器。
也就是说,电子计算机10根据图3的流程图,作为步骤S21,进行初始设定。也就是说,电子计算机10实施设定f←1、T←Q的处理。而且,作为i←[log2(χ)],将整数变量χ以2进制表示的情况下的位数(比特数)记为i。
接着,电子计算机10根据图3的流程图,作为步骤S22,进行有理函数fχ,Q(S)部分的规定的运算。
接着,电子计算机10根据图3的流程图,作为步骤S23,进行χQ部分的规定的运算。
接着,电子计算机10根据图3的流程图,作为步骤S24,判断整数变量χ的第i位(比特)的值ui是「1」还是「0」。
在ui=1的情况下,电子计算机10根据图3的流程图,作为步骤S25,进行有理函数fχ,Q(S)部分的规定的运算,再作为步骤S26,进行χQ部分的规定的运算。
接着,电子计算机10根据图3的流程图,作为步骤S27,进行终止判定。
在步骤S27,i≠1的情况下,电子计算机10根据图3的流程图,作为步骤S28,进行i的减量(Decrement)后返回步骤S22,在步骤S27,反复进行有理函数fχ,Q(S)以及χQ的运算,直到i=1。
在步骤S27,i=1的情况下,电子计算机10将有理函数fχ,Q(S)的运算结果以及χQ的运算结果分别存储于规定的寄存器,终止以图3的流程图为依据的子程序。
接着,电子计算机10根据配对运算程序,作为步骤S3,使CPU11作为第2运算部件起作用,分别计算有理点p10χQ、χQ+p10χQ、pχQ+p3χQ。
特别是,在第2运算部件,假定在步骤S2存储于规定的寄存器的χQ=R,利用该R的Frobenius自同态φp的φp(R)=pR的关系,假定各有理点p10χQ=p10R、χQ+p10χQ=R+p10R、pχQ+p3χQ=pR+p3R进行运算。
具体地说,T=χQ=R,假定X=p10R、Y=R+p10R、Z=pR+p3R,电子计算机10如下所述进行运算。
X←φp 10(T),
Y←T+X,
Z←φp 3(Y).
从而,在步骤S3,电子计算机10能够不进行乘法运算处理地进行运算,因此能够实现高速运算。
接着,电子计算机10利用配对运算程序,作为步骤S4使CPU11作为第3运算部件起作用,分别计算通过有理点(χQ,p10χQ)的直线上的有理点S(xs,ys)的值l1和通过有理点(χQ+p10χQ,pχQ+p3χQ)的直线上的有理点S(xs,ys)的值l2。
具体地说,电子计算机10如下所述对l1=lT,X(S)进行计算。
λT,X←(yX-yT)/(xX-xT),
lT,X(S)←(xS-xX)λT,X-(yS-yX).
又,电子计算机10如下所述对l2=lY,Z(S)进行计算。
λY,Z←(yZ-yY)/(xZ-xY),
lY,Z(S)←(xS-xZ)λY,Z-(yS-yZ).
接着,电子计算机10利用配对运算程序,作为步骤S5使CPU11作为第4运算部件起作用,采用第1运算部件的运算结果、第3运算部件的运算结果、通过有理点(pχQ,p3χQ)的直线上的有理点S(xs,ys)的值l3,如下所述对有理函数f′χ,Q(S)进行计算。
[公式4]
特别是在这种情况下,电子计算机10利用有理函数fχ,Q(S)的Frobenius自同态φp为φp(fχ,Q(S))=fχ,Q(S)p,φp 10(fχ,Q(S))=fχ,Q(S)p⌒10(在这里,表示p⌒10为p10),对
[公式5]
进行计算。
而且,电子计算机10利用通过Q1,Q2∈G2的有理点(Q1,Q2)的直线上的有理点S(xs,ys)的值l的Frobenius自同态φp就是通过有理点(pQ1,pQ2)的直线上的有理点S(xs,ys)的值的情况,计算成为
[公式6]
的
[公式7]
然后对有理函数f′χ,Q(S)进行计算。
具体地说,电子计算机10如下所述进行计算。在这里,p⌒3表示p3。
1.C←fp⌒10
2.C←C·f
3.A←C·lT,X(S)
4.B←Ap⌒3
5.返回A,B
因此
[公式4]
可以作为
f′←A·B·lY,Z(S)
计算。
这样,通过利用Xate配对,可以大大削减运算量,可以实现配对运算的高速化。
接着,电子计算机10利用配对运算程序,作为步骤S6使CPU11作为第5运算部件起作用,进行配对e(Q,S)的最后的求幂运算。
具体地说,电子计算机10如下所述进行运算。
1.f′←f′p⌒6·f′-1
2.f′←f′p⌒2·f′
3.a←(f′6)χ·(f′5)p⌒6
4.b←ap
5.b←a·b
6.计算f′p,f′p⌒2,and f′p⌒3
7.c←b·(f′p)2·f′p⌒2
8.f′←f′p⌒3·(c6)χ⌒2·c·b·(f′p·f′)9·a·f′4
9.返回f′
构成认证服务器的电子计算机10利用如上所述得到的配对的运算结果进行认证处理。
在本实施形态中,对嵌入次数k=12的情况进行了说明,但是在例如嵌入次数k=10的情况下也可以同样进行运算。
还有,在嵌入次数k=10的情况下,曲线方程式由y2=x3+ax+b,a∈Fp,b∈Fp给出,嵌入次数为10、以Fp 10为定义域的可配对的椭圆曲线上的有理点形成的加法群记为E,素数位数r的有理点的集合记为E[r],以φp为Frobenius自同态,利用
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p])
将配对e定义为
e:G2×G1→F* p 10/(F* p 10)r
即非简并双线性映射。
在这种情况下,位数r与Frobenius自同态φp的踪迹t用整数变量χ表示如下。
r(χ)=25χ4+25χ3+15χ2+5χ+1,
t(χ)=10χ2+5χ+3.
又,整数变量χ利用特征p进行的p-进展开如下所示。
5χ=p4+p5+p7+p8=p4(1+p+p3+p4)(mod r(χ)).
然后,分别计算通过有理点(χQ,pχQ)的直线上的有理点S(xs,ys)的值l4和通过有理点(χQ+pχQ,p3χQ+p4χQ)的直线上的有理点 S(xs,ys)的值l5,再利用通过有理点(p3χQ,p4χQ)的直线上的有理点S(xs,ys)的值l6,以借助于下式对有理函数f′χ,Q(S)进行计算。
[公式21]
与嵌入次数k=12的情况相同,嵌入次数k=10的情况下,也是利用认证服务器执行配对运算程序,以此根据图4所示的流程图进行配对运算。
借助于配对运算程序,如图4所示,电子计算机10作为步骤T1使CPU11作为入力部件起作用,输入需要的数据。也就是说,电子计算机10将预先在存储器装置13存储的整数变量χ的数据与有理点Q的数据输入在CPU11内部设置的规定的寄存器,而且将作为签名数据暂时存储于存储器装置13的有理点S的数据输入设置于CPU11内部的规定的寄存器。
接着,电子计算机10利用配对运算程序,作为步骤T2使CPU11作为第1运算部件起作用,利用Miller算法进行有理函数fχ,Q(S)的计算。
还有,在该步骤T2中,图3所示的流程图的步骤S22中的第1式如下所示。
1.λT,T←(3xT 2+a)/(2yT)
在这里,「a」是由y2=x3+ax+b,a∈Fp ,b∈Fp给出的椭圆曲线的1次项的系数,该第1式以外,与图3所示的流程图一样进行有理函数fχ,Q(S)的运算。
又,电子计算机10在步骤T2也在进行对有理函数fχ,Q(S)的运算的同时进行对χQ的运算,将运算结果存储于规定的寄存器。
接着,电子计算机10利用配对运算程序,作为步骤T3使CPU11作为第2运算部件起作用,分别计算有理点pχQ、χQ+pχQ、p3χQ+p4χQ。
特别是用第2运算部件,在步骤T2,假定在规定的寄存器存储的χQ=R,利用该R的Frobenius自同态φp的φp(R)=pR的关系,假定各有理点pχQ=pR、χQ+pχQ=R+pR、p3χQ+p4χQ=p3R+p4R进行计算。
具体地说,T=χQ=R,假定X=pR、Y=R+pR、Z=p3R+p4R,电子计算机10如下所述进行运算。
X←φp(T),
Y←T+X,
Z←φp 3(Y).
接着,电子计算机10利用配对运算程序,作为步骤T4,使CPU11作为第3运算部件起作用,分别计算通过有理点(χQ,pχQ)的直线上的有理点S(xs,ys)的值l4和通过有理点(χQ+pχQ,p3χQ+p4χQ)的直线上的有理点S(xs,ys)的值l5。
具体地说,电子计算机10如下所述计算l4=lT,X(S)。
λT,X←(yX-yT)/(xX-xT),
lT,X(S)←(xS-xX)λT,X-(yS-yX).
又,电子计算机10如下所述计算l5=lY,Z(S)。
λY,Z←(yZ-yY)/(xZ-xY),
lY,Z(S)←(xS-xZ)λY,Z-(yS-yZ).
接着,电子计算机10利用配对运算程序,作为步骤T5,使CPU11作为第4运算部件起作用,采用第1运算部件的运算结果、第3运算部件的运算结果、通过有理点(p3χQ,p4χQ)的直线上的有理点S(xs,ys)的值l6,如下所述计算有理函数f′χ,Q(S)。
[公式21]
特别是在这种情况下,电子计算机10利用有理函数fχ,Q(S)的Frobenius自同态φp为φp(fχ,Q(S))=fχ,Q(S)p的情况,计算
[公式22]
fχ,Q(S)1+p·l4
而且电子计算机10利用通过Q1,Q2∈G2的有理点(Q1,Q2)的直线上的有理点S(xs,ys)的值l的Frobenius自同态φp就是通过有理点(pQ1,pQ2)的直线上的有理点S(xs,ys)的值这一情况,计算成为
[公式23]
的
[公式24]
,然后计算有理函数f′χ,Q(S)。
具体地说,电子计算机10如下所述进行运算。在这里,p⌒3表示p3。
1.C←fp
2.C←C·f
3.A←C·lT,X(S)
4.B←Ap⌒3
5.返回A,B
而且,电子计算机10按照
1.f′←A·B·lY,Z(S)
2.f′←f′p⌒4
进行运算,以此对
[公式21]
进行计算。
接着,电子计算机10利用配对运算程序,作为步骤T6,使CPU11作为第5运算部件起作用,进行配对e(Q,S)的最后的求幂运算。
构成认证服务器的电子计算机10用如上所述得到的配对运算结果进行认证处理。
又,在嵌入次数k=10的情况下,也可以将用Miller算法计算的有理函数作为fχ⌒2,Q(S)(χ⌒2表示χ2)计算配对e(Q,S)。
在这种情况下,位数r与Frobenius自同态φp的踪迹t用整数变量χ表示如下。
r(χ)=χ8-1,
t(χ)=-χ6+χ4-χ2+2.
又,整数变量χ的利用特征p进行的p-进展开(p-adic expansion)如下所示。
pχ2=-p(mod r(χ)).
然后,电子计算机10利用下式计算有理函数f′χ,Q(S)。
[公式25]
从而,电子计算机10可以利用配对运算程序将配对e(Q,S)作为
[公式26]
计算。
又,在嵌入次数k=8的情况下,曲线方程式由y2=x3+ax,a∈Fp给出,以Fp 8为定义域的可配对的椭圆曲线上的有理点形成的加法群记为E,素数位数r的有理点的集合记为E[r],以φp为Frobenius自同态φp,利用
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p])
将配对e定义为
e:G2×G1→F* p 8/(F* p 8)r
即非简并双线性映射。
在这种情况下,位数r与Frobenius自同态φp的踪迹t用整数变量χ表示如下。
r(χ)=9χ4+12χ3+8χ2+4χ+1,
t(χ)=-9χ3-3χ2-2χ.
又,整数变量χ的利用特征p进行的p-进展开如下所示。
3χ=-1-p2+p3(mod r(χ)).
然后,用通过有理点(χQ,χQ)的直线上的有理点S(xs,ys)的值l7、通过有理点(2χQ,χQ)的直线上的有理点S(xs,ys)的值l8、通过有理点(p2Q,(3χ+1)Q)的直线上的有理点S(xs,ys)的值l9、通过有理点(3χQ,Q)的直线上的有理点S(xs,ys)的值l10,电子计算机10利用下式对有理函数f′χ,Q(S)进行计算。
[公式27]
f′χ,Q(S)=fχ,Q(S)3·l7·l8·l9·l10
也就是说,电子计算机10利用配对运算程序,如上所述用Miller算法对有理函数fχ,Q(S)进行计算,与对有理函数fχ,Q(S)进行计算同时,计算χQ,将运算结果存储于规定的寄存器。
接着,电子计算机10假定在规定的寄存器存储的χQ=R,利用该R的Frobenius自同态φp的φp(R)=pR的关系,对各有理点2χQ、p2χ、 3χQ、(3χ+1)Q进行计算,利用该运算结果计算各值l7、l8、l9、l10,计算有理函数f′χ,Q(S)。
然后,电子计算机10可以将配对e(Q,S)作为
[公式28]
计算。
还有,在嵌入次数k=8的情况下,位数r与Frobenius自同态φp的踪迹t也可以用整数变量χ表示如下。
r(χ)=χ4-8χ2+25,
t(χ)=(2χ3-11χ+15)/15.
在这种情况下,整数变量χ的利用特征p进行的p-进展开如下所示。
χ=-p+2p3(mod r(χ)).
在这种情况下,也可以用通过有理点(pQ,χQ)的直线上的有理点S(xs,ys)的值l11利用下式对有理函数f′χ,Q(S)进行计算
[公式29]
f′χ,Q(S)=fχ,Q(S)·l11
或是,在嵌入次数k=8的情况下,也可以用Miller算法计算的有理函数由fχ⌒2,Q(S)(χ⌒2表示χ2)以及fχ,Q(S)给出,计算配对e(Q,S)。
这时,位数r与Frobenius自同态φp的踪迹t可以用整数变量χ表示如下。
r(χ)=χ8-χ4+1,
t(χ)=χ5-χ+1.
在这种情况下,整数变量χ的利用特征p进行的p-进展开如下所示。
pχ+χ2=-p2(mod r(χ))
在这种情况下,可以用通过有理点(χ2Q,pχQ)的直线上的有理点S(xs,ys)的值l12,利用下式计算有理函数f′χ,Q(S)。
[公式30]
在这里,电子计算机10如上所述利用Miller算法进行对有理函数fχ⌒2,Q(S)及有理函数fχ,Q(S)的运算,同时进行对χQ的运算,将运算结果存储于规定的寄存器。
然后,电子计算机10可以假定在规定的寄存器中存储的χQ=R,利用该R的Frobenius自同态φp的φp(R)=pR的关系,对有理点pχQ进行计算,利用该运算结果计算所述值l12,计算有理函数f′χ,Q(S),将配对e(Q,S)作为
[公式28]
进行计算。
又,在嵌入次数k=18的情况下,曲线方程式由y2=x3+b,b∈Fp给出,以Fp 18为定义域的可配对椭圆曲线上的有理点形成的加法群记为E,素数位数r的有理点的集合记为E[r],以φp为Frobenius自同态,利用
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p])
将配对e定义为
e:G2×G1→F* p 18/(F* p 18)r
即非简并双线性映射。
在这种情况下,位数r与Frobenius自同态φp的踪迹t利用整数变量χ表示如下。
r(χ)=(χ6+37χ3+343)/343,
t(χ)=(χ4+16χ+7)/7.
在这种情况下,整数变量χ的利用特征p进行的p-进展开如下所示。
χ=-3p+p4(mod r(χ)).
而且,电子计算机10利用下式,用通过有理点(3pQ,χQ)的直线的有理点S(xs,ys)的值l13,计算有理函数f′χ,Q(S)。
[公式31]
f′χ,Q(S)=fχ,Q(S)·l13
也就是说,电子计算机10利用配对运算程序,如上所述利用Miller算法进行对有理函数fχ,Q(S)的计算,与对有理函数fχ,Q(S)进行计算同时,对χQ进行计算,将运算结果存储于规定的寄存器。
接着,电子计算机10可以利用对有理函数fχ,Q(S)和χQ的运算结果,计算所述值l13,计算有理函数f′χ,Q(S),将配对e(Q,S)作为
[公式32]
计算。
如上所述,利用Xate配对进行配对运算,可以使配对运算高速化,能够使利用配对运算的群签名实用化。
工业应用性
如果采用本发明,则能够提供高速度的配对运算装置,能够提供具有实用性的数字群签名服务。
Claims (6)
1.一种用于使配对运算高速化以将数字群签名实用化的配对运算装置,
曲线方程式由y2=x3+ax+b,a∈Fp,b∈Fp给出,嵌入次数为k,以F为定义域的能够配对的椭圆曲线上的有理点构成的加法群记为E,素数位数r的有理点的集合记为E[r],以φp为Frobenius自同态,借助于
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p]),将配对e定义为
即非简并双线性映射,
计算配对e(Q,S),其中S∈G1、Q∈G2,输出运算结果,其特征在于,
取代Frobenius自同态φp的踪迹记为t,利用用Miller算法计算的有理函数ft-1,Q(S),将配对e(Q,S)作为
[公式2]
计算,代之以利用
将位数r和Frobenius自同态φp的踪迹t作为整数变量x的函数,利用以下部件进行配对运算:
计算有理函数fx,Q(S)的运算部件、
计算通过规定的有理点的直线的有理点S(xs,ys)上的值的运算部件、
利用这些运算部件的运算结果对有理函数进行计算的运算部件、以及
利用所述有理函数作为
[公式3]
进行配对运算的运算部件。
2.根据权利要求1所述的用于使配对运算高速化以将数字群签名实用化的配对运算装置,其特征在于,计算所述有理函数fx,Q(S)的运算部件,具有对xQ进行运算,将运算结果存储于规定的寄存器,
采用所述xQ的运算结果,对所述规定的有理点进行运算的运算部件。
3.根据权利要求2所述的用于使配对运算高速化以将数字群签名实用化的配对运算装置,其特征在于,在所述嵌入次数k=12的情况下,
将位数r和Frobenius自同态φp的踪迹t,用所述整数变量x表示为
r(x)=36x4-36x3+18x2-6x+1,
t(x)=6x2+1,
使xQ=R,利用该R的Frobenius自同态φp为φp(R)=pR的关系,分别计算有理点p10xQ、xQ+p10xQ、pxQ+p3xQ,
分别计算通过有理点(xQ,p10xQ)的直线上的所述有理点S(xs,ys)的值l1和通过有理点(xQ+p10xQ,pxQ+p3xQ)的直线上的所述有理点S(xs,ys)的值l2,
利用通过有理点(pxQ,p3xQ)的直线上的所述有理点S(xs,ys)的值l3,作为
[公式4]
计算所述有理函数
4.根据权利要求3所述的用于使配对运算高速化以将数字群签名实用化的配对运算装置,其特征在于,利用所述有理函数fx,Q(S)的Frobenius自同态φp为φp(fx,Q(S))=fx,Q(S)p的情况,对
[公式5]
进行运算,同时
利用通过Q1,Q2∈G2的有理点(Q1,Q2)的直线上的所述有理点
S(xs,ys)的值l的Frobenius自同态φp就是通过有理点(pQ1,pQ2)的直线上的所述有理点S(xs,ys)的值的情况,计算作为
[公式6]
的
[公式7]
5.一种用于使配对运算高速化以将数字群签名实用化的配对运算方法,是
曲线方程式由y2=x3+ax+b,a∈Fp,b∈Fp给出,嵌入次数为k,将作为定义域的可配对的椭圆曲线上的有理点构成的加法群记为E,素数位数r的有理点的集合记为E[r],以φp为Frobenius自同态,利用
G1=E[r]∩Ker(φp-[1]),
G2=E[r]∩Ker(φp-[p])
将配对e定义为
即非简并双线性映射,
其中S∈G1、Q∈G2,用具备CPU的电子计算机计算配对e(Q,S)的配对运算方法,其特征在于,
取代Frobenius自同态φp的踪迹记为t,利用用Miller算法计算的有理函数ft-1,Q(S),将配对e(Q,S)作为
[公式2]
计算,代之将位数r和Frobenius自同态φp的踪迹记为t作为整数变量x的函数,具有下述步骤:
使所述电子计算机的CPU作为运算部件发挥作用,对有理函数
fx,Q(S)进行运算的步骤;
使所述电子计算机的CPU作为运算部件发挥作用,运算通过规定的有理点的直线的有理点S(xs,ys)的值的步骤;
使所述电子计算机的CPU作为运算部件发挥作用,采用所述运算结果对有理函数进行运算的步骤;以及
使所述电子计算机的CPU作为运算部件发挥作用,采用所述有理函数作为
[公式3]
进行运算的步骤。
6.根据权利要求5所述的用于使配对运算高速化以将数字群签名实用化的配对运算方法,其特征在于,
在对所述有理函数fx,Q(S)进行运算的步骤之後,具有使所述电子计算机的CPU作为运算部件发挥作用,对xQ进行运算,利用该xQ的运算结果,对所述规定的有理点进行运算的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-222556 | 2008-08-29 | ||
JP2008222556 | 2008-08-29 | ||
PCT/JP2009/065099 WO2010024401A1 (ja) | 2008-08-29 | 2009-08-28 | ペアリング演算装置、ペアリング演算方法、及びペアリング演算プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102308326A CN102308326A (zh) | 2012-01-04 |
CN102308326B true CN102308326B (zh) | 2014-08-13 |
Family
ID=41721564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980142428.7A Expired - Fee Related CN102308326B (zh) | 2008-08-29 | 2009-08-28 | 配对运算装置、配对运算方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8625777B2 (zh) |
EP (1) | EP2360659A4 (zh) |
JP (1) | JP5360836B2 (zh) |
CN (1) | CN102308326B (zh) |
WO (1) | WO2010024401A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010123151A2 (ja) * | 2009-04-21 | 2010-10-28 | 国立大学法人岡山大学 | ペアリング演算装置、ペアリング演算方法、及びぺアリング演算プログラムを記録した記録媒体 |
JP6014585B2 (ja) * | 2010-05-19 | 2016-10-25 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 属性ベースのデジタル署名システム |
WO2012046805A1 (ja) * | 2010-10-08 | 2012-04-12 | 国立大学法人岡山大学 | 有理点情報圧縮装置、有理点情報圧縮方法及び有理点情報圧縮プログラム |
CN102984129A (zh) * | 2012-11-02 | 2013-03-20 | 王攀 | 基于三网融合的用户行为可控可管的方法 |
JP6040052B2 (ja) * | 2013-02-26 | 2016-12-07 | 日本電信電話株式会社 | ペアリング演算装置、ペアリング演算方法、およびプログラム |
CN104579661B (zh) * | 2013-10-21 | 2018-05-01 | 航天信息股份有限公司 | 基于身份的电子签章的实现方法和装置 |
JP6610277B2 (ja) * | 2016-01-15 | 2019-11-27 | 富士通株式会社 | 共有鍵生成プログラム、共有鍵生成方法および情報処理端末 |
CN108055134B (zh) * | 2017-12-12 | 2020-08-25 | 武汉理工大学 | 椭圆曲线点数乘及配对运算的协同计算方法及系统 |
CZ2019363A3 (cs) * | 2019-06-11 | 2021-01-27 | REGSHARE s.r.o. | Mísicí ventil a souprava pro ředění či mísení nebezpečných látek |
AU2020323253B2 (en) | 2019-07-31 | 2024-02-01 | Daikin Industries, Ltd. | Refrigeration apparatus, and refrigerant piping of refrigeration apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006301513A (ja) * | 2005-04-25 | 2006-11-02 | Nippon Telegr & Teleph Corp <Ntt> | マルチペアリング演算方法、ペアリング比較方法、それらを用いた装置、およびプログラム |
CN101031944A (zh) * | 2004-09-30 | 2007-09-05 | 索尼株式会社 | 加密计算方法、加密系统和计算机程序 |
US20080178005A1 (en) * | 2002-04-15 | 2008-07-24 | Gentry Craig B | Signature schemes using bilinear mappings |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020057796A1 (en) * | 1998-12-24 | 2002-05-16 | Lambert Robert J. | Method for accelerating cryptographic operations on elliptic curves |
US7499544B2 (en) * | 2003-11-03 | 2009-03-03 | Microsoft Corporation | Use of isogenies for design of cryptosystems |
JP2005316267A (ja) | 2004-04-30 | 2005-11-10 | Hitachi Ltd | 楕円曲線ペアリング演算装置 |
DE102005041102A1 (de) * | 2005-08-30 | 2007-03-15 | Siemens Ag | Verfahren zur Skalarmultiplikation von Punkten auf einer elliptischen Kurve |
KR101405321B1 (ko) * | 2007-03-16 | 2014-06-27 | 재단법인서울대학교산학협력재단 | 키 연산 방법 및 이를 이용한 공유 키 생성 방법 |
KR101273465B1 (ko) * | 2007-03-16 | 2013-06-14 | 재단법인서울대학교산학협력재단 | 집합 검증 장치 및 그 방법 |
WO2009020216A1 (ja) * | 2007-08-09 | 2009-02-12 | National University Corporation Okayama University | 演算方法及び演算装置 |
EP2234322B1 (en) * | 2008-01-18 | 2019-10-02 | Mitsubishi Electric Corporation | Cryptographic parameter setting device, cryptographic system, program, and cryptographic parameter setting method |
-
2009
- 2009-08-28 JP JP2010526795A patent/JP5360836B2/ja active Active
- 2009-08-28 WO PCT/JP2009/065099 patent/WO2010024401A1/ja active Application Filing
- 2009-08-28 EP EP09810049A patent/EP2360659A4/en not_active Withdrawn
- 2009-08-28 US US13/060,520 patent/US8625777B2/en not_active Expired - Fee Related
- 2009-08-28 CN CN200980142428.7A patent/CN102308326B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080178005A1 (en) * | 2002-04-15 | 2008-07-24 | Gentry Craig B | Signature schemes using bilinear mappings |
CN101031944A (zh) * | 2004-09-30 | 2007-09-05 | 索尼株式会社 | 加密计算方法、加密系统和计算机程序 |
JP2006301513A (ja) * | 2005-04-25 | 2006-11-02 | Nippon Telegr & Teleph Corp <Ntt> | マルチペアリング演算方法、ペアリング比較方法、それらを用いた装置、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
EP2360659A4 (en) | 2013-03-13 |
WO2010024401A1 (ja) | 2010-03-04 |
CN102308326A (zh) | 2012-01-04 |
US20110179471A1 (en) | 2011-07-21 |
JPWO2010024401A1 (ja) | 2012-01-26 |
JP5360836B2 (ja) | 2013-12-04 |
EP2360659A1 (en) | 2011-08-24 |
US8625777B2 (en) | 2014-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102308326B (zh) | 配对运算装置、配对运算方法 | |
US8458471B2 (en) | Digital signature generation apparatus, digital signature verification apparatus, and key generation apparatus | |
US6266688B1 (en) | Scheme for arithmetic operations in finite field and group operations over elliptic curves realizing improved computational speed | |
CN100428140C (zh) | 椭圆曲线密码体制协处理器的实现方法 | |
KR20030062401A (ko) | 겹선형쌍을 이용한 개인식별정보 기반의 은닉서명 장치 및방법 | |
Dawahdeh et al. | Modified ElGamal elliptic curve cryptosystem using hexadecimal representation | |
CN101842824B (zh) | 配对计算装置、配对计算方法 | |
WO2008058377A1 (en) | Compressed ecdsa signatures | |
JP6610277B2 (ja) | 共有鍵生成プログラム、共有鍵生成方法および情報処理端末 | |
Shohdy et al. | Hardware Implementation of Efficient Modified Karatsuba Multiplier Used in Elliptic Curves. | |
Costello et al. | Faster pairings on special Weierstrass curves | |
CN102405469A (zh) | 配对运算装置、配对运算方法以及记录有配对运算程序的记录介质 | |
Shen et al. | An efficient verifiably encrypted signature from weil pairing | |
Le et al. | Improved Miller’s algorithm for computing pairings on Edwards curves | |
Skuratovskii et al. | Criterions of supersinguliarity and groups of Montgomery and Edwards curves in cryptography | |
Gao et al. | An abuse-free optimistic fair exchange protocol based on BLS signature | |
Saju et al. | Design and execution of highly adaptable elliptic curve cryptographic processor and algorithm on FPGA using Verilog HDL | |
Abdurahmonov et al. | Improving Smart Card Security Using Elliptic Curve Cryptography over Prime Field (F p) | |
WO2012015047A1 (ja) | 埋め込み次数1かつ合成数位数の楕円曲線上の有理点のスカラー倍算およびペアリング演算 | |
KR100341507B1 (ko) | 빠른 유한체 연산을 이용한 타원곡선 암호화 방법 및 전자서명 방법 | |
Park et al. | A remark on implementing the weil pairing | |
Emmanuel et al. | Safety Measures Using Sextic Curve Cryptography | |
Nagai et al. | Elliptic Curve Scalar Multiplication with a Bijective Transform | |
Benamara | Algorithms for elliptic curves | |
Yasuda | The elliptic curve discrete logarithm problems over the p-adic field and formal groups |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140813 Termination date: 20150828 |
|
EXPY | Termination of patent right or utility model |