CN102263949B - 用于管理在存储单元和解码器之间的信息传送的视频处理系统和方法 - Google Patents

用于管理在存储单元和解码器之间的信息传送的视频处理系统和方法 Download PDF

Info

Publication number
CN102263949B
CN102263949B CN201110147477.9A CN201110147477A CN102263949B CN 102263949 B CN102263949 B CN 102263949B CN 201110147477 A CN201110147477 A CN 201110147477A CN 102263949 B CN102263949 B CN 102263949B
Authority
CN
China
Prior art keywords
zero
transformation series
memory element
series array
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110147477.9A
Other languages
English (en)
Other versions
CN102263949A (zh
Inventor
埃雷兹·施泰因贝格
摩西·纳卡什
耶胡达·伊特什卡克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102263949A publication Critical patent/CN102263949A/zh
Application granted granted Critical
Publication of CN102263949B publication Critical patent/CN102263949B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

提供一种用于管理在存储单元和解码器之间的信息传送的视频处理系统、计算机程序产品和方法。该方法包括：(a)从存储单元调取第一非零数据结构，其仅包括非零第一变换系数组；其中第一变换系数组与第一质量水平相关联；(b)从存储单元调取第二层信息；(c)通过视频解码器来处理第二层信息和第一非零数据结构，以提供第二变换系数组；(c)通过视频解码器来产生第二非零数据结构，其仅包括非零第二变换系数组；其中所述第二非零数据结构与高于第一质量水平的第二质量水平相关联；(d)产生用于指示非零变换系数组的第二非零指示符；其中第二非零数据结构与高于第一质量水平的第二质量水平相关联；以及，(e)向存储单元写入第二非零指示符。

Description

用于管理在存储单元和解码器之间的信息传送的视频处理系 统和方法
技术领域
本发明涉及一种用于管理在存储单元和解码器之间的信息传送的视频处理系统、计算机程序产品和方法。
背景技术
对于ITU-T的H.264推荐(H.264SVC)的可分级的视频编码(SVC)修改描述了一种可分级的视频流解码器，该可分级的视频流解码器用于解码比特流的子集，以便使其适应于最终用户的各种需要或偏好，并且使其适应于改变的终端能力或网络条件。
SVC比特流包括编码的视频的不同层。每一个层包括大量的图像，并且每一个图像包括多个条带(slice)，该多个条带又被划分为宏块。基础层被称为第一层，并且是有效的H.264AVC视频流。其他层被称为增强层，并且提供较高的质量或分辨率水平或较高的帧速率。在H.264AVC中限定了宏块的可允许的大小。例如，宏块可以包括16×16亮度采样和16×8色度采样。这样的宏块被编码以提供AN编码的宏块。
解码处理包括多个阶段。它可以包括：接收比特流；执行熵解码、向上采样和去块(de-blocking)；以及其他操作。熵解码可以包括：产生变换系数，然后使用该变换系数来重建图像。这些变换系数也被称为残差，因为它们表示在当前解码的信息和先前解码的信息之间的差异。
例如，编码的宏块被解码来提供宏块。在解码处理期间，将编码的宏块转换(在编码处理期间)为以4×4亮度变换系数组和4×2色度变 换系数组排列的16×16亮度变换系数和16×8色度变换系数。这些变换系数组中的每一个具有其本身的运动向量(未示出)。每一个变换系数可以是2字节长。
可分级的视频的解码处理包括对于存储单元的大量访问，因为每个视频图像的信息量可以超过2兆比特。
这些访问是耗时和消耗资源的，特别是当信息被存储在不是解码器集成电路的集成部分的存储单元中时。
发明内容
本发明提供一种在附图中描述的用于管理在存储单元和解码器之间的信息传送的视频处理系统、计算机程序产品和方法。
在从属权利要求中给出了本发明的具体实施例。
通过下述的实施例，本发明的这些和其他方面将清楚，并且参考下述的实施例来说明本发明的这些和其他方面。
附图说明
将参考附图，仅通过示例来描述本发明的其他细节、方面和实施例。在附图中，使用相似的附图标记来标识相似或在功能上类似的元素。为了简单和清楚而图示附图中的元素，并且该元素不必是按照比例绘制的。
图1示意性地示出数据结构的实施例的示例；
图2示意性地示出数据结构的实施例的示例；
图3和4示意性地示出方法的实施例的示例；以及
图5示意性地示出视频处理系统的实施例的示例。
具体实施方式
因为可以使用本领域内的技术人员公知的电子部件和电路来在极大程度上实现本发明的所说明的实施例，所以将不以比所认为必需更大的程度来描述细节，用于本发明的基础构思的理解，以便不使得本发明的教导模糊或偏离本发明的教导。
视频流可以以各种方式被解码，并且在不同的通信链接上发送或存储在不同的存储单元中。为了提供在质量要求和存储带宽要求之间的良好折中，已经开发了可分级的解码和编码方案。质量可分级解码包括：解码基础层(第一层)和多个增强层(第二层、第三层、...、第K层)以提供期望的质量水平的解码视频流。第一层提供具有最低质量水平的视频，并且可以使每一个增强层提供较高的质量水平。
质量可分级解码可以包括在存储单元和解码器之间的大量的传送操作。
可分级质量解码处理可以包括仅解码基础层或解码基础层和一个或多个增强层。
通常，在被称为宏块的图像的各小部分上应用解码和编码处理。基础层和增强层中的每一个包括多个宏块。
在下面的说明中，提供基于宏块的方案，其中，使用宏块来作为视频层的一种类型的子集的示例，然而，本领域内的技术人员可以明白，对于视频层的其他类型的子集，可以通过加上必要的变更来应用所述方法、系统和计算机程序产品。
可以通过下述方式来减少被分配用于在解码器和存储单元之间的信息传送的时间：产生紧凑的数据结构，并且在存储单元和解码器之间传送紧凑的数据结构。
可分级视频流的每一个层由多个紧凑数据结构来表示。整个视频流(具有其所有层)的解码处理包括紧凑数据结构获取、更新和写入操作的多次重复。数据结构的紧凑性也可以有助于提高预获取操作(推测性的获取操作)的成功，因此进一步减少在解码器和存储单元之间的业务。
解码处理开始于，熵解码第一层的编码的宏块以产生变换系数组的多个集合。当正在解码第二层的相应的编码宏块时，用于表示第一层宏块的变换系数的紧凑数据结构可以被发送回到存储单元，并且被调取。
如果存在多于单个的增强层，则解码处理可以通过下述方式来进行：重复地获取用于表示当前解码的增强层的数据结构和用于表示一个或多个先前的增强层的数据结构。当获得目标质量水平并且解码了与目标质量水平相对应的层时，解码处理可以结束，
解码处理包括产生和交换紧凑数据结构，诸如：(i)非零数据结构，其包括非零变换系数组，并且不包括零值变换系数组，以及，(ii)非零指示符，其指示非零变换系数组。
这些紧凑数据结构便于宏块的所有变换系数的重建，并且通常比所述集合的变换系数组小得多。
图1示意性地示出用于第一层的实施例的示例，该第一层具有第一层第一集合的变换系数组TC(1，1)111，该第一层第一集合的变换系数组TC(1，1)111包括亮度变换系数和色度变换系数。
TC(1，1)111表示第一层(在图4中表示为10)的第一编码宏块EM(1，1)11。该第一层可以是最低质量水平的基础层。
TC(1，1)111包括第一层第一集合(FLFS)的变换系数组。在该示例中，示出了24个组，然而，根据具体编码方案，可以使用另一个组数目。所示出的组以16个FLFS亮度变换系数组开始，其后跟随8个FLFS色度变换系数组。
该FLFS亮度变换系数组包括4×4的FLFS亮度变换系数组111(1)-111(16)，每一个组包括4个FLFS亮度变换系数。第一、第三、第六、第九、第十、第十一和第十二FLFS变换系数组(111(1)、111(3)、111(6)、111(9)、120(10)、111(11)和111(12))是非零FLFS亮度变换系数组，而其他FLFS亮度变换系数组(111(2)、111(4)、111(5)、111(7)、111(8)、111(13)、111(14)、111(15)和111(16))是零值FLFS亮度变换系数组。
FLFS色度变换系数组包括4×2的FLFS色度变换系数组111(17)-111(24)，每一个组包括4个FLFS色度变换系数。第十八和第二十四FLFS变换系数组(111(18)和111(24))是非零色度变换系数组，而其他色度变换系数组(111(17)、111(19)、111(20)、111(21)、120(22)和111(23))是零值色度变换系数组。
解码器在熵解码处理期间产生TC(1，1)111。取代向存储单元发送整个TC(1，1)111，解码器产生紧凑数据结构，该紧凑数据结构被发送到存储单元，并且当第二层的相应的编码宏块被解码时被调取。图1图示表示TC(1，1)111的两个紧凑数据结构211和311。
这些紧凑数据结构包括FLFS非零指示符I(1，1)211和FLFS非零数据结构NZD(1，1)311。
I(1，1)211指示TC(1，1)111的哪些变换系数组是非零的。I(1，1)211的每一个设定位指示非零FLFS变换系数组。图1图示了位图，该位图指示TC(1，1)111的第一、第三、第六、第九、第十、第十一、第十二、 第十八和第二十四FLFS变换系数组是非零的FLFS变换系数组，而其他FLFS变换系数组是零值的FLFS变换系数组。
NZD(1，1)311包括非零FLFS变换系数组111(1)、111(3)、111(6)、111(9)、120(10)、111(11)、111(12)、111(18)和111(24)的有序序列，如在图1中由字母A-I所表示。它不包括零值第一层第一宏块变换系数组。因此，需要发送较少的数据。
图2示意性地示出比图1的第一层质量水平更高的第二层的实施例的第二示例，该第二层具有第二层第一集合(SLFS)的中间变换系数组TCI(2，1)421、SLFS变换系数组TC(2，1)121、用于表示SLFS变换系数组集合TC(2，1)121的两个紧凑数据结构221和321以及SLFS中间非零指示符11(2，1)521。
编码的宏块EM(2，1)21被处理以提供TC(2，1)421。
TCI(2，1)421、1(1，1)211和NZD(1，1)311被处理以提供TC(2，1)121。解码器相加或以其他方式合并TC(1，1)111和TCI(2，1)421以提供TC(2，1)121。
TC(2，1)121被处理以提供I(2，1)221和NZD(2，1)321。
TCI(2，1)421包括24个SLFS中间变换系数组，其以16个SLFS中间亮度变换系数组开始，其后跟随8个SLFS中间色度变换系数组。但是，再次，看起来可以使用其他数目。
SLFS中间亮度变换系数组121包括4×4SLFS中间亮度变换系数组121(1)-121(16)，每一个组包括4个SLFS中间亮度变换系数。第二、第三和第四SLFS中间变换系数组121(2)、121(3)和121(4)是非零的SLFS中间亮度变换系数组，而其他SLFS中间亮度变换系数组(121(1)和121(5) -121(16))是零值SLFS中间亮度变换系数组。
SLFS中间色度变换系数312包括4×2的SLFS中间色度变换系数组121(17)-121(24)，每一个组包括四个SLFS中间色度变换系数。第二十三和第二十四SLFS中间变换系数组(121(23)和121(24))是非零SLFS中间色度变换系数组，而其他SLFS中间色度变换系数组(121(17)-121(21))是零值SLFS色度变换系数组。
TC(2，1)121包括24个SLFS变换系数组，其以16个SLFS亮度变换系数组开始，其后跟随8个SLFS色度变换系数组。
第二SLFS亮度变换系数组包括4×4的SLFS亮度变换系数组121(1)-121(16)，每一个组包括四个SLFS亮度变换系数。第一、第二、第三、第四、第六、第九、第十、第十一和第十二SLFS变换系数组(121(1)、121(2)、121(3)、121(4)、121(6)、121(9)、121(10)、121(11)和121(12))是非零SLFS亮度变换系数组，而其他SLFS亮度变换系数组(121(5)、121(7)、121(8)、121(13)、121(14)、121(15)和121(16))是零值SLFS亮度变换系数组。
SLFS色度变换系数组包括4×2的SLFS色度变换系数组121(17)-121(24)，每一个组包括四个SLFS色度变换系数。第十八、第二十三和第二十四SLFS变换系数组(121(18)、121(23)和121(24))是非零SLFS色度变换系数组，而其他SLFS色度变换系数组(121(17)、121(19)-121(22))是零值SLFS色度变换系数组。
假定合并包括相加位于同一位置处的不同的编码的宏块的变换系数，那么表1图示产生TCI(2，1)的合并操作。注意，在执行诸如逆离散傅立叶变换的逆变换之后获得在表中包括的值。
表1
在图2的示例中，通过两个紧凑数据结构-SLFS非零指示符I(2，1)211和SLFS非零数据结构NZD(2，1)321来表示TC(2，1)121。
I(2，1)211指示TC(2，1)121的哪些SLFS变换系数组是非零的。I(2，1)211的每一个设定位指示非零SLFS变换系数组。图2图示了位图，该位图指示第一、第二、第三、第四、第六、第九、第十、第十一、第十 二、第十八、第二十三和第二十四变换系数组是非零的SLFS变换系数组，而TC(2，1)121的其他SLFS变换系数组是零值SLFS变换系数组。
NZD(2，1)包括非零SLFS变换系数组的有序序列121(1)、121(2)、121(3)、121(4)、121(6)、121(9)、121(10)、121(11)、121(12)，121(18)，121(23)和121(24)。它不包括零值第二变换系数组。
图2也图示中间非零指示符II(2，1)511，中间非零指示符II(2，1)511指示TCI(2，1)421的SLFS中间变换系数组是非零的SLFS变换系数组。
解码器可以向存储单元发送I(2，1)221和NZD(2，1)321。如果这些紧凑数据结构具有进一步的用途，例如，如果解码处理要求解码一个或多个附加的增强层，则这会发生。如果例如解码处理通过解码第二层来结束，则这些紧凑数据结构不能被产生或不能被发送到存储单元。
图3和4示意性地示出方法600的实施例的示例。
在编码处理期间产生运动向量。编码处理可以包括产生运动向量。运动向量是用于帧间预测(inter prediction)的二维向量，该帧间预测提供了解码的图画中的坐标与参考图画中的坐标的偏移。每一个集合的变换系数组具有引用变换系数的另一(参考)集合的运动向量。
方法600可以通过下述方式来允许进一步减少被发送到存储单元并且被存储在存储单元中的信息量：减少被写到存储单元的运动向量的数目。
例如，在彼此之后处理变换系数组的集合。因此，如果与变换系数组的集合相关联的所有运动向量是相同的，则仅可以向存储单元发送单个运动向量，并且可以设定单个运动向量指示符以指示与变换系数组的集合相关联的所有运动向量是相同的。
解码处理可以包括：产生单个运动向量数据结构。单个运动数据结构可以包括达到每一集合的变换系数组单个运动向量。
解码处理也可以包括：产生附加的运动向量数据结构。该附加的运动向量数据结构包括在单个运动向量数据结构中不包括的、针对每一个集合的变换系数组的剩余运动向量。
方法600以下述部分开始，如阶段605所示：将层索引k设定为初始值，诸如1(k＝1)，并且将编码的宏块索引n设定为初始值，诸如1(n＝1)。这些初始值对应于要解码的层和宏块。
步骤605之后是从存储单元获取第一层第n个编码的宏块的阶段610。在解码处理期间，将编码的宏块转换为解码的宏块。注意，在这个示例中，假定预先未知编码的宏块的大小，并且阶段610包括：获取预期包括至少一个编码的宏块的第一层信息。阶段610可以包括：获取第一层编码的宏块、第一层视频流的一部分或整个第一层视频流。为了描述简单，假定在阶段610的第一迭代期间，仅获取第一层第一个编码的宏块。
阶段610之后是阶段615，用于通过解码器来处理第一层第n个编码的宏块，以提供第一层第n集合的变换系数组TC(1，n)。
阶段615也可以包括：阶段616，用于提取针对每一个变换系数组的运动向量；阶段617，用于确定与变换系数组的集合相关联的所有的运动向量是否是相同的；阶段618，用于基于阶段617的确定来产生单个运动向量指示符(SMV(1，n))，该单个运动向量指示符(SMV(1，n))用于指示与TC(1，n)相关联的所有运动向量是否是相同的。
阶段615之后是阶段620，用于确定是完成了对于TC(1，n)的解码处 理(并且跳到阶段622)还是继续进行解码处理并且产生当处理TC(2，n)时将需要的信息(并且跳到阶段625)。
阶段622包括：完成对于TC(1，n)的解码处理，并且跳到阶段635。
阶段625包括：产生第一层第n集合的非零数据结构NZD(1，n)和第一层第n集合的非零标识符I(1，n)。NZD(1，n)仅包括非零第一层第n集合的变换系数组，并且不包括零值第一层第n集合的变换系数组。第一层第n集合的变换系数组与第一质量水平相关联。第一层第n集合的非零指示符指示非零第一层第n集合的变换系数组。
阶段625之后是阶段630，用于向存储单元写入NZD(1，n)和I(1，n)。
NZD(1，n)向存储器的写入可以是有条件，即，只有当NZD(1，n)包括至少一个非零第一层第n集合的变换系数组时，才将它写入存储单元。通过阶段632图示这一点。
阶段630也包括阶段633，用于根据阶段617的确定来向存储单元写入单个运动向量标识符SMV(1，n)和每个TC(1，n)的至少一个运动向量(MV(1，n))。阶段631可以包括：向单个运动向量数据结构S写入达到每个TC(1，n)单个运动向量，并且，向多个运动向量数据结构MU写入TC(1，n)的多个运动向量-如果它们存在的话。单个运动向量指示符SMV(1，n)指示是从S还是MU获取运动向量。
阶段630之后是阶段635，用于确定是处理第一层视频流的其他子集，将n增大1(n＝n+1)，并且跳到阶段610，还是通过处理增强层信息来继续解码处理，并且跳到阶段641。
阶段635可以被跟随有阶段640，用于从存储单元调取第k层第n集合的非零数据结构NZD(k，n)、第k层第n集合的非零标识符l(n，k)和诸如 第(k+1)层第n编码的宏块的第(k+1)层信息。
为了进一步减少在层之间的数据的传送，从存储单元的数据的调取、NZD(k，n)的调取以及附加或可替选的l(n，k)的调取可以是有条件的，如阶段641-646所示。
阶段641-646是阶段640的替选阶段。为了说明的简单，图4图示阶段640和阶段641-646二者。阶段640和连接到阶段640的箭头被虚线化，以图示阶段640是阶段641-646的替选。
阶段641包括：调取IGNORE(k+1)，IGNORE(k+1)指示是否忽略来自在前的层的信息。
阶段641之后是阶段642，用于基于IGNORE(k+1)的值来确定是(a)忽略与在前的层(基础层直到第k层)相关的信息，并且跳到阶段643；还是(b)不忽略与在前的层相关的信息，并且跳到阶段644。
阶段643包括：与第k层信息无关地处理EM(k+1，n)，以提供TC(k+1，n)。这个处理与基础层编码的宏块的处理相似，并且可以包括阶段615。阶段643之后是阶段660。
阶段644包括获取EM(k+1，n)和I(k，n)。
步骤644之后是阶段645，用于确定NZD(k，n)是否是空组(所有的第k层第n集合的变换系数组是0)。如果回答是肯定的，则不从存储单元获取NZD(n，k)，并且阶段644之后是阶段643。
如果NZD(k.n)不是空组，则阶段645之后是获取NZD(k，n)的阶段646。阶段646之后是阶段650。
阶段644可以包括：获取SMV(1，k)，并且基于SMV(1，k)的值来获取来自S的一个运动向量或来自MU的多个运动向量。
阶段650包括：通过解码器处理第k层第n集合的非零数据结构(NZD(k，n))、第k层第n集合的非零标识符(I(k，n))和第(k+1)层第n编码宏块(EM(k+1，n))，以提供第(k+1)层第n集合的变换系数组TC(k+1，n)。
阶段650可以包括阶段651、652、653、654、655和656。
阶段651包括：处理M(k+1，n)以提供第(k+1)层第n集合的中间变换系数组ITC(k+1，n)。
阶段652包括：从NZD(k，n)和I(k，n)重建TC(k，n)。
阶段653包括：合并TC(k，n)和ITC(k+1，n)以提供TC(k+1，n)。
阶段650还可以包括阶段654、655和656。
阶段654包括：提取针对每一个变换系数组的运动向量。
阶段655包括：确定与变换系数组的集合相关联的所有运动向量是否是相同的。
阶段656包括：基于阶段655的确定来产生单个运动向量指示符(SMV(k+1，n))，该单个运动向量指示符(SMV(k+1，n))用于指示与TC(k+1，n)相关联的所有运动向量是否是相同的。
步骤650之后是阶段660，用于确定是完成对于TC(k+1，n)的解码处理(并且跳到阶段662)，还是通过处理更高质量层来继续TC(k+1，n) 的解码处理(并且跳到阶段670)。
阶段662包括：完成对于TC(k+1，n)的解码处理，并且跳到阶段685。
阶段670包括：产生第(k+1)层第n集合的非零数据结构(NZD(k+1，n))和第(k+1)层第n集合的非零标识符(I(k+1，n))。NZD(k+1，n)仅包括非零的第(k+1)层第n集合的变换系数组，并且不包括零值第(k+1)层第n集合的变换系数组。TC(k+1，n)与第(k+1)质量水平相关联。I(k+1，n)指示非零的第(k+1)层第n集合的变换系数组。
阶段670之后是阶段680，用于向存储单元写入NZD(k+1，n)和I(k+1，n)。
NZD(k+1，n)向存储器的写入可以是有条件的，即只有当NZD(k+1，n)包括至少一个非零的第(k+1)层第n集合的变换系数组时才可以向存储单元写入NZD(k+1，n)。
步骤680可以包括阶段681，用于根据阶段655的确定来向存储单元写入单个运动向量标识符SMV(k，n)和每个TC(k，n)的至少一个运动向量(MV(k，n))。阶段681可以包括：向单个运动向量数据结构S写入达到每个TC(k，n)的单个运动向量，并且向多个运动向量数据结构MU写入TC(1，n)的多个运动向量-如果它们存在的话。单个运动向量指示符SMV(1，n)指示是从S还是MU获取运动向量。
步骤680之后是阶段685，用于确定是否处理第(k+1)层视频流的其他子集-第(k+1)层的其他编码的宏块。如果回答为是，则在阶段685之后增大n，并且跳到阶段641。否则，阶段685之后是阶段687，用于确定是否提高视频流的质量。如果回答是否，则该方法结束。否则，阶段687之后是阶段688，用于增大k(k＝k+1)。阶段688之后是阶段640。
方法600可以处理在图2中所示的数据结构的任何一个。例如，第一非零数据结构可以包括非零第一变换系数组的有序且连续的序列。
阶段610、630、640和670的任何一个可以包括执行具有突发大小的多个突发。突发可以包括通过数据传送单元来交换多个信息比特。每一个非零数据结构的非零变换系数组可以与突发大小对准。因此，突发大小可以是非零系数组的大小的整数倍。
可以与一个或多个在前的增强层的信息无关地进行特定增强层的解码。可以提供“跳过在前的层”指示符，并且这个指示符可以指示忽略在前的增强层的信息。在该情况下，以与第一层相同的方式来处理特定增强层。参见在图4中给出的示例，阶段550将包括：通过解码器处理第(k+1)层信息，以提供第(k+1)变换系数组。
将使用下面的假设来进一步说明方法600：(a)一个编码的宏块接下一个编码的宏块地执行方法600，(b)在处理另一层的编码的宏块之前，处理一层的所有编码的宏块，(c)该处理包括处理三个层，每一个层包括N个宏块，(d)方法600包括阶段640而不是阶段641-646。
610 获取EM(1，1)，K＝1，n＝1
615 处理EM(1，1)以提供TC(1，1)、MV(1，1)和SMV(1，1)
620 确定继续解码
625 产生NZD(1，1)和I(1，1)
630 向存储单元写入SMV(1，1)、一个或多个MV(1，1)、NZD(1，1)和I(1，1)
635 确定处理第一层的其他编码的宏块，n＝n+1
610 获取M(1，2)，K＝1，n＝2
615 处理M(1，2)以提供TC(1，2)、MV(1，2)和SMV(1，2)
620 确定继续解码
625 产生NZD(1，2)和I(1，2)
630 向存储单元写入SMV(1，2)、一个或多个MV(1，2)、NZD(1，2)和I(1，2)
635 确定处理第一层的其他编码的宏块，n＝n+1
重复阶段610-630，直到n＝N
640 获取EM(1，N)，K＝1，n＝N
650 处理M(1，N)以提供TC(1，N)、MV(1，N)和SMV(1，N)
660 确定继续解码
670 产生NZD(1，N)和I(1，N)
680 向存储单元写入SMV(1，N)、一个或多个MV(1，N)、NZD(1，N)和I(1，N)
685 确定处理第二层的其他编码的宏块
640 获取EM(2，1)，k＝2，n＝1
650 处理M(2，1)以提供TC(2，1)、MV(2，1)和SMV(2，1)
660 确定继续解码
670 产生NZD(2，1)和I(2，1)
680 向存储单元写入SMV(2，1)、一个或多个MV(2，1)、NZD(2，1)和I(2，1)
685 确定处理第一层的其他编码的宏块，n＝n+1
640 获取EM(2，2)，k＝2，n＝2
650 处理M(2，2)以提供TC(2，2)、MV(2，1)和SMV(2，2)
660 确定继续解码
670 产生NZD(2，2)和I(2，2)
680 向存储单元写入SMV(2，2)、一个或多个MV(2，2)、NZD(2，2)和I(2，2)
685 确定处理第一层的其他编码的宏块，n＝n+1
重复阶段610-630，直到n＝N
640 获取EM(2，N)，K＝1，n＝N
650 处理M(2，N)以提供TC(2，N)、MV(2，N)和SMV(2，N)
660 确定继续解码
670 产生NZD(2，N)和I(2，N)
680 向存储单元写入SMV(2，N)、一个或多个MV(2，N)、NZD(2，N)和I(2，N)
685 确定处理第三层的其他编码的宏块
640 获取M(3，1)，K＝3，n＝1
650 处理M(3，1)以提供TC(3，1)、MV(3，1)和SMV(3，1)
660 确定完成对于TC(3，1)的解码
662 完成对于TC(3，1)的解码处理
685 确定处理第三层的其他编码的宏块，n＝n+1
640 获取EM(3，2)，k＝3，n＝2
650 处理M(3，2)以提供TC(3，2)、MV(3，2)和SMV(3，2)
660 确定完成对于TC(3，2)的解码
662 完成对于TC(3，2)的解码处理
685 确定处理第三层的其他编码的宏块，n＝n+1
重复阶段610-635，直到n＝N
640 获取EM(3，N)，k＝3，n＝N
650 处理M(3，N)以提供TC(3，N)、MV(3，N)和SMV(3，N)
660 确定完成对于TC(3，N)的解码
662 完成对于TC(3，N)的解码处理
表2
如上所述的方法600包括对于每一个层、对于每一个获取的编码的宏块而言的(TCI(k+1，n)和TC(k，n)的)合并处理。注意，可以对多个层执行一次合并，并且甚至对整个解码处理执行一次合并。
如果例如对整个解码处理执行一次合并，则阶段653将不包括所述合并。阶段662将包括完成对于TCI(k+1，n)的解码处理，而该完成可以包括TCI(1，n)...TCI(N，n)的合并，并且阶段670将包括产生表示TCI(k+1，n)的NZD(k+1，n)和I(k+1，n)。
图5示意性地示出视频处理系统800的实施例的示例。
视频处理系统800可以包括存储单元810、解码器820、数据传送单元830和控制器840。控制器840可以通过向存储单元810、解码器820和数据传送单元830发送指令和时序信号来管理这些模块。
视频处理系统800被图示为具有输入/输出端口890。这个端口可以连接到显示器用于显示解码的视频流，可以连接到存储单元，并且可以连接到RF前端等。
解码器820包括：(i)第二变换系数组产生器821，其用于处理第二层信息和第一非零数据结构，以提供第二变换系数组；(ii)第二非零数据结构产生器822，其用于产生仅包括非零第二变换系数组的第二非零数据结构；以及，(iii)第二非零指示符产生器823，其用于产生指示非零变换系数组的第二非零指示符。
图5图示可以在存储单元810中存储的各种数据结构。例如，这些数据结构包括S901、MU902、第一层10、第二层20、第三层30、第k层40(假定k大于3)、TC(n，k)188、I(n，k)288、NZD(n，k)388、TCI(n，k)488、II(n，k)588、SMV(n，k)910、IGNORE(k+1)888和EMV(n，k)920。
视频处理系统800可以执行方法600。下面的表图示由每一个解码器820、数据传送单元830和控制器840执行的方法600的阶段。存储单元810存储第一层信息、一个或多个增强层信息、多个非零数据结构、多个非零标识符和运动向量等。
注意，解码器820可以执行由控制器840执行的阶段中的至少一些。
操作的顺序 数据传送单元 解码器 控制器
1 610(获取) 610(将k设定为1)
2 615
3 620
4 622
5 625
6 627
7 628
8 630
9 635
10 640、641、644、646 642、643、645
11 650
12 660
13 670
14 675
15 680
16 685
17 688
表3
因此，数据传送单元830可以被构造成：从存储单元获取第一层信息；(ii)向存储单元写入第一层第n集合的非零数据结构和第一层第n集合的非零标识符；(iii)向存储单元写入单个运动向量标识符SMV(1，n)并且根据SMV(1，n)向存储单元写入每个TC(1，n)的至少一个运动向量(MV(1，n))；(iv)向单个运动向量数据结构S写入达到每个TC(1，n)的单个运动向量，并且向多个运动向量数据结构写入TC(1，n)的多个运动向量-如果它们存在的话；(v)从存储单元调取第k层第n集合的非零数据结构、第k层第n集合的非零标识符和诸如第(k+1)层第n个编码的宏块的第(k+1)层信息；(vi)向存储单元写入NZD(k+1，n)和I(k+1，n)；(vii)向存储单元写入单个运动向量标识符SMV(k，n)，并且根据SMV(k，n)来向存储单元写入每个TC(k，n)至少一个运动向量(MV(k，n))；(viii)向单个运动向量数据结构S写入达到每个TC(1，n)的单个运动向量；(ix)向多个运动向量数据结构MU写入TC(k，n)的多个运动向量-如果它们存在的话；(x)调取IGNORE(k+1)；(xi)获取EM(k+1，n)和I(k，n)；以及(xii)获取NZD(k，n)。
解码器820也可以包括：(i)第一层处理器820(1)，其被布置成处理第一层第n个编码的宏块，以提供第一层第n集合的变换系数组TC(1，n)；(ii)运动向量提取器820(2)，其被布置成提取针对每一个变换系数组的运动向量；(iii)解码器控制器820(3)，其被布置成确定与变换系数组的集合相关联的所有运动向量是否是相同的；(iv)单个运动向量指示符产生器820(4)，其被布置成基于所述确定来产生单个运动向量指示符(SMV(1，n))，该单个运动向量指示符(SMV(1，n))用于指示与TC(1，n)相关联的所有运动向量是否是相同的；(iv)解码处理完成模块820(4)，其被布置成完成对于TC(1，n)的解码处理；(v)第一层非零数据结构产生器820(5)，其被布置成产生第一层第n集合的非零数据结构NZD(1，1)；(vi)第一层非零标识符产生器820(6)，其被布置成产生第一层第n集合的非零标识符I(1，1)；(vii)变换系数组产生器820(7)，其被布置成处理第k层第n集合的非零数据结构(NZD(k，n))、第k层第n集合的非零标识符(I(k，n))和第(k+1)层第 n个编码的宏块(M(k+1，n))，以提供第(k+1)层第n集合的变换系数组TC(k+1，n)；(viii)中间集合产生器820(8)，其被布置成处理M(k+1，n)以提供第(k+1)层第n集合的中间变换系数组ITC(k+1，n)；(ix)重建模块820(9)，其被布置成从NZD(k，n)和I(k，n)重建TC(k，n)；以及，(xi)合并单元820(10)，其被布置成合并TC(k，n)和ITC(k+1，n)以提供TC(k+1，n)。
因此，控制器840可以被构造成：(i)将层索引k设定为1(k＝1)，将编码的宏块索引n设定为1(n＝1)；(ii)确定是完成对于TC(1，n)的解码处理还是通过处理更高质量层来继续解码处理；(iii)确定是处理第一层视频流的其他子集，还是通过处理增强层信息来继续解码处理；(iv)确定是处理第(k+1)层视频流的其他子集-第(k+1)层的其他编码的宏块，还是通过处理一个或多个附加的增强层信息来继续解码处理；(v)增大索引k(k＝k+1)。
视频处理系统800可以以串行的方式-一个编码的宏块接下一个编码的宏块并且一层接一层-来执行方法600，但是可以以流水线或并行的方式来执行方法600，因此包括用于执行方法600的多个缓冲器/寄存器/计算单元。
注意，虽然可以针对每一个非零数据结构分配可变长度的存储器空间，但是可以对于每一个非零数据结构分配固定存储器空间。各种数据结构(诸如S901、EU902和宏块类型信息)可以被编组在一起。
非零数据结构和非零标识符可以被写入到双缓冲器中，其中，更新的数据结构可以替换较旧的数据结构。
在上面的说明书中，已经参考本发明的实施例的具体示例描述了本发明。然而显然，在不偏离在所附的权利要求中阐述的本发明的较宽精神和范围的情况下，可以在其中进行各种修改和改变。
本领域内的技术人员可以认识到，在逻辑块之间的边界仅是说明性的，并且可替选的实施例可以合并逻辑块或电路元件，或在各种逻辑块或电路元件上施加功能性的替选分解。因此，应该理解，在此描述的架构仅是示例性的，并且事实上，可以实现用于实现相同功能性的许多其他架构。
用于实现相同功能性的组件的任何布置有效地“相关联”，使得实现期望的功能性。因此，在此被组合来实现具体功能性的任何两个组件可以被看作彼此“相关联”，使得实现期望的功能性，而与架构或中间组件无关。同样，如此相关联的任何两个组件也可以被看作彼此“可操作地连接”或“可操作地耦合”，以实现期望的功能性。
此外，本领域内的技术人员可以认识到，在上述操作之间的边界仅是说明性的。该多个操作可以被组合为单个操作，单个操作可以被分布在附加的操作中，并且可以在时间上至少部分地重叠地执行操作。此外，替选的实施例可以包括特定操作的多个实例，并且可以在各种其他实施例中改变操作的顺序。
此外，例如，所述示例或其部分可以例如以任何适当类型的硬件描述语言被实现为物理电路或可转换为物理电路的逻辑表示的软或代码表示。
此外，本发明不限于在非可编程硬件中实现的物理装置或单元，而是也可以被应用在可编程装置或单元中，该可编程装置或单元能够通过根据适当的程序代码操作来执行期望的装置功能，该可编程装置或单元诸如是大型计算机、微型计算机、服务器、工作站、个人计算机、笔记本、个人数字助理、电子游戏、汽车的和其他的嵌入系统、蜂窝电话和各种其他无线装置，它们在本申请中被共同表示为“计算机系统”。
然而，其他修改、改变和替代也是可能的。因此要在说明性而不是限定性意义上看待说明书和附图。
本发明也可以实现为用于在计算机系统上运行的计算机程序，所述计算机程序至少包括用于当运行在诸如计算机系统的可编程设备上时执行根据本发明的方法的步骤或使得可编程设备能够执行根据本发明的装置或系统的功能的代码部分。
计算机程序是诸如具体应用程序和/或操作系统的一系列指令。计算机程序可以例如包括下述部分中的一个或多个：子例程、功能、过程、对象方法、对象实现方式、可执行应用、小型应用程序、小服务程序、源代码、目标代码、共享库/动态负载库和/或被设计成用于在计算机系统上执行的其他指令序列。
计算机程序可以被内部存储在非暂时计算机可读介质上。计算机可读介质可以是计算机程序产品的一部分。计算机程序的全部或一些可以提供在永久地、可装卸地或远程耦合到信息处理系统的非暂时计算机可读介质上。该非暂时计算机可读介质可以被包括在计算机程序产品中，并且可以例如并且无限制地包括下述部分中的任何多个：磁存储介质，其包括盘和带存储介质；光存储介质，诸如致密盘介质(例如，CD-ROM、CD-R等)和数字视频盘存储介质；非易失性存储器存储介质，其包括基于半导体的存储单元，诸如快闪存储器、EEPROM、EPROM、ROM；铁磁数字存储器；MRAM；易失性存储介质，包括寄存器、缓冲器或高速缓存、主存储器、RAM等。
计算机处理通常包括由操作系统使用来管理处理的执行的所执行(运行)的程序或程序的一部分、当前程序值和状态信息以及资源。操作系统(OS)是管理计算机的资源的共享并且向编程者提供用于访问那些资源的接口的软件。操作系统处理系统数据和用户输入，并且 通过向用户和系统的程序分配和管理作为服务的任务和内部系统资源来响应。
计算机系统可以例如包括至少一个处理单元、相关联的存储器和多个输入/输出(I/O)装置。当执行计算机程序时，计算机系统根据计算机程序来处理信息，并且经由I/O装置来产生得到的输出信息。
在权利要求中，在括号之间布置的任何附图标记不应当被解释为限制权利要求。词“包括”不排除除了在权利要求中列出的那些之外的其他元素或步骤的存在。此外，在此使用的术语“一”或“一个”被限定为一个或大于一个。此外，即使当同一权利要求包括引导短语“一个或多个”或“至少一个”和诸如“一个”的不定冠词时，在权利要求中的诸如“至少一个”和“一个或多个”的引导短语的使用不应当被解释为暗示由不定冠词“一个”对于另一个权利要求元素的引入将包含这样的引入权利要求元素的任何特定权利要求限制到仅包括一个这样的元素的发明。对于定冠词的使用，这一点也成立。除非另外指示，否则诸如“第一”和“第二”的术语用于任意地在这样的术语描述的元素之间相区别。因此，这些术语不必然意欲指示这样的元素的在时间上或其他的优先化。仅在相互不同的权利要求中描述特定措施的事实不指示不能有益地使用这些措施的组合。

Claims (12)

1.一种视频处理系统，包括：
存储单元，所述存储单元用于存储第一非零数据结构，所述第一非零数据结构仅包括第一层宏块的非零第一变换系数组；以及，用于存储第二层信息，所述第二层信息包括至少一个编码第二层宏块，所述至少一个编码第二层宏块与在图像内的所述第一层宏块的位置相对应；
解码器，所述解码器连接到所述存储单元，包括：
第二变换系数组产生器，所述第二变换系数组产生器用于处理所述第二层信息和所述第一非零数据结构，以提供具有高于所述第一层质量水平的质量水平的宏块的第二变换系数组；
第二非零数据结构产生器，所述第二非零数据结构产生器用于产生第二非零数据结构，所述第二非零数据结构仅包括所述第二变换系数组的非零第二变换系数组；以及
第二非零指示符产生器，所述第二非零指示符产生器用于产生用于指示非零变换系数组的第二非零指示符，其中，所述非零指示符的每个设定位指示非零变换系数组；以及
数据传送单元，所述数据传送单元连接到所述存储单元并且连接到所述解码器，用于仅在所述第二非零数据结构包括至少一个第二非零变换系数组的情况下向所述解码器传送所述第一非零数据结构和所述第二层信息；并且用于向所述存储单元传送所述第二非零指示符。
2.根据权利要求1所述的视频处理系统，其中，所述第二非零数据结构包括非零第二变换系数组的有序且连续的序列。
3.根据权利要求1或2中的任何一项所述的视频处理系统，其中，所述数据传送单元被构造成在具有突发大小的多个突发中写入所述第二非零数据结构；其中，所述第二非零数据结构的非零第二变换系数组与所述突发大小对准。
4.根据权利要求1或2中的任何一项所述的视频处理系统，其中，所述数据传送单元被构造成，仅当所述第二非零数据结构包括至少一个第二非零变换系数组时，向所述存储单元写入所述第二非零数据结构。
5.根据权利要求1或2中的任何一项所述的视频处理系统，其中，所述解码器被构造成基于所述第一变换系数组和所述第二变换系数组来提供解码的视频流。
6.根据权利要求1或2中的任何一项所述的视频处理系统，被构造成处理视频流的变换系数组的多个集合中的每一个集合；其中，变换系数组的每一个集合与多个运动向量相关联；其中，所述数据传送单元被构造成，如果与变换系数组的集合相关联的所有运动向量彼此相等，向所述存储单元写入用于所述变换系数组的集合的仅单个运动向量。
7.根据权利要求1或2中的任何一项所述的视频处理系统，其中，所述数据传送单元进一步被构造成向所述存储单元写入所述第二非零数据结构。
8.一种用于处理视频的方法，所述方法包括：
从存储单元调取第一非零数据结构，所述第一非零数据结构仅包括第一层宏块的非零第一变换系数组；
从所述存储单元调取第二层信息，所述第二层信息包括至少一个编码第二层宏块，所述至少一个编码第二层宏块与在图像内的所述第一层宏块的位置相对应；
通过视频解码器来处理所述第二层信息和所述第一非零数据结构，以提供具有高于所述第一层质量水平的质量水平的宏块的第二变换系数组；
通过所述视频解码器来产生第二非零数据结构，所述第二非零数据结构仅包括所述第二变换系数组的非零第二变换系数组；
产生用于指示非零变换系数组的第二非零指示符，其中，所述非零指示符的每个设定位指示非零变换系数组；以及
向所述存储单元写入所述第二非零指示符；以及
仅在所述第二非零数据结构包括至少一个第二非零变换系数组的情况下，向所述存储单元写入所述第二非零数据结构。
9.根据权利要求8所述的方法，其中，所述第二非零数据结构包括非零第二变换系数组的有序且连续的序列。
10.根据权利要求8或9所述的方法，包括：在具有突发大小的多个突发中写入所述第二非零数据结构；其中，所述第二非零数据结构的非零第二变换系数组与所述突发大小对准。
11.根据权利要求8或9中的任何一项所述的方法，包括：
对于视频流的变换系数组的多个集合中的每一个集合重复调取、处理以及产生的阶段；其中，变换系数组的每一个集合与多个运动向量相关联；以及
如果与所述集合相关联的所有运动向量彼此相等，则仅向所述存储单元写入每个集合的单个运动向量。
12.根据权利要求8或9中的任何一项所述的方法，包括：通过所述视频解码器来完成由所述第一变换系数组和所述第二变换系数组表示的视频流的解码处理。
CN201110147477.9A 2010-05-27 2011-05-27 用于管理在存储单元和解码器之间的信息传送的视频处理系统和方法 Expired - Fee Related CN102263949B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/788,386 2010-05-27
US12/788,386 US9143793B2 (en) 2010-05-27 2010-05-27 Video processing system, computer program product and method for managing a transfer of information between a memory unit and a decoder

Publications (2)

Publication Number Publication Date
CN102263949A CN102263949A (zh) 2011-11-30
CN102263949B true CN102263949B (zh) 2016-11-02

Family

ID=44279733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110147477.9A Expired - Fee Related CN102263949B (zh) 2010-05-27 2011-05-27 用于管理在存储单元和解码器之间的信息传送的视频处理系统和方法

Country Status (3)

Country Link
US (1) US9143793B2 (zh)
EP (1) EP2391132B1 (zh)
CN (1) CN102263949B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120035096A (ko) * 2010-10-04 2012-04-13 한국전자통신연구원 쿼드 트리 변환 구조에서 부가 정보의 시그널링 방법 및 장치
US8755438B2 (en) * 2010-11-29 2014-06-17 Ecole De Technologie Superieure Method and system for selectively performing multiple video transcoding operations
US9210442B2 (en) 2011-01-12 2015-12-08 Google Technology Holdings LLC Efficient transform unit representation
US9380319B2 (en) 2011-02-04 2016-06-28 Google Technology Holdings LLC Implicit transform unit representation
US9219915B1 (en) 2013-01-17 2015-12-22 Google Inc. Selection of transform size in video coding
US9544597B1 (en) 2013-02-11 2017-01-10 Google Inc. Hybrid transform in video encoding and decoding
US9967559B1 (en) 2013-02-11 2018-05-08 Google Llc Motion vector dependent spatial transformation in video coding
US9674530B1 (en) 2013-04-30 2017-06-06 Google Inc. Hybrid transforms in video coding
US9565451B1 (en) 2014-10-31 2017-02-07 Google Inc. Prediction dependent transform coding
US9769499B2 (en) 2015-08-11 2017-09-19 Google Inc. Super-transform video coding
US10277905B2 (en) 2015-09-14 2019-04-30 Google Llc Transform selection for non-baseband signal coding
US9807423B1 (en) 2015-11-24 2017-10-31 Google Inc. Hybrid transform scheme for video coding
CN105306950B (zh) * 2015-12-07 2018-06-15 河南工程学院 一种反馈粗量化重建帧的视频压缩远程传输系统
US11122297B2 (en) 2019-05-03 2021-09-14 Google Llc Using border-aligned block functions for image compression

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529554B1 (en) * 2000-06-29 2003-03-04 Intel Corporation Low branch-mispredict technique for MPEG run length encoding
CN1675932A (zh) * 2002-08-06 2005-09-28 皇家飞利浦电子股份有限公司 用于视频编码的采用后向自适应的速率失真优化数据分割系统和方法
US20060095943A1 (en) * 2004-10-30 2006-05-04 Demircin Mehmet U Packet scheduling for video transmission with sender queue control

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095783B1 (en) * 1992-06-30 2006-08-22 Discovision Associates Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto
US6275531B1 (en) * 1998-07-23 2001-08-14 Optivision, Inc. Scalable video coding method and apparatus
JP2006237656A (ja) * 2003-02-28 2006-09-07 Secom Co Ltd 符号化信号分離・合成装置、差分符号化信号生成装置、差分符号化信号抽出装置、符号化信号分離・合成方法、符号化信号分離・合成プログラム
US7769088B2 (en) 2003-05-28 2010-08-03 Broadcom Corporation Context adaptive binary arithmetic code decoding engine
US7472151B2 (en) 2003-06-20 2008-12-30 Broadcom Corporation System and method for accelerating arithmetic decoding of video data
US8682097B2 (en) * 2006-02-14 2014-03-25 DigitalOptics Corporation Europe Limited Digital image enhancement with reference images
JP4262014B2 (ja) * 2003-07-31 2009-05-13 キヤノン株式会社 画像撮影装置および画像処理方法
US20050259747A1 (en) 2004-05-21 2005-11-24 Broadcom Advanced Compression Group, Llc Context adaptive binary arithmetic code decoder for decoding macroblock adaptive field/frame coded video data
US20060078049A1 (en) * 2004-10-13 2006-04-13 Nokia Corporation Method and system for entropy coding/decoding of a video bit stream for fine granularity scalability
US20060153294A1 (en) * 2005-01-12 2006-07-13 Nokia Corporation Inter-layer coefficient coding for scalable video coding
US8576924B2 (en) * 2005-01-25 2013-11-05 Advanced Micro Devices, Inc. Piecewise processing of overlap smoothing and in-loop deblocking
US7525456B2 (en) 2005-04-15 2009-04-28 Qpixel Technology, Inc. Methods for adaptively selecting entropy encoding modes
US7974341B2 (en) * 2005-05-03 2011-07-05 Qualcomm, Incorporated Rate control for multi-layer video design
US7920628B2 (en) * 2005-07-29 2011-04-05 Broadcom Corporation Noise filter for video compression
US7221296B2 (en) 2005-08-22 2007-05-22 Streaming Networks (Pvt.) Ltd. Method and system for fast context based adaptive binary arithmetic coding
WO2008008888A2 (en) * 2006-07-13 2008-01-17 Qualcomm Incorporated Video coding with fine granularity scalability using cycle-aligned fragments
US8233545B2 (en) 2006-08-21 2012-07-31 Texas Instruments Incorporated Run length encoding in VLIW architecture
US7535387B1 (en) 2007-09-10 2009-05-19 Xilinx, Inc. Methods and systems for implementing context adaptive binary arithmetic coding
US8077772B2 (en) * 2007-11-09 2011-12-13 Cisco Technology, Inc. Coding background blocks in video coding that includes coding as skipped
US8170107B2 (en) 2008-03-06 2012-05-01 Lsi Corporation Flexible reduced bandwidth compressed video decoder
KR101144539B1 (ko) * 2008-06-05 2012-05-14 한국전자통신연구원 스케일러블 비디오 코딩 비트스트림의 적응 변환 장치 및 그 방법
KR100963424B1 (ko) 2008-07-23 2010-06-15 한국전자통신연구원 스케일러블 영상 복호화기 및 그 제어 방법
US8451903B2 (en) * 2009-05-14 2013-05-28 Massachusetts Institute Of Technology Selecting transforms for compressing visual data
NO330107B1 (no) 2009-07-09 2011-02-21 Tandberg Telecom As Datamaskinimplementert tidlig dropping
US8705623B2 (en) * 2009-10-02 2014-04-22 Texas Instruments Incorporated Line-based compression for digital image data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529554B1 (en) * 2000-06-29 2003-03-04 Intel Corporation Low branch-mispredict technique for MPEG run length encoding
CN1675932A (zh) * 2002-08-06 2005-09-28 皇家飞利浦电子股份有限公司 用于视频编码的采用后向自适应的速率失真优化数据分割系统和方法
US20060095943A1 (en) * 2004-10-30 2006-05-04 Demircin Mehmet U Packet scheduling for video transmission with sender queue control

Also Published As

Publication number Publication date
US20110293009A1 (en) 2011-12-01
EP2391132B1 (en) 2015-11-04
CN102263949A (zh) 2011-11-30
US9143793B2 (en) 2015-09-22
EP2391132A1 (en) 2011-11-30

Similar Documents

Publication Publication Date Title
CN102263949B (zh) 用于管理在存储单元和解码器之间的信息传送的视频处理系统和方法
CN103299631B (zh) 处理视频数据拼贴的视频编码器/解码器、方法
TW200407031A (en) Spatial prediction based intra coding
CN102497546B (zh) 一种屏幕图像压缩装置及压缩方法
CN1107288C (zh) 用于块结构图像处理系统的图形存储器存储系统和方法
CN101099390B (zh) 为多视图编码排序基准帧
CN104853209A (zh) 图像编码、解码方法及装置
CN106170979A (zh) 恒定质量视频编码
CN107046645A (zh) 图像编解码方法及装置
CN105100814B (zh) 图像编码、解码方法及装置
CN106899861A (zh) 一种图片文件处理方法及其设备、系统
JP2021520162A (ja) ビデオ圧縮処理方法及び装置、電子機器並びに記憶媒体
CN107371031A (zh) 图像编码设备和方法以及图像解码设备和方法
CN102369522A (zh) 计算引擎的并行流水线式集成电路实现
CN105120277A (zh) 图像编码和解码的方法、编码和解码设备以及计算机程序
CN107205149A (zh) 通过参考帧缓冲器跟踪的运动矢量参考选择
CN106170922A (zh) 数据的源编码和解码的设备和方法
CN103841424B (zh) 随机存取存储器中压缩数据的系统及方法
CN110708543A (zh) 结合块匹配和串匹配的图像压缩装置
CN101192303B (zh) 适用于Jpeg2000标准的高速比特平面解码方法及电路
CN102263948B (zh) 用于解码编码的视频流的视频处理系统和方法
CN104904211B (zh) Jctvc-l0227：带有profile-tier-level语法结构的更新的vps_extension
CN110324639A (zh) 用于视频数据的高效熵编码的技术
CN106254883A (zh) 一种视频解码中的反变换方法和装置
CN110324668A (zh) 图像块编码中的变换方法、解码中的反变换方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161102

Termination date: 20200527