CN102262596A - 应用于基本输出输入系统的记忆体读取写入装置及其方法 - Google Patents
应用于基本输出输入系统的记忆体读取写入装置及其方法 Download PDFInfo
- Publication number
- CN102262596A CN102262596A CN2010101889556A CN201010188955A CN102262596A CN 102262596 A CN102262596 A CN 102262596A CN 2010101889556 A CN2010101889556 A CN 2010101889556A CN 201010188955 A CN201010188955 A CN 201010188955A CN 102262596 A CN102262596 A CN 102262596A
- Authority
- CN
- China
- Prior art keywords
- memory
- block
- memory body
- original
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System (AREA)
Abstract
本发明揭露一种应用于基本输出输入系统(BIOS)的记忆体读取写入装置及其方法,该装置包括有一区块选择器以及一缓存器,区块选择器通过一第一接口与一主机之间进行信号的沟通,通过一第二接口与一记忆体之间进行信号的沟通;区块选择器用以选择即将进行写入操作的一记忆体区块为一原始记忆区块或者一交换记忆区块;缓存器用以储存本次写入的该记忆体区块为该原始记忆区块或者该交换记忆区块;其中,当该缓存器所储存的记忆体区块为该原始记忆区块时,该区块选择器选择的该记忆体区块为该交换记忆区块,当该缓存器所储存的记忆体区块为该交换记忆区块,该区块选择器选择的该记忆体区块为该原始记忆区块。
Description
技术领域
本发明涉及一种记忆体读写装置及其方法,特别涉及一种应用于基本输出输入系统(BIOS)的记忆体读写装置及其方法。
背景技术
当计算机的电源开启,基本输出输入系统(BIOS)就会由主机板上的快闪记忆体(flash memory)执行,并将芯片组和记忆体子系统初始化。BIOS会从快闪记忆体中,解压缩到系统的主存储器,并且从系统的主存储器开始执行。计算机系统的BIOS程序代码也包含诊断功能,以保证某些重要硬件组件,例如键盘、磁盘装置、输出输入端口等等,可以正常运作且正确地初始化。几乎所有的BIOS都可以选择性地执行储存于记忆体的设定程序。
目前的BIOS可以让使用者选择由哪个装置启动计算机,如光驱、硬盘、软盘、USB随身碟等等。这项功能对于安装操作系统、以CD或是DVD启动计算机、以及改变计算机找寻开机媒体的顺序特别有用。
一台计算机系统可以包含多个BIOS固件芯片。开机BIOS主要是包含存取基本硬件组件(例如键盘或软盘机)的程序代码。额外的适配卡,例如SCSI/SATA硬盘适配卡、网络适配卡、显示卡等,也会包含自己的BIOS,以补充或取代计算机系统中预设的BIOS程序代码中有关这些硬件的部分。
早期的BIOS是保存在只读存储器中而无法被修改。然而因为BIOS的大小和复杂程度随时间不断增加,而且硬件的更新速度加快,使得BIOS也必须不断更新以支持新硬件,于是BIOS就改为储存在EEPROM或者快闪记忆体中,让使用者可以轻易更新BIOS。
然而,不适当的执行或是终止BIOS更新可能导致计算机或是装置无法使用。为了避免BIOS损坏,有些新的主机板有备份的BIOS(“双BIOS”主机板)。目前的设计是将BIOS复制两份一样的程序,分别除存在两个不同的记忆体中,当主要的系统程序记忆体损坏而开机失败时,由次要的系统程序记忆体进行开机。
当系统开机执行BIOS时,有时会需要将数据写入记忆体中,然而目前的设计方式,BIOS是使用固定地址的记忆体,因此,每次计算机开机时写入的记忆体地址都是固定的,日积月累的使用后容易造成记忆体的损害而无法开机。现有技术大多提出一替代性的BIOS系统以解决BIOS损坏时无法开机的问题,例如前述的备份BIOS即为一例,但对于辅助BIOS执行时的记忆体损坏时的解决方式并未提出一有效的方法。
发明内容
有鉴于记忆体的某些区块因经常性写入而损坏,本发明提供一种应用于基本输出输入系统(BIOS)的记忆体读取写入装置及其方法,可自动而任意的交换挑选的区块进行记忆体的写入与读取。
根据本发明的实施例的一种应用于基本输出输入系统(BIOS)的记忆体读取写入装置,包括有一区块选择器以及一缓存器,区块选择器通过一第一接口与一主机之间进行信号的沟通,通过一第二接口与一记忆体之间进行信号的沟通,其中该记忆体被划分为多个记忆区块,多个该记忆区块至少其中之一被设定为一原始记忆区块,多个该记忆区块至少其中的另一被设定为一交换记忆区块;区块选择器用以选择即将进行写入操作的一记忆体区块为一原始记忆区块或者一交换记忆区块;缓存器用以储存本次写入的该记忆体区块为该原始记忆区块或者该交换记忆区块;其中,当该缓存器所储存的记忆体区块为该原始记忆区块时,该区块选择器选择的该记忆体区块为该交换记忆区块,当该缓存器所储存的记忆体区块为该交换记忆区块,该区块选择器选择的该记忆体区块为该原始记忆区块。
根据本发明的实施例的一种应用于基本输出输入系统(BIOS)的记忆体读取写入方法,是于当一主机开机时且欲进行对该记忆体进行写入操作时,判断目前的模式为手动模式或者为自动模式;若为自动模式,则取得上一次写入操作时所写入的记忆体区块地址为该原始记忆区块或者为该交换记忆区块;以及响应所取得的该记忆体区块选择写入的该记忆体区块地址为该原始记忆区块或者该交换记忆区块。
根据本发明的实施例的一种记忆体写入读取装置,使用者可任意指定需要交换的区块地址,并且可以选择手动模式或者自动模式来达到记忆体地址区块交换的目的。根据本发明所揭露的记忆体写入读取装置,可将系统程序写入与读取的地址作自动且任意的交换,使之记忆体不会因为经常性写入固定地址容易毁坏,以达到延长记忆体寿命的目的。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为本发明所揭露的记忆体写入读取装置的系统方框图;
图2为本发明所揭露的记忆体写入读取装置的方法流程图。
其中,附图标记
100 记忆体读取写入装置
101 区块选择器
102 缓存器
103 模式选择单元
110 主机
120 记忆体
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点,其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施,且根据本说明书所揭露的内容、权利要求范围及图式,任何本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点,但非以任何观点限制本发明的范畴。
请参考图1,为本发明所揭露的记忆体写入读取装置的系统方框图。如图1中所示,本发明所揭露的记忆体读取写入装置100可应用于基本输出入系统(BIOS),当然其它具有类似操作功能的系统,亦即只要需要经常对一记忆体进行写入操作的系统均可应用本发明的架构。
记忆体读取写入装置100包括有一区块选择器101以及一缓存器102,区块选择器101通过一第一接口(图中未示)与一主机110之间进行信号的沟通,通过一第二接口(图中未示)与一记忆体120之间进行信号的沟通。在一实施例中,第一接口与第二接口为串行外围接口(Serial Peripheral Interface,SPI)。本领域普通技术人员可知,可视系统的需要与不同,选择其它形式的接口进行信号的沟通,此并非限定第一接口与第二接口的使用。此处的主机110,可为一计算机主系统,或者前述的BIOS系统,当然这些举例并非用以限定主机110的实施例,而仅作为主机110的示例性说明。
在本发明的实施例中,记忆体120被划分为多个记忆区块,多个记忆区块至少其中之一被设定为一原始记忆区块,至少其中的另一被设定为一交换记忆区块。其划分的方式可依据地址进行划分,每一记忆区块可由一启始地址作为记忆区块的作为读取的依据。这边所指的记忆体是为一种快闪记忆体(FlashMemory),其是为非挥发性记忆体的一种,不需电力来维持数据的储存。又可分为NOR型快闪记忆体以及NAND型快闪记忆体两种,前者用于储存程序代码,后者用于储存数据文件。快闪记忆体用一个浮动闸(Floating Gate)晶体管来储存数据,利用每个晶体管所能储存的数据数量来区分,可以将NAND型快闪记忆体区分为两类:单级储存(Sigle Level Cell,SLC)和多级储存(MultiLevel Cell,MLC)。单级储存具有速度快,耗电量低的优点,但是多级储存的成本比较低。
在一实施例中,区块选择器101用以选择即将进行写入操作的一记忆体区块为一原始记忆区块或者一交换记忆区块。该原始记忆区块的地址与该交换记忆区块的地址是为连续的地址。缓存器102用以储存本次写入的记忆体区块为原始记忆区块或者交换记忆区块,缓存器102储存的方式可以选用储存记忆体区块地址的方式,或者以代码表示记忆体区块。其中,当缓存器102所储存的记忆体区块为原始记忆区块时,区块选择器101选择的记忆体区块为交换记忆区块,当缓存器102所储存的记忆体区块为交换记忆区块,区块选择器101选择的记忆体区块为原始记忆区块。
在又一实施例中,记忆体读取写入装置100还包括有一模式选择单元103,用以供使用者选择该记忆体写入读取装置的模式为手动模式或者自动模式。在自动模式下,记忆体读取写入装置100将依据缓存器102所储存的记忆体区块来改变目前所要写入的记忆体区块。而在手动模式下,记忆体读取写入装置100将依据缓存器102所储存的记忆体区块来决定目前所要写入的记忆体区块。自动模式下时,当缓存器102所储存的记忆体区块为原始记忆区块时,区块选择器101选择的记忆体区块为交换记忆区块,当缓存器102所储存的记忆体区块为交换记忆区块,区块选择器101选择的记忆体区块为原始记忆区块。手动模式下时,当缓存器102所储存的记忆体区块为原始记忆区块时,区块选择器101选择的记忆体区块为原始记忆区块,当缓存器102所储存的记忆体区块为交换记忆区块,区块选择器101选择的记忆体区块为交换记忆区块。
请参考图2,为本发明所揭露的记忆体写入读取装置的方法流程图。
首先将一记忆体划分为多个记忆区块,多个该记忆区块至少其中之一被设定为一原始记忆区块,多个该记忆区块至少其中的另一被设定为一交换记忆区块(步骤201)。
当系统开机时,判断是否发生写入动作,若有发生写入动作则进行记忆体的写入操作(步骤202)。接着判断目前的模式是否为手动模式或者自动模式(步骤203)。若为手动模式,则判断是否要交换记忆体区块地址(步骤204),此处的判断可由判断一交换模式是否开启或关闭来进行判断。接着响应判断结果决定写入记忆体区块地址。当判断结果为不交换记忆体区块地址时,则直接将数据写入原始记忆区块(步骤205)。当判断结果为交换记忆体区块地址时,则直接将数据写入交换记忆区块(步骤206)。亦即手动模式下,当交换模式开启时,则缓存器储存的记忆体区块将为交换记忆区块,则区块选择器也将选择交换记忆区块。当交换模式关闭时,则缓存器储存的记忆体区块将为原始记忆区块,则区块选择器也将选择原始记忆区块。
若步骤203判断结果为自动模式,则接着自缓存器中取得上一次写入操作时所写入的记忆体区块地址为原始记忆区块或者为交换记忆区块(步骤207)。最后响应缓存器所储存的记忆体区块决定写入的记忆体区块地址(步骤208)亦即当缓存器102所储存的记忆体区块为原始记忆区块时,区块选择器101选择的记忆体区块为交换记忆区块,当缓存器102所储存的记忆体区块为交换记忆区块,区块选择器101选择的记忆体区块为原始记忆区块。
根据本发明所揭露的记忆体写入读取装置,当使用者选择手动模式时,可选择交换指定的区块地址或者不交换指定的区块地址。当使用者选择自动模式时,当系统开机且系统程序有发生写入动作时,将自动交换所设定的区块地址。反之,则不做区块交换。当系统下次开机且系统程序有发生写入动作时,将自动不交换所设定的区块地址。反之,则作自动区块交换,依此模式循环,自动的交换或者不交换使用者指定的区块地址。
根据本发明所揭露的记忆体写入读取装置,可将系统程序写入与读取的地址作自动且任意的交换,使之记忆体不会因为经常性写入固定地址容易毁坏,以达到延长记忆体寿命的目的。
上述的方法及系统可使用软件、硬件,或者软件与硬件实现。模块可包含软件、硬件,或者二者皆有-包含软件组件、对象导向软件组件、模拟组件与任务组件、过程、函数、属性、程序、子程序、程序代码段、驱动、固件、微码、电路、数据、数据库、数据结构、表格、阵列、变量、现场可程序门阵列(field programmable gate array;FPGA)、特殊应用集成电路(application-specificintegrated circuit;ASIC)、控制器、计算机以及固件,以实现上述的方法及系统。软件、硬件或者二者组合提供的功能可组合至较少的组件中,或者还分离至额外的组件中。此外,可优先地实现这些组件以执行于一或多个装置之上。
一或多个软件模块、一或多个硬件模块,或者二者皆有的模块也可包含完成上述部分或全部的方法的装置。此外,一或多个软件模块、一或多个硬件模块,或者二者皆有的模块还可包含实现上述任何其它功能或特征的装置。
本发明保护范围的实施例还包含计算机可读取媒体,用于传送或者包含上面储存的计算机可读取指令或数据结构。这种计算机可读取媒体是为可通过计算机装置存取的任何可用的媒体。这种计算机可读取媒体可包含任何储存装置或者任何其它媒体,用于传送或者储存形式为计算机可读取指令或者数据结构的所需的程序代码方法,并且可通过计算机装置存取,上述仅仅为实例,并非限制于此。
当信息通过网络或者另一网络连接(或者硬件接线、无线,或者硬件接线或者无线的组合)被传送或者提供至计算机,计算机适当地视此连接为计算机可读取媒体。如此,任何这种连接适当地称为计算机可读取媒体。上述组合也应该包含于计算机可读取媒介范围之内。计算机可读取指令包含,例如,使得计算装置完成一定功能或者一组功能的指令以及数据。数据结构包含,例如数据框、数据封包、或者其它定义或格式化的数据组,这些数据组具有数据域位,其所包含的信息使得执行有效的方法及作业变的更容易。包含上述实例在内的计算机可读取指令及数据结构可储存或者传输于计算机可读取媒体之上。
上述方法及系统没有要求特定的组件或者功能。如此,上述的任何组件或功能,无论其优点为何,均是可选择的。上述部分或全部的组件及功能也可结合任何其它适当数目的组件及功能而加以使用。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (9)
1.一种应用于基本输出输入系统的记忆体读取写入装置,其中该记忆体被划分为多个记忆区块,多个该记忆区块至少其中之一被设定为一原始记忆区块,多个该记忆区块至少其中的另一被设定为一交换记忆区块,其特征在于,该记忆体读取写入装置包括有:
一区块选择器,用以选择即将进行写入操作的一记忆体区块为该原始记忆区块或者该交换记忆区块;
一缓存器,用以储存本次写入的该记忆体区块为该原始记忆区块或者该交换记忆区块;
一第一接口,用以提供该区块选择器与一主机之间进行信号的沟通;以及
一第二接口,用以提供该区块选择器与该记忆体之间进行信号的沟通;
其中,当该缓存器所储存的该记忆体区块为该原始记忆区块时,该区块选择器选择的该记忆体区块为该交换记忆区块,当该缓存器所储存的该记忆体区块为该交换记忆区块,该区块选择器选择的该记忆体区块为该原始记忆区块。
2.根据权利要求1所述的应用于基本输出输入系统的记忆体读取写入装置,其特征在于,还包括有一模式选择单元,用以供使用者选择该记忆体读取写入装置的模式为手动模式或者自动模式。
3.根据权利要求2所述的应用于基本输出输入系统的记忆体读取写入装置,其特征在于,在该手动模式下时,当该缓存器所储存的该记忆体区块为该原始记忆区块时,该区块选择器选择的该记忆体区块为该原始记忆区块,当该缓存器所储存的该记忆体区块为该交换记忆区块,该区块选择器选择的该记忆体区块为该交换记忆区块。
4.根据权利要求1所述的应用于基本输出输入系统的记忆体读取写入装置,其特征在于,该原始记忆区块的地址与该交换记忆区块的地址为连续的地址。
5.根据权利要求1所述的应用于基本输出输入系统的记忆体读取写入装置,其特征在于,该第一接口或该第二接口为一串行外围接口。
6.一种应用于基本输出输入系统记忆体读取写入方法,其中该记忆体被划分为多个记忆区块,多个该记忆区块至少其中之一被设定为一原始记忆区块,多个该记忆区块至少其中的另一被设定为一交换记忆区块,其特征在于,该记忆体读取写入方法包括有:
当一主机开机时且欲进行对该记忆体进行写入操作时,判断目前的模式为手动模式或者为自动模式;
若为自动模式,则取得上一次写入操作时所写入的记忆体区块地址为该原始记忆区块或者为该交换记忆区块;以及
响应所取得的该记忆体区块选择写入的该记忆体区块地址为该原始记忆区块或者该交换记忆区块,其中,当取得的该记忆体区块为该原始记忆区块时,选择该记忆体区块为该交换记忆区块,当取得的该记忆体区块为该交换记忆区块,选择该记忆体区块为该原始记忆区块。
7.根据权利要求6所述的应用于基本输出输入系统的记忆体读取写入方法,其特征在于,当目前的模式为手动模式时,则包括有下列步骤:
判断是否要交换记忆体区块地址;以及
响应该判断结果决定写入记忆体区块地址的步骤。
8.根据权利要求7所述的应用于基本输出输入系统的记忆体读取写入方法,其特征在于,要交换该记忆区块地址时,该区块选择器选择的该记忆体区块为该交换记忆区块,要不交换记忆区块地址时,该区块选择器选择的该记忆体区块为该原始记忆区块,
9.根据权利要求6所述的应用于基本输出输入系统的记忆体读取写入方法,其特征在于,该原始记忆区块的地址与该交换记忆区块的地址为连续的地址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101889556A CN102262596B (zh) | 2010-05-24 | 2010-05-24 | 应用于基本输出输入系统的记忆体读取写入装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101889556A CN102262596B (zh) | 2010-05-24 | 2010-05-24 | 应用于基本输出输入系统的记忆体读取写入装置及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102262596A true CN102262596A (zh) | 2011-11-30 |
CN102262596B CN102262596B (zh) | 2013-11-20 |
Family
ID=45009230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101889556A Active CN102262596B (zh) | 2010-05-24 | 2010-05-24 | 应用于基本输出输入系统的记忆体读取写入装置及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102262596B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024143A (ja) * | 2004-07-09 | 2006-01-26 | Sony Corp | 情報処理装置、外部装置、ホスト装置、及び通信方法 |
CN1936850A (zh) * | 2005-09-23 | 2007-03-28 | 英业达股份有限公司 | 基本输入/输出系统的设定值存取方法 |
US20080040598A1 (en) * | 1999-08-04 | 2008-02-14 | Super Talent Electronics Inc. | Flash micro-controller with shadow boot-loader SRAM for dual-device booting of micro-controller and host |
CN101206579A (zh) * | 2006-12-18 | 2008-06-25 | 纬创资通股份有限公司 | 避免基本输出入系统程序更新失败的计算机系统及其方法 |
-
2010
- 2010-05-24 CN CN2010101889556A patent/CN102262596B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080040598A1 (en) * | 1999-08-04 | 2008-02-14 | Super Talent Electronics Inc. | Flash micro-controller with shadow boot-loader SRAM for dual-device booting of micro-controller and host |
JP2006024143A (ja) * | 2004-07-09 | 2006-01-26 | Sony Corp | 情報処理装置、外部装置、ホスト装置、及び通信方法 |
CN1936850A (zh) * | 2005-09-23 | 2007-03-28 | 英业达股份有限公司 | 基本输入/输出系统的设定值存取方法 |
CN101206579A (zh) * | 2006-12-18 | 2008-06-25 | 纬创资通股份有限公司 | 避免基本输出入系统程序更新失败的计算机系统及其方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102262596B (zh) | 2013-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9043536B2 (en) | Method of recording mapping information, and memory controller and memory storage apparatus using the same | |
CN103198450B (zh) | 图像形成装置 | |
US9582416B2 (en) | Data erasing method, memory control circuit unit and memory storage apparatus | |
US9880742B2 (en) | Valid data merging method, memory controller and memory storage apparatus | |
US20130013853A1 (en) | Command executing method, memory controller and memory storage apparatus | |
US8195971B2 (en) | Solid state disk and method of managing power supply thereof and terminal including the same | |
US9058256B2 (en) | Data writing method, memory controller and memory storage apparatus | |
US8589619B2 (en) | Data writing method, memory controller, and memory storage apparatus | |
US9177656B2 (en) | Data writing method, memory storage device and memory controlling circuit unit | |
CN106990958A (zh) | 一种扩展组件、电子设备及启动方法 | |
US8832527B2 (en) | Method of storing system data, and memory controller and memory storage apparatus using the same | |
US8255656B2 (en) | Storage device, memory controller, and data protection method | |
TWI698749B (zh) | 資料儲存裝置與資料處理方法 | |
US8914587B2 (en) | Multi-threaded memory operation using block write interruption after a number or threshold of pages have been written in order to service another request | |
CN105718281A (zh) | 一种触摸屏固件升级方法及装置 | |
US9063888B2 (en) | Program code loading and accessing method, memory controller, and memory storage apparatus | |
US9235501B2 (en) | Memory storage device, memory controller thereof, and method for programming data thereof | |
CN106445401B (zh) | 表格更新方法、存储器储存装置及存储器控制电路单元 | |
US20090259796A1 (en) | Data writing method for non-volatile memory and storage system and controller using the same | |
US7861074B2 (en) | Electronic systems using flash memory modules as main storage and related system booting methods | |
CN102890655A (zh) | 存储器储存装置、其存储器控制器与有效数据识别方法 | |
CN102207905A (zh) | 系统恢复方法、存储媒体控制器及存储系统 | |
US9501397B2 (en) | Data writing method, memory controller, and memory storage apparatus | |
US8589620B2 (en) | Data writing method, memory controller, and memory storage apparatus | |
US9710374B2 (en) | Data writing method, memory controller and memory storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |