CN102238425A - 一种基于CX2443x解码内核的数字电视系统 - Google Patents

Abstract

本发明公开了一种基于CX2443x解码内核的数字电视系统。该系统包括数字电视和机顶盒；所述数字电视用于接收机顶盒信号，播放节目；所述机顶盒采用双CPU架构，并采用CX2443x芯片，所述CX2443x芯片对音视频流信号进行完全的解码并最终输出数字的视频和音频信号到机顶盒的编码模块；所述双CPU各自独立地支持Cable Modem和系统的应用程序运行。本发明通过的技术方案，通过利用CX2443x片上的数字电视解码内核，能够对音视频流信号进行完全的解码并最终输出数字的视频和音频信号到编码模块。

Description

一种基于CX2443x解码内核的数字电视系统

技术领域

本发明涉及数字家庭技术领域，具体涉及一种基于CX2443x解码内核的数字电视系统。

背景技术

当前，广播电视正处于模拟技术向数字技术，单向广播向双向交互式传输，基本业务向扩展和增值业务的过渡和发展阶段。

数字有线电视机顶盒正是这一发展阶段的产物。借助机顶盒，人们不仅可以用原有的模拟电视收看数字电视节目，还可利用数字机顶盒交互式功能获得电子节目指南(EPG)、视频点播(VOD)、收发电子邮件、数据广播、远程教育等增值服务。具体操作上，需要在用户终端的模拟电视机上加装机顶盒以完成数字电视信号和数据的接入，并完成视音频信号的解码输出。

对于视音频信号的解码输出，现有技术存在各种不同的方法，人们希望提供一种基于CX2443x解码内核的数字电视系统。

发明内容

本发明要解决的技术问题是提供一种基于CX2443x解码内核的数字电视系统，能够对音视频流信号进行完全的解码并最终输出数字的视频和音频信号。

为解决上述技术问题，本发明的实施例提供以下技术方案实现的：

本发明提供一种基于CX2443x解码内核的数字电视系统：

该系统包括数字电视和机顶盒；

所述数字电视用于接收机顶盒信号，播放节目；

所述机顶盒采用双CPU架构，并采用CX2443x芯片，所述CX2443x芯片对音视频流信号进行完全的解码并最终输出数字的视频和音频信号到机顶盒的编码模块；

所述双CPU各自独立地支持Cable Modem和系统的应用程序运行。

可选的，所述机顶盒以CX24430芯片为核心，还包括电缆调谐器、上行功率放大器、作为固化程序和存储节目参数用的闪存、配合CPU处理和存储数据使用的SDRAM、EEPROM、音频DAC及音视频输出电路和电源单元。

可选的，所述机顶盒的前端射频接入信号包含下行带内的数据流、下行带外的数据流和上行数据流；

其中带内频率的通道用来传输音视频和IP网络的数据，带外频率的通道主要用来传输CATV网络头端的电缆调制解调终端系统和用户端的机顶盒的控制参数和交互信息，而且各种信息和数据在HFC网络上通过频分复用和时分复用得到并行的处理。

可选的，所述CX2443x芯片，包含了完整的STB后端子系统和CM子系统；

所述后端子系统包含有一个视频解码器、一个音频解码器、三个多标准传输流解复用器和高性能的嵌入式32位ARM920T RISC处理器以及集成的外设I/O接口。

上述技术方案可以看出，本发明系统该系统包括数字电视和机顶盒；其中所述机顶盒采用双CPU架构，并采用CX2443x芯片，所述CX2443x芯片对音视频流信号进行完全的解码并最终输出数字的视频和音频信号到机顶盒的编码模块；所述双CPU各自独立地支持Cable Modem和系统的应用程序运行。因此，本发明系统能够对音视频流信号进行完全的解码并最终输出数字的视频和音频信号。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本发明系统结构示意图；

图2是本发明系统中机顶盒终端系统结构框图；

图3是本发明系统前端接入电路图；

图4是本发明数字电视数字解码子系统结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明提供一种基于CX2443x解码内核的数字电视系统，能够对音视频流信号进行完全的解码并最终输出数字的视频和音频信号。

如图1所示，本发明的数字电视系统包括数字电视101、机顶盒102。其中，机顶盒采用CX2443x解码内核。

本发明对器件的选型按以下要求：选择芯片时除了满足基本的接收数字电视功能，还能够使用户通过有线电视网络实现Internet的高速接入，即要具备STB和Cable Modem两种基本的应用模块。根据这一需求，本发明选择了交互数字电视机顶盒单芯片CX24430为核心来设计整个系统。

本发明的系统以CX24430芯片为核心，还包括电缆调谐器(Tuner)、上行功率放大器、作为固化程序和存储节目参数用的闪存、配合CPU处理和存储数据使用的SDRAM、EEPROM、音频DAC及音视频输出电路和电源单元等，此外，还有用于软件调试的Multi-ICE接口和用于终端监控的RS23接口以及USB接口、1394接口和以太物理层RJ45接口等。

如图2所示，是本发明机顶盒终端系统结构框图。

本发明系统的主要创新之处在于系统采用双CPU架构，各自独立地支持Cable Modem和系统的应用程序运行。

基本工作流程是：数字电视信号从电视台经过有线电缆传输到用户后，若要恢复出原始的图像和声音，需要经过多个过程。首先进行信道解调和解码，然后对输出的传输流进行信源解码，包括解复用、音视频解码、图形处理、视频编码和音频DAC等。

以下介绍主要模块的硬件设计。

1、系统前端接入部分的设计

综合业务数字有线电视双模机顶盒的前端射频接入信号主要包含下行带内的数据流(包括音视频和IP网络)、下行带外的数据流和上行数据流(包括带内和带外)；其中带内频率的通道用来传输音视频和IP网络的数据，带外频率的通道主要用来传输CATV网络头端的电缆调制解调终端系统(CMTS)和用户端的机顶盒的控制参数和交互信息，而且各种信息和数据在HFC网络上通过频分复用和时分复用得到并行的处理。

前端接入部分的设计如图3所示。

其中，PMX1338C为集成模块，接收射频信号，包括LNA低噪放大器、同向双工器(将发射和接收的射频信号隔离)和信号分离器(将下行信号分发到相应的端口)；

MT1530包含反混频滤波和上行信号功率放大；

CX2443x用做数字解码和编码以及输出到外部接口。音视频输出部分电路设计在机顶盒接收系统中，CX2443x后端子系统的视频和音频解码器构成了系统音视频输出接口；解码后的音视频信号从半导体晶振输送到立体声DACCS4335，或者从双重的音/视频信号开关输送到CX2161R。

2、音视频解码的原理和电路设计实现

1)音视频信号解码处理的流程

数字电视技术的首要目标是提高传送图像的质量，完成对数字有线电视的相关改造后，不仅传送图像的质量而且传送图像的数量均要得到提高。CX2443x是高度集成的单片IC，它在一块芯片上包含了完整的STB后端子系统和CM子系统。其后端子系统包含有一个视频解码器、一个音频解码器、三个多标准传输流解复用器和高性能的嵌入式32位ARM920T RISC处理器以及集成的外设I/O接口等。CX2443x片上的数字电视解码内核能够对音视频流信号进行完全的解码并最终输出数字的视频和音频信号到编码模块。

信号流的处理过程如图4所示。

完成了解调和信道解码的MPEG II格式或其他格式的音视频信号传输流在解复用模块进入DTDC子系统，它包含了音视频的基本码流、同步信息、程序导航和解密信息。

解复用分析器标识这些不同格式的数据并输送每一格式的数据到相应的内存缓冲器。程序导航和解密信息则被输送到DTDC外部主机；音视频的基本码流被输送到专用的SDRAM中，并通过存储桥传送到相应的解码器以输出音视频的解码数字信号；同步信息则被输送到一个音视频同步机。

2)音视频解码模块的电路设计实现

CX2443x和其他子芯片以及晶振电路协同完成信号的解码处理，这部分设计主要包含音频视频信号模块、系统调试用的JTAG口的电路连接，以及一些外围电路。CX2443x芯片输出完成数字解码的音频和视频到相应的编码模块。JTAG口用来连接外部的调试设备，在实际电路设计中要注意外部晶振电路的配合。机顶盒音视频解码测试经过初步的测试，本样机设计符合以下标准：信道解码遵循DVB-C EN300 429；视频解码遵循MPEG-2 Video(MPML)和MPEG-1 Video；音频解码遵循MPEG-2、MPEG-1和线性PCM。

上述技术方案可以看出，本发明系统该系统包括数字电视和机顶盒；其中所述机顶盒采用双CPU架构，并采用CX2443x芯片，所述CX2443x芯片对音视频流信号进行完全的解码并最终输出数字的视频和音频信号到机顶盒的编码模块；所述双CPU各自独立地支持Cable Modem和系统的应用程序运行。因此，本发明系统能够对音视频流信号进行完全的解码并最终输出数字的视频和音频信号。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁盘或光盘等。

以上对本发明实施例所提供的一种基于CX2443x解码内核的数字电视系统，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (4)

1.一种基于CX2443x解码内核的数字电视系统，其特征在于：

该系统包括数字电视和机顶盒；

所述数字电视用于接收机顶盒信号，播放节目；

所述机顶盒采用双CPU架构，并采用CX2443x芯片，所述CX2443x芯片对音视频流信号进行完全的解码并最终输出数字的视频和音频信号到机顶盒的编码模块；

所述双CPU各自独立地支持Cable Modem和系统的应用程序运行。

2.根据权利要求1所述的一种基于CX2443x解码内核的数字电视系统，其特征在于：

所述机顶盒以CX24430芯片为核心，还包括电缆调谐器、上行功率放大器、作为固化程序和存储节目参数用的闪存、配合CPU处理和存储数据使用的SDRAM、EEPROM、音频DAC及音视频输出电路和电源单元。

3.根据权利要求1所述的一种基于CX2443x解码内核的数字电视系统，其特征在于：

所述机顶盒的前端射频接入信号包含下行带内的数据流、下行带外的数据流和上行数据流；

其中带内频率的通道用来传输音视频和IP网络的数据，带外频率的通道主要用来传输CATV网络头端的电缆调制解调终端系统和用户端的机顶盒的控制参数和交互信息，而且各种信息和数据在HFC网络上通过频分复用和时分复用得到并行的处理。

4.根据权利要求1所述的一种基于CX2443x解码内核的数字电视系统，其特征在于：所述CX2443x芯片，包含完整的STB后端子系统和CM子系统；

所述后端子系统包含有一个视频解码器、一个音频解码器、三个多标准传输流解复用器和高性能的嵌入式32位ARM920T RISC处理器以及集成的外设I/O接口。

Images