CN102201108A - 边缘处理技术 - Google Patents

边缘处理技术 Download PDF

Info

Publication number
CN102201108A
CN102201108A CN2011100985777A CN201110098577A CN102201108A CN 102201108 A CN102201108 A CN 102201108A CN 2011100985777 A CN2011100985777 A CN 2011100985777A CN 201110098577 A CN201110098577 A CN 201110098577A CN 102201108 A CN102201108 A CN 102201108A
Authority
CN
China
Prior art keywords
sticking patch
edge
identifier
attribute
index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100985777A
Other languages
English (en)
Inventor
R·P·萨塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102201108A publication Critical patent/CN102201108A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/20Finite element generation, e.g. wire-frame surface description, tesselation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Image Generation (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明为“边缘处理技术”。在一些实施例中,生成由两个或多个几何上相邻的补片共享的边缘的边缘高速缓存数据表。为每个补片分配标识值。当第一补片与第二补片具有共同边缘时,基于具有共同边缘的两个补片的标识值,为表中的条目生成唯一的标识值。共同边缘的属性存储在与唯一标识值相关联的表内条目中。当为第二补片估计共同边缘时,能够从表中以反向顺序读取边缘。

Description

边缘处理技术
相关申请
本申请涉及具有序列号No.12/347,114、标题为“A TESSELLATOR WHOSE TESSELLATION TIME GROWS LINEARLY WITH THE AMOUNT OF TESSELLATION”,2008年12月31日提出申请(代理人案号P29143),发明人为Sathe和Rosen的美国专利申请;具有序列号No.12/347,114、标题为“IMAGE FORMATION TECHNIQUES”,2009年4月29日提出申请(代理人案号P29929),发明人为Sathe和Rosen的美国专利申请;以及PCT/US2009/069353,标题为“Image Processing Techniques”,于2009年12月23日提出申请(代理人案号P31681)。
技术领域
本文公开的主题一般涉及图形处理,且更具体地涉及处理补片(patch)的边缘。
背景技术
图形管线可负责渲染用于游戏、计算机动画和医学应用等的图形。诸如
Figure BSA00000477259700011
DirectX11的图形处理管线通过增加镶嵌(tessellation)细节来增加几何细节。镶嵌是以粗糙多边形模型开始、渲染对象图像的一系列三角形的组成物。补片是描述表面控制构架(cage)的处于粗糙水平的基本单元。补片可代表曲线或区域,并且可与对象表面相切。表面可以是能被描述成参数函数的任何表面。控制构架是艺术家用来生成平滑表面的低解析度模型。因而,通过提供更高程度的镶嵌,能被描述的图形细节水平更大。然而,处理速度可能受到不利的影响。期望增加能提供图形细节用于显示的速度。
发明内容
本发明提供了一种存储指令的计算机可读介质,当通过计算机执行所述指令时,引起所述计算机:确定第一补片的边缘是否与第二补片共享;响应于所述第一补片的所述边缘与所述第二补片共享、基于所述第一补片和所述第二补片的标识符,确定用于条目的索引;以及响应于所述第一补片的所述边缘与所述第二补片共享,在表内的所述条目中存储所共享的边缘的属性。
本发明还提供了一种系统,包括:无线网络接口;显示器;以及生成传输至显示器的补片的计算系统,其中所述计算系统包括:边缘分析逻辑,用于:响应于第一补片的边缘与第二补片共享、基于所述第一补片和所述第二补片的标识符,确定用于条目的索引,以及响应于所述第一补片的边缘与所述第二补片共享,在表内的所述条目中存储所共享的边缘的属性。
本发明还提供了一种图形管线,包括:域着色器逻辑,用于确定补片边缘的属性并存储所述属性;边缘确定逻辑,用于响应于确定第一补片与第二补片共享边缘,选择性地请求以反向顺序提供、由所述第一补片和所述第二补片共享的边缘的属性;以及几何体着色器逻辑,用于响应于确定所述第一补片与所述第二补片共享边缘,接收存储的属性。
附图说明
在附图中以示例而不是限定的方式示出了本发明的实施例,并且在附图中相同的附图标记是指相似的元件。
图1是根据一实施例的图形管线的示意图。
图2描述了可用于确定在表中是存储还是取回共享边缘的属性的过程。
图3描述了能使用本发明实施例的合适系统。
具体实施方式
贯穿本说明书引用的“一个实施例”或“实施例”意味着结合该实施例描述的具体特征、结构或特性包含在本发明的至少一个实施例中。因而,在贯穿本说明书的许多位置中出现的短语“在一个实施例中”或“实施例”并不必须都指相同的实施例。此外,具体特征、结构或特性可在一个或多个实施例中组合。
一些实施例提供了生成用于由两个或更多个几何相邻的补片共享的边缘的边缘高速缓存数据表。为每个补片分配标识值。当第一补片具有与第二补片共同的边缘时,基于具有共同边缘的两个补片的标识值为表内条目(entry)生成唯一标识值。共同边缘的属性存储在与唯一标识值相关联的表内条目中。当为第二个补片估计共同边缘时,边缘能够以反向顺序从表中读取。在一些实施例中,补片是能够被绘制以创建三维形状的二维表面。
使用边缘高速缓存表能够潜在地避免使用计算繁重的着色器实例、纹理查找和滤波。使用该表能够潜在地减少沿着由两个或更多个几何相邻的补片共享的边缘的冗余顶点处理和纹理查找。
目前已知的方法建议在某个时刻处理一个补片,以利用平行性并且允许沿着边缘重复的顶点估计。由于浮点算法的不可交换性,这将造成风险或引入裂缝。为了尝试达到水密的表面,
Figure BSA00000477259700031
DirectX11规定了以定点算法估计域位置。为了尝试在图形处理单元上使用平行性,许多实施例规定边缘顶点可被估计和置换(displace)多次并且可沿着边缘潜在地达到水密性。因此,许多实施例可将沿着共享边缘的顶点估计减少大约50%。
许多实施例可合并到DirectX 11镶嵌驱动程序中,但也可用在其它类型的图形管线中。本文描述的边缘高速缓存表可用于基于任何REYES风格微多边形的管线中。
图1描述了图形管线。图形管线可在作为独立的专用集成电路的图形处理器中实现,通过软件实现的通用处理器以软件实现,或者由软件和硬件的组合实现。在一些实施例中,在图1中,具有直角边缘的元件可在硬件中实现,并且具有圆形边缘的元件可在软件中实现。
例如,可在无线电话、合并有线或无线通信设备的移动手持计算设备、或者任何计算机中实现图形管线。图形管线可向显示设备提供用于显示的图像或视频。多种技术可用于处理提供给显示器的图像。例如,高清晰度多媒体接口、DisplayPort、无线HDMI、和/或无线高清符合技术可用于将图像转移至显示器。
输入汇编器12使用固定功能操作(fixed function operation)、形成几何体以及创建管线工作项目来从存储器中读取顶点。自动生成的标识符使能标识符特定处理,正如图1中右侧虚线指示的那样。顶点标识符和实例标识符从前面的顶点着色器14是可获得的。基元标识符(Primitive identifier)从前面的外壳着色器16是可获得的。控制点标识符在外壳着色器16中是可获得的。
顶点着色器14执行诸如变换、蒙皮(skinning)或照明的操作。它可输入一个顶点并输出一个顶点。在控制点阶段(phase)中,按输出控制点调用并且各自通过控制点标识符识别,顶点着色器具有独立于输出数目为补片读取所有输入控制点的能力。外壳着色器16按调用输出控制点。总输出是下一个外壳着色器阶段和域着色器20的共享输入。通过所有输入和输出控制点的共享读取输入,可每补片调用一次补片恒定阶段。外壳着色器16输出边缘镶嵌因子和其它补片恒定数据。正如在本文所使用,基元域的每个边缘具有许多间隔的细节边缘水平和边缘镶嵌因子可以可互换地使用。将代码分段,使得能够并行进行独立的工作,结束于末尾处的接合步骤(join step)。
镶嵌器18可在硬件或软件中实现。在一些有优势的实施例中,镶嵌器可以是软件实现的镶嵌器。镶嵌器18将取回编码的域点或者(u,v)值。存储的编码域点可以采用无符号整数格式。镶嵌器18可从外壳着色器接收定义有多少要镶嵌的数目。镶嵌器18生成拓扑,例如点、线或者三角形。镶嵌器18可输出至少一个顶点。
边缘确定块19将确定估计的补片A是否与另一个补片(补片B)共享边缘。如果与补片B共享边缘,则在用于共享边缘的表中创建唯一标识符。该唯一标识符可以是数字值或其它字母-数字代码。条目存储共享边缘的顶点的数字属性。域着色器20可用于为共享边缘生成数字属性。当估计补片B时(在补片A之后),可识别与补片A的共同边缘。基于该共同边缘,可确定唯一标识符。基于该唯一标识符可取回表中的条目。补片B的数字属性可以反向顺序取回,而不是使用域着色器20来计算那些值。补片B的取回的数字值可转移到几何体着色器(GS)22。因此,当估计补片B时,能够避免使用域着色器20来确定补片A和B之间共享的边缘的属性。边缘确定块19可请求将表存储在高速缓存或其它存储器中(未描述)。
域着色器20是可编程级,其使用由镶嵌器18供给的域点(u,v)值在补片上生成真实的三维点。域着色器20估计顶点位置和属性,并通过查找置换图来置换点。域着色器20使用来自镶嵌器18的(u,v)值来估计位置的法线(normal)和其它属性。可使用置换图来增加补片的高频细节。在一些实施例中,域着色器20可软件实现。在一些实施例中,域着色器20的着色器编译器生成的部分应用比例和偏差技术,以将编码的、来自镶嵌器18的域点转换到域[0,1]。
域着色器20可使用标量置换图来置换点或者计算其它顶点属性。在一些情况下,顶点估计可包括:
1.用于位置的二次-三次多项式的确定。
2.计算偏导数或利用辅助正切和双正切控制构架估计正切和双正切并取得它们的叉积。
3.通过某种滤波,例如线性滤波,执行纹理查找。
4.沿着法线置换点(在标量数值置换的情况下)。
5.沿着能潜在地从其它纹理读数读取的方向置换点(在矢量数值置换的情况下)。
几何体着色器22可输入一个基元,并输出多达四个流,各独立地接收零或更多基元。出现在几何体着色器输出的流能够向光栅器24提供基元,而多达四个流能够连结(concatenate)至缓冲区30。通过光栅器24可实现裁剪、透视分隔、视见区(view port)、以及剪刀(scissor)选择实现和基元设立。
像素着色器26输入一个像素,并在同一位置输出一个像素或不输出像素。输出合并器28提供固定功能目标渲染、混合、深度和模板(stencil)操作。
图2描述了可用于确定是在表中存储还是取回共享边缘的属性的过程。块202包括确定补片A是否与另一个补片(补片B)具有共同边缘。如果存在共同边缘,则块210跟随着块202。如果不存在共同边缘,则块204跟随着块202。当在补片A的上下文中估计(和置换)此共享边缘上的顶点时,表不具有用于补片A和B之间的共同边缘的条目。处理补片A包括通过使用u,v值创建x,y,z值来估计补片A中的所有点。处理补片A也包括沿着补片A和其他补片共享的边缘估计点。补片中的点具有u,v坐标。如果u或v是0或1,则那个点在边缘上。在一些实施例中,如果补片的某个边缘的终点的实际x,y,z位置与另一个补片的终点的x,y,z位置匹配,则该边缘与另一个补片共享。
块204包括为补片A的顶点生成属性值。域着色器可用于生成属性值。属性值可提供给几何体着色器。在沿着补片A和B之间共享的边缘估计和置换所有点之后,填充(populate)这个条目。在一些实施例中,属性值可以是通过下表描述的那些。下面提供了表的示例。
  索引  Positions   Normals   Tx-cords   Tangents   Bi-Tgts
  Hash(PIDA,PIDB)
  Hash(PIDX,PIDY)
  Hash(PIDM,PIDN)
Positions代表沿着共享边缘的顶点的位置。Normals代表每个顶点的法线。Tx-cords代表每个顶点的纹理坐标。Tangents代表每个顶点的切矢量。Bi-tgts代表双切矢量。其它属性可以是颜色属性、转移性(transferency)、或其它用户定义的属性。表中的条目能够存储所有(或一些)沿着共享边缘的顶点的属性。每列存储用于各条目的多个值,例如多个位置值。
块210包括确定共同边缘的条目是否存在于边缘高速缓存表中。如果该条目存在,则块220跟随着块210。如果该条目不存在,则块212跟随着块210。可使用作为补片A和B的标识符函数的计算来确定共同边缘的条目是否存在于边缘高速缓存表中。例如,由于补片A和B共享共同的边缘,因此计算能够基于补片A和B的补片数目的哈希(hash)来确定条目的标识符。当在估计补片B的上下文中将估计沿着补片A和B之间共享的边缘的点时,在位置Hash(B,A)处估计表,以便确定是否存在合法条目。由于Hash(B,A)与Hash(A,B)相同,因此条目存在,并且取回存储在表中的数据而不是估计点。另外,哈希以表的固定尺寸分配条目数目。例如,如果表是16个条目,则哈希提供16个唯一标识符。
例如,对于hash(patchID1,patchID2),其中patchID可以是最大值2^N,其中N<=16,哈希操作可以是:
Figure BSA00000477259700081
此哈希操作考虑到两个补片标识符的最后8位。两个8位字符串中较大者移位8位,并且与两个8位字符串中较小者进行逻辑或。返回值是一个无符号16位值,其被用作条目标识符I。如果两个补片具有相隔64的补片标识符值,则那些补片将映射到同一条目。
作为另一个示例,对于hash(patchID1,patchID2),其中patchID可以是最大值2^N,其中N<=16,哈希操作可以是:
Figure BSA00000477259700082
返回值索引I是较大值被移位N位并然后与较小值进行逻辑或。在本示例中,N是16,但N可以是其它值。当N是16时,该索引成为32位值,于是该表能够覆盖存储器的大约4G字节。索引I可随后重新映射到存储器的较小区域。
在一些实施例中,哈希操作能最小化表中的相邻条目,以释放可用于存储条目的存储器中的空间,以便存储其它信息。例如,如果表中有两个条目,则可以为相邻存储单元中的两个条目分配索引值。在其它场景下,不用于存储条目的存储器对其它应用的使用是可利用的。在一些情况下,以反向顺序读出的条目可利用于覆写,并且相应的索引值可利用于被分配给另一个共同边缘。
块220包括:以反向顺序从边缘高速缓存表内的条目I中读取顶点,并将顶点存储在当前补片的顶点缓冲区中。由于在相邻补片中以相反方向遍历边缘,因此按照反向顺序来读取顶点发生。例如,如果补片B是当前补片,并且确定表中存储了与补片A的共同边缘的属性,则以反向顺序读出相对于补片A所估计的共同边缘的属性。
块212包括生成用于共同边缘的唯一标识符I。哈希计算可用于基于补片A和B的补片标识值,为共同边缘生成唯一标识符I。可执行各种类型的计算,以便为表内的条目确定唯一标识符。例如,DirectX 11的SV_PRIMITIVE_IDs代表补片标识值。
块214包括沿着共同边缘估计和置换点。例如,标量置换图可用于沿着共同边缘置换点。域着色器可用于估计和置换点。
块216包括在边缘高速缓存表的条目I处插入顶点。
块218包括在用于当前补片的中间顶点缓冲区中存储顶点。此后,可由几何体着色器使用该顶点属性。
由于一些高吞吐量架构在它们的计算能力方面更优于它们的存储带宽,因此对运算密集技术的喜好可能在存储密集技术之上。然而,在这种情况下,因为纹理单元的长等待时间,能够使用依赖存储器存取多于依赖计算的技术。本文描述的各种实施例可用在渲染你曾看到的一切(REYES)风格的架构中,因为顶点纹理在那些架构中更加普遍并包含比只是置换图更多的纹理存取。
各种实施例可与延缓的镶嵌技术一起使用,以避免在相对于下述专利申请描述的环境中的共同边缘冗余确定:序列号No.12/347,114、标题为“A TESSELLATOR WHOSE TESSELLATION TIME GROWS LINEARLY WITH THE AMOUNT OF TESSELLATION”、2008年12月31日提出申请(代理人案号P29143)、发明人为Sathe和Rosen;序列号No.12/347,114、标题为“IMAGE FORMATION TECHNIQUES”、2009年4月29日提出申请(代理人案号P29929)、发明人为Sathe和Rosen;以及PCT/US2009/069353、标题为“Image Processing Techniques”、2009年12月23日提出申请(代理人案号P31681)。
在多核环境中,每个核都能够具有它自己的高速缓存表。例如,第一核为共享的边缘生成高速缓存条目,并且第一核消耗该高速缓存条目。因为每个核处理较小数量的补片,因此能够比在多个核之间共享表的情形中使用更小的高速缓存。如果每个核使用它自己的表,则条目查找可以更快。在一些情况下,能够在为共享的边缘读出边缘高速缓存条目之后覆写(overwrite)边缘高速缓存条目。
可分配核来执行任何类型的着色器操作,例如域、几何体或像素着色。因此,如果从表中取回条目,则能够将核从执行域着色中释放,并且那个释放的核可执行其它类型的操作。
图3描述了能够使用本发明实施例的合适系统。计算机系统可包括主机系统302和显示器322。可在手持个人计算机、移动电话、机顶盒或任何计算设备中实现计算机系统300。主机系统302可包括芯片集305、处理器310、主存储器312、存储装置314、图形子系统315和无线电320。芯片集305可提供处理器310、主存储器312、存储装置314、图形子系统315和无线电320之间的互相通信。例如,芯片集305可包括存储装置适配器(未描述),其能够提供与存储装置314的互相通信。例如,存储装置适配器可能能够符合任何协议地与存储装置314通信。
在各种实施例中,计算机系统执行相对于图1-2描述的技术,以确定渲染补片。
处理器310可作为复杂指令集计算机(CISC)、精简指令集计算机(RISC)处理器、x86兼容处理器、多核或任何其它微处理器或中央处理单元来实现。
主存储器312可作为易失存储器设备来实现,易失存储器设备例如但不仅限于随机存取存储器(RAM)、动态随机存取存储器(DRAM)、或者静态随机存取存储器(SRAM)。存储装置314可作为非易失存储设备来实现,非易失存储设备例如但不仅限于磁盘驱动、光盘驱动、磁带驱动、内部存储设备、附连的存储设备、闪速存储器、电池备份同步动态随机存取存储器(同步DRAM)、和/或网络可存取的存储设备。
图形子系统315可执行对诸如用于显示的视频或静物照片(still)的图像的处理。模拟或数字接口可用于通信地耦合图形子系统315和显示器322。例如,接口可以是高清晰度多媒体接口、DisplayPort、无线HDMI、和/或无线高清符合技术中的任意个。图形子系统315可以集成到处理器310或芯片集305中。图形子系统315可以是通信地耦合到芯片集305的独立的卡。
无线电320可包括一个或多个无线电装置,其能够根据可应用的无线标准来传送和接收信号,无线标准例如但不仅限于任何版本的IEEE 802.11和IEEE 802.16。
本文描述的图形和/或视频处理技术可在各种硬件架构中实现。例如,图形和/或视频功能性可集成到芯片集中。可选地,可使用离散的图形和/或视频处理器。作为再一实施例,可通过包括多核处理器的通用处理器来实现图形和/或视频功能。在进一步的实施例中,可在消费电子设备中实现功能。
本发明的实施例可例如作为计算机程序产品来提供,该计算机程序产品可包括在其上已存储了机器可执行指令的一个或多个机器可读介质,当通过诸如计算机、计算机网络、或其它电子设备的一个或多个机器执行该机器可执行指令时,可导致一个或多个机器根据本发明实施例执行操作。机器可读介质可包括但不限于软盘、光盘、CD-ROM(光盘只读存储器)、磁光盘、ROM(只读存储器)、RAM(随机存取存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、磁卡或光卡、闪速存储器或适用于存储机器可执行指令的其它类型的介质/机器可读介质。
附图和上文描述给出了本发明的示例。虽然描述成多个完全不同的功能项目,但是本领域技术人员将意识到一个或多个此类元素可很好地组合成单个功能元素。可选择地,某些元素可分割成多个功能元素。来自一个实施例的元素可添加到另一实施例。例如,本文描述的过程顺序可改变且不限于本文描述的方式。此外,任何流程图的动作无需按所示的顺序来实现;也不必须需要执行所有的动作。而且,不依赖于其它动作的那些动作可与其它动作并行执行。然而,本发明的范围决不受限于这些特定示例。不论是否在说明书中明确给出,诸如结构、尺度和材料的使用的不同等众多变形都是可能的。本发明的范围至少与以下权利要求给定的一样宽。

Claims (20)

1.一种存储指令的计算机可读介质,当通过计算机执行所述指令时,引起所述计算机:
确定第一补片的边缘是否与第二补片共享;
响应于所述第一补片的所述边缘与所述第二补片共享、基于所述第一补片和所述第二补片的标识符,确定用于条目的索引;以及
响应于所述第一补片的所述边缘与所述第二补片共享,在表内的所述条目中存储所共享的边缘的属性。
2.根据权利要求1的介质,其中所述指令进一步包括当由计算机执行时引起所述计算机如下的指令:
确定所述第二补片是否与另一补片共享边缘;
响应于所述第二补片与所述另一补片共享边缘、基于所述第二补片和所述另一补片的标识符,选择性地确定第二索引;
基于所确定的第二索引,请求由所述第二补片和所述另一补片共享的所述边缘的属性;以及
以反向顺序提供所请求的属性。
3.根据权利要求1的介质,其中确定用于条目的索引和确定第二索引都包括应用哈希操作,所述哈希操作提供相同值而不论所述标识符是否被反向作为哈希的输入。
4.根据权利要求1的介质,其中确定用于条目的索引和确定第二索引都将:
使较大值的补片标识符移位X位;
使所移位的补片标识符与较小值的补片标识符进行逻辑或;以及
提供作为进行逻辑或后的值的所述索引。
5.根据权利要求4的介质,其中X包括8或16之一。
6.根据权利要求1的介质,其中所述指令进一步包括当由计算机执行时引起所述计算机如下的指令:
从域着色器请求所述边缘的属性。
7.根据权利要求1的介质,其中所述属性包括:
沿着共享的边缘的顶点的位置、纹理坐标和每个顶点的法线。
8.一种系统,包括:
无线网络接口;
显示器;以及
生成传输至显示器的补片的计算系统,其中所述计算系统包括:
边缘分析逻辑,用于:
响应于第一补片的边缘与第二补片共享、基于所述第一补片和所述第二补片的标识符,确定用于条目的索引,以及
响应于所述第一补片的边缘与所述第二补片共享,在表内的所述条目中存储所共享的边缘的属性。
9.根据权利要求8的系统,其中所述边缘分析逻辑将:
确定所述第二补片是否与另一补片共享边缘;
响应于所述第二补片与所述另一补片共享边缘、基于所述第二补片和所述另一补片的标识符,选择性地确定第二索引;
基于所确定的第二索引,请求由所述第二补片和所述另一补片共享的所述边缘的属性;以及
以反向顺序向几何体着色器提供所请求的属性。
10.根据权利要求9的系统,其中确定用于条目的索引和确定第二索引都包括应用哈希操作,所述哈希操作提供相同值而不论所述标识符是否被反向作为哈希的输入。
11.根据权利要求9的系统,其中为确定用于条目的索引和确定第二索引,所述边缘分析逻辑将:
使较大值的补片标识符移位X位;
使所移位的补片标识符与较小值的补片标识符进行逻辑或;以及
提供作为进行逻辑或后的值的所述索引。
12.根据权利要求11的系统,其中X包括8或16之一。
13.根据权利要求9的系统,其中所述属性包括:
沿着共享的边缘的顶点的位置、纹理坐标和每个顶点的法线。
14.一种图形管线,包括:
域着色器逻辑,用于确定补片边缘的属性并存储所述属性;
边缘确定逻辑,用于响应于确定第一补片与第二补片共享边缘,选择性地请求以反向顺序提供、由所述第一补片和所述第二补片共享的边缘的属性;以及
几何体着色器逻辑,用于响应于确定所述第一补片与所述第二补片共享边缘,接收存储的属性。
15.根据权利要求14的图形管线,其中所述域着色器逻辑将响应于补片的边缘与另一补片共享,在表中存储所述边缘的属性。
16.根据权利要求14的图形管线,其中所述边缘确定逻辑基于所述第一补片和所述第二补片的标识符来确定所请求的属性的标识符,而不论接收所述第一补片和所述第二补片的标识符的顺序。
17.根据权利要求16的图形管线,其中补片标识符包括DirectX11的SV_PRIMITIVE_IDs。
18.根据权利要求14的图形管线,其中为确定所请求的属性的标识符,所述边缘确定逻辑将:
使较大值的补片标识符移位X位;
使所移位的补片标识符与较小值的补片标识符进行逻辑或;以及
提供作为进行逻辑或后的值的所述索引,其中X包括8或16之一。
19.根据权利要求14的图形管线,其中所述属性包括:
沿着共享的边缘的顶点的位置、纹理坐标和每个顶点的法线。
20.根据权利要求14的图形管线,进一步包括表,所述表存储每个共享边缘的属性。
CN2011100985777A 2010-03-08 2011-03-08 边缘处理技术 Pending CN102201108A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/660956 2010-03-08
US12/660,956 US20110216068A1 (en) 2010-03-08 2010-03-08 Edge processing techniques

Publications (1)

Publication Number Publication Date
CN102201108A true CN102201108A (zh) 2011-09-28

Family

ID=43881448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100985777A Pending CN102201108A (zh) 2010-03-08 2011-03-08 边缘处理技术

Country Status (6)

Country Link
US (1) US20110216068A1 (zh)
CN (1) CN102201108A (zh)
DE (1) DE102011011947A1 (zh)
GB (1) GB2478626B (zh)
RU (1) RU2487410C2 (zh)
TW (1) TWI479451B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025030A (zh) * 2011-12-30 2014-09-03 英特尔公司 减少域着色器/镶嵌器调用
CN106415668A (zh) * 2014-06-30 2017-02-15 英特尔公司 用于减少的像素着色的技术
CN107004011A (zh) * 2014-12-23 2017-08-01 英特尔公司 针对演进图形分配全局边缘id

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449419B2 (en) 2012-03-30 2016-09-20 Intel Corporation Post tessellation edge cache
EP2831719A4 (en) * 2012-03-30 2016-01-06 Intel Corp DELIVERY OF TESSELLATION FROM A GRAPHIC PROCESSOR TO A CENTRAL UNIT
TW201437966A (zh) 2013-03-29 2014-10-01 Automotive Res & Testing Ct 自適應影像邊緣修復裝置及其方法
KR102053351B1 (ko) * 2013-08-12 2019-12-06 삼성전자주식회사 테셀레이션 데이터 생성 방법과 상기 방법을 수행할 수 있는 장치들
US9626795B2 (en) * 2013-12-17 2017-04-18 Intel Corporation Reducing shading by merging fragments from the adjacent primitives
AU2013273716A1 (en) 2013-12-19 2015-07-09 Canon Kabushiki Kaisha Method, apparatus and system for rendering an image
US9483862B2 (en) * 2013-12-20 2016-11-01 Qualcomm Incorporated GPU-accelerated path rendering
US9665975B2 (en) 2014-08-22 2017-05-30 Qualcomm Incorporated Shader program execution techniques for use in graphics processing
US20160093102A1 (en) * 2014-09-25 2016-03-31 Peter L. Doyle Efficient tessellation cache
GB2532495B (en) * 2014-11-21 2018-05-02 Advanced Risc Mach Ltd Graphics processing systems
US10535188B2 (en) * 2016-09-23 2020-01-14 Apple Inc. Tessellation edge shaders
US11995767B2 (en) * 2020-08-17 2024-05-28 Intel Corporation Apparatus and method for compressing ray tracing acceleration structure build data
US12002145B2 (en) 2020-08-17 2024-06-04 Intel Corporation Apparatus and method for efficient graphics processing including ray tracing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147689A (en) * 1998-04-07 2000-11-14 Adobe Systems, Incorporated Displaying 2D patches with foldover
US6697064B1 (en) * 2001-06-08 2004-02-24 Nvidia Corporation System, method and computer program product for matrix tracking during vertex processing in a graphics pipeline
US6707452B1 (en) * 2000-07-19 2004-03-16 Pixar Method and apparatus for surface approximation without cracks
US20090141295A1 (en) * 2007-11-29 2009-06-04 Koji Hayashi Image processing apparatus
CN101625767A (zh) * 2008-07-10 2010-01-13 北京石油化工学院 非平行轮廓医学影像的点云式三维表面重建方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115050A (en) * 1998-04-08 2000-09-05 Webtv Networks, Inc. Object-based anti-aliasing
EP1026639A3 (en) * 1999-02-04 2002-09-04 Canon Kabushiki Kaisha 3D computer graphics processing apparatus and method
US6535219B1 (en) * 2000-03-30 2003-03-18 Intel Corporation Method and apparatus to display objects in a computer system
US6597356B1 (en) * 2000-08-31 2003-07-22 Nvidia Corporation Integrated tessellator in a graphics processing unit
US7589746B2 (en) * 2006-03-23 2009-09-15 Intel Corporation Optimized frustum clipping via cached clip vertices
US7940262B2 (en) * 2006-06-15 2011-05-10 Right Hemisphere Limited Unification and part hiding in three dimensional geometric data
RU2328770C1 (ru) * 2006-12-08 2008-07-10 Общество с ограниченной ответственностью ООО "Юник Ай Сиз" Способ выделения характерных деталей на цифровых изображениях (варианты)
US20090069353A1 (en) 2007-09-12 2009-03-12 Protia, Llc Deuterium-enriched ambrisentan

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147689A (en) * 1998-04-07 2000-11-14 Adobe Systems, Incorporated Displaying 2D patches with foldover
US6707452B1 (en) * 2000-07-19 2004-03-16 Pixar Method and apparatus for surface approximation without cracks
US6697064B1 (en) * 2001-06-08 2004-02-24 Nvidia Corporation System, method and computer program product for matrix tracking during vertex processing in a graphics pipeline
US20090141295A1 (en) * 2007-11-29 2009-06-04 Koji Hayashi Image processing apparatus
CN101625767A (zh) * 2008-07-10 2010-01-13 北京石油化工学院 非平行轮廓医学影像的点云式三维表面重建方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025030A (zh) * 2011-12-30 2014-09-03 英特尔公司 减少域着色器/镶嵌器调用
CN106415668A (zh) * 2014-06-30 2017-02-15 英特尔公司 用于减少的像素着色的技术
CN107004011A (zh) * 2014-12-23 2017-08-01 英特尔公司 针对演进图形分配全局边缘id
CN107004011B (zh) * 2014-12-23 2021-08-03 英特尔公司 针对演进图形分配全局边缘id

Also Published As

Publication number Publication date
DE102011011947A1 (de) 2012-03-01
GB201102994D0 (en) 2011-04-06
TWI479451B (zh) 2015-04-01
US20110216068A1 (en) 2011-09-08
GB2478626A (en) 2011-09-14
GB2478626B (en) 2013-03-06
TW201142741A (en) 2011-12-01
RU2011108595A (ru) 2012-09-10
RU2487410C2 (ru) 2013-07-10

Similar Documents

Publication Publication Date Title
CN102201108A (zh) 边缘处理技术
CN107358649B (zh) 地形文件的处理方法和装置
US10776982B2 (en) Systems and methods for providing non-parametric texture synthesis of arbitrary shape and/or material data in a unified framework
US8482560B2 (en) Image forming techniques
US7598952B1 (en) Three-dimensional image compositing on a GPU utilizing multiple transformations
CN102568038B (zh) 将二维工程图上的尺寸转移到三维cad模型上的方法
CN104881839B (zh) 一种基于并行加速的热点图生成方法
CN110368694B (zh) 游戏场景的数据处理方法、装置、设备及可读存储介质
CN109636893B (zh) 三维OBJ模型及MTL材质在iPhone中的解析与渲染方法
CN107610131A (zh) 一种图像裁剪方法和图像裁剪装置
US11715253B2 (en) Pixelation optimized delta color compression
CN104391683A (zh) 一种基于3Dmax脚本导出三维软件中模型动画的方法及装置
US7075530B2 (en) Fast lighting processors
US20180211434A1 (en) Stereo rendering
US9196079B2 (en) Accelerated compute tessellation by compact topological data structure
WO2018140223A1 (en) Stereo rendering
CN115836317A (zh) 增量三元组索引压缩
US11978234B2 (en) Method and apparatus of data compression
Dyken et al. Semi‐Uniform Adaptive Patch Tessellation
Rodríguez et al. Coarse-grained multiresolution structures for mobile exploration of gigantic surface models
KR102467152B1 (ko) 웹 환경에서의 bim 가시화 시스템 및 그 방법
CN110136235A (zh) 三维bim模型外壳提取方法、装置及计算机设备
Kim et al. A Space-efficient and Hardware-friendly Implementation of Ptex
CN117495989B (zh) 数据处理方法、装置、设备及可读存储介质
US20230186523A1 (en) Method and system for integrating compression

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110928