CN102197595A - 交换机管脚多路复用 - Google Patents

交换机管脚多路复用 Download PDF

Info

Publication number
CN102197595A
CN102197595A CN2009801422084A CN200980142208A CN102197595A CN 102197595 A CN102197595 A CN 102197595A CN 2009801422084 A CN2009801422084 A CN 2009801422084A CN 200980142208 A CN200980142208 A CN 200980142208A CN 102197595 A CN102197595 A CN 102197595A
Authority
CN
China
Prior art keywords
pin
led
integrated circuit
emitting diode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801422084A
Other languages
English (en)
Other versions
CN102197595B (zh
Inventor
D·潘内尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN102197595A publication Critical patent/CN102197595A/zh
Application granted granted Critical
Publication of CN102197595B publication Critical patent/CN102197595B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731Optimisation thereof
    • H03K19/1732Optimisation thereof by limitation or reduction of the pin/gate ratio
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30Driver circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30Driver circuits
    • H05B45/32Pulse-control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Read Only Memory (AREA)

Abstract

在集成电路(IC)封装体内的IC,其中该IC包括存储器控制模块和定时模块。存储器控制模块配置为经由该IC封装体的N个管脚控制存储器IC的读取/写入操作,其中N为大于1的整数。该存储器IC在该IC封装体之外。定时模块配置为控制N*M个发光二极管(LED)的开启/关闭定时,所述N*M个LED安排为分别连接到该IC的N个管脚和M个管脚的N列和M行,其中M为大于1的整数。在第一时段期间,读取/写入操作利用N个管脚。在与第一时段不同的第二时段期间,N*M个LED从M个管脚接收数据并且从N个管脚接收刷新信号。

Description

交换机管脚多路复用
相关申请的交叉引用
本申请要求2009年10月20日提交的美国申请No.12/582,171的优先权,本申请也要求2008年10月23日提交的美国临时申请No.61/107,827的权益。上述申请的公开以引用方式整体并入在此。
技术领域
本公开概括地涉及集成电路(IC),具体而言涉及IC封装体的管脚多路复用。
背景技术
这里提供的背景描述是为了概括地呈现本公开的上下文。就在此背景技术部分中所描述的程度上的当前提名发明人的工作以及在提交时不作为现有技术的描述方面,都不被明示或者暗示地承认其为本公开的现有技术。
可以以多种方式降低集成电路(IC)的成本。举例来说,集成到IC的功能的数目可以增加。替代地,IC封装体的电连接管脚(这里称作“管脚”)的数目可以减少,而在IC封装体内包含的IC中集成相同或者更多的功能。
IC中的功能通常由一个或者多个逻辑电路元件执行。逻辑电路元件(这里称作“逻辑”)的示例包括门、触发器、存储器单元等。近来IC制造技术的发展允许减小逻辑的尺寸。因此,可以在IC中集成更多的逻辑。然而,向IC增加更多的逻辑可能需要给IC封装体增加更多管脚。
IC封装体的管脚通常经由键合接线连接到在IC封装体内的IC的键合焊盘。虽然内部逻辑的尺寸可以减小,键合焊盘通常不能相应地减小。键合焊盘需要具有允许键合接线附接到该键合焊盘的最小尺寸。另外,需要用来驱动外部逻辑的晶体管的尺寸要求较大的键合焊盘。
因此,IC封装体的设计所需要的键合焊盘的尺寸和质量可能导致该设计被键合焊盘所限制。即在设计中使用的裸片的尺寸由键合焊盘的尺寸和数量支配,而不是由在该设计中使用的逻辑门的数目支配。因此,不能通过使用较小的内部门几何形状来降低制造成本,这是因为较小的内部门几何形状并不减小该裸片的尺寸。相反,键合焊盘确定该裸片的尺寸的物理限制。
因此,如果要在IC封装体内集成更多逻辑,则必须要优化IC封装体的管脚和键合焊盘的使用。替代地,如果不集成更多逻辑,则IC封装体的管脚的数目可能必须要减少使得当使用较小内部门几何形状时,裸片不被键合焊盘所限制。
发明内容
在集成电路(IC)封装体内的IC,其中该IC包括存储器控制模块和定时模块。存储器控制模块配置为经由该IC封装体的N个管脚控制存储器IC的读取/写入操作,其中N为大于1的整数。该存储器IC在该IC封装体之外。定时模块配置为控制N*M个发光二极管(LED)的开启和关闭定时,该N*M个LED安排为分别连接到IC的N个管脚和M个管脚的N列和M行,其中M为大于1的整数。在第一时段期间,读取/写入操作利用N个管脚。在与第一时段不同的第二时段期间,N*M个LED从M个管脚接收数据并且从N个管脚接收刷新信号。
在另一些特征中,响应于电源应用到IC,存储器控制模块通过在第一时段期间经由N个管脚从存储器IC读取信息来配置该IC,以及定时模块允许在第二时段期间经由N个管脚对N*M个LED进行测试。
在另一些特征中,定时模块产生控制信号以分别地输出来自M个管脚中的一个管脚的数据的N个比特,以在第二时段期间在M个行的对应一行中的N*M个LED的N个LED上显示该N个比特。
在另一些特征中,该N个管脚分别直接地连接到N个列和存储器IC。
在另一些特征中,通过N*M个LED的电流与被点亮以显示数据的N*M个LED的数目成比例。
在另一些特征中,存储器IC包括存储用于配置IC的信息的电可擦除可编程只读存储器(EEPROM)。
在另一些特征中,存储器控制模块与定时模块交换确定第一时段和第二时段的握手信号。
在另一些特征中,该IC进一步包括经由M个管脚将数据分别输出到N*M个LED的M个物理层(PHY)设备。存储器控制模块在电源应用到该IC时通过从存储器IC读取信息来配置M个PHY设备。
在另一些特征中,IC进一步包括LED控制模块,该模块配置为从M个PHY设备中的一个设备接收状态信号,并且配置为基于该状态信号产生针对该M个PHY设备中的一个设备的状态数据的N个比特。在第二时段期间,控制信号经由M个管脚中的一个对应管脚输出N个比特,以及在分别地连接到M个管脚中的一个对应管脚的M个行中的一个行中的N*M个LED的N个LED显示N个比特。
在另一些特征中,该N个比特包括M个PHY设备的一个设备的速度状态以及链接/活动状态,N*M个LED的N个LED中的一个LED显示链接/活动状态以及速度状态以及N*M个LED的N个LED中的一个LED的闪烁速率与M个PHY设备中的一个设备的速度成比例。
在另一些特征中,该IC进一步包括配置为经由网络从远程网络设备接收信息的寄存器模块。当电源应用到该IC时,在该第一时段期间,存储器控制模块经由N个管脚向存储器IC写入信息。
在另一些特征中,当电源应用到该IC时,在第二时段期间,定时模块允许经由N个管脚对N*M个LED进行测试。
在另一些特征中,存储器控制模块产生忙碌信号,以指示在第一时段期间N个管脚何时用于读取/写入操作,以及定时模块产生控制信号以锁存数据以随后在第二时段期间将该数据经由M个管脚输出到N*M个LED。
在其他特征中,网络设备包括IC、存储器IC以及N*M个LED。
在又一些特征中,以上描述的系统由可以由一个或者多个处理器执行的计算机程序实现。计算机程序可以驻留在计算机可读介质上,例如但是不限于存储器、非易失性数据存储和/或其他适当的有形存储介质。
根据详细描述、权利要求和附图,本公开的应用的其他领域将会变得明显。详细描述和具体示例指示仅为了示例的目的,并且其并非意在限制本公开的范围。
附图说明
从具体描述和附图将会更充分地理解本公开。在不同图中相似的参考标记指示相似的元件。
图1是包括N端口交换机的网络设备的功能框图。
图2是图1的N端口交换机的控制模块的功能框图。
图3和图4描述了包括图1的N端口交换机的集成电路(IC)到电可擦除可编程只读存储器(EEPROM)和发光二极管(LED)的管脚连接。
图5到图10是用于经由包括图1的N端口交换机的IC的多路复用管脚来读取EEPROM以及用于刷新LED的信号的时序图。
图11是包括LED配置模块的图1的N端口交换机的控制模块的功能框图。
图12是图11的LED配置模块的一部分的示意图。
图13到图15是示出了可以显示在图1的LED上的不同功能的表格。
图16和图17是产生由LED配置模块利用的信号、图11的LED配置模块的部分的功能框图。
图18是包括将网络设备的配置重新加载在EEPROM中的控制模块的网络设备的功能框图。
图19是用于经由该IC的多路复用管脚刷新该LED的方法的流程图。
图20是用于设置显示模式以在LED上显示状态的方法的流程图。
具体实施方式
以下描述只是示例性的,并且并不旨在限制本公开、其应用或者使用。为了清楚的目的,附图中使用相同的标号来标识相似的元件。如在这里所使用的,短语“A、B和C中的至少一个”应当解释为意思是使用非排他的逻辑“或”的逻辑(A或B或C)。应当明白,方法中的步骤可以按照不同顺序执行进行而不改变本公开的原理。
如在这里所使用的,术语模块可以指的是以下的部分或者包括以下:专用集成电路(ASIC)、电子电路、执行一个或者多个软件或者固件程序的处理器(共享的、专用的或者群组)和/或存储器(共享的、专用的或者群组)、组合逻辑电路和/或提供该功能的其他适合组件。
本公开涉及优化IC封装体的管脚的使用。仅举例来说,本公开界定了针对包括网络交换机(此后称作交换机)的IC封装体的管脚优化方案。仅举例来说,该交换机可以是以太网交换机。该交换机可以在小型办公室/家庭办公室(SOHO)环境中使用。管脚优化方案还可以用以减少包括其他类型的器件的IC封装体的管脚计数。
图1图示了包括N端口交换机102(此后称作交换机102)的网络设备100。在一个实现方式中,交换机102集成在IC封装体的IC中。交换机102包括多个物理层(PHY)设备PHY1 104-1...以及PHYn104-n(统称PHY设备104)。“n”为大于1的整数并且其表示PHY设备104的数目。在一个实现方式中,PHY设备104是千兆比特以太网(GE)PHY设备。
PHY设备104的每一个经由端口与网络通讯。PHY设备104中的每一个可以经由一组发光二极管(LED)指示对应端口的状态。举例来说,PHY设备PHY1 104-1经由LED 106-1指示对应端口的状态,以及PHY设备中的每一个PHYn 104-n经由LED 106-n指示对应端口的状态,等等。LED 106-1...以及LED 106-n总称为LED 106。每组LED 106可以包括多个LED。因此,包括交换机102的IC包括将该IC连接到多个LED的每个PHY设备104的多个LED管脚。
另外,网络设备100包括CONFIG(配置)模块110和电可擦除可编程只读存储器(EEPROM)108。在一个实现方式中,使用CONFIG模块11O和EEPROM 108以对PHY设备104和/或交换机102进行编程。在一个实现方式中,IC封装体(包括交换机102)包括多个CONFIG管脚和多个EEPROM管脚。多个CONFIG管脚电连接到CONFIG模块110,而多个EEPROM管脚电连接到EEPROM 108。
CONFIG模块110可以使用对PHY设备104共同的配置以经由CONFIG管脚对PHY设备104进行配置。CONFIG模块110可以使用对网络设备100共同的配置,以便经由CONFIG管脚对网络设备100进行配置。在当对包含网络交换机102的IC上电时的复位操作(RESET)期间,CONFIG模块110可以配置PHY设备104和/或交换机102。具体地,CONFIG模块110可以在RESET期间将CONFIG管脚配置为输入管脚。然后可以使用CONFIG管脚以对PHY设备104和/或交换机102进行配置。
然而当配置复杂时,可用的CONFIG管脚的数目可能不充足。因此,用于操作PHY设备104和/或交换机102的指令可以编程在EEPROM 108中,而且替代地使用EEPROM 108以对PHY设备104和/或交换机102进行编程。
在一个实现方式中,通过对IC封装体的各种管脚(例如LED管脚、EEPROM管脚以及CONFIG管脚)进行(时间)多路复用来减少IC封装体的管脚计数。
当对IC封装体的管脚进行多路复用时,通常需要附加逻辑(例如锁存器、移位寄存器等)来实现对这样的管脚的多路复用。附加逻辑通常在该IC(并且因此该IC封装体)之外。然而这里公开的管脚的多路复用方案并未使用外部逻辑来实现对管脚的多路复用。因而,包括交换机102的IC封装体可以易于并且成本有效地并入到网络设备100中。
更具体地,控制模块112使用时间多路复用对管脚进行多路复用,该管脚驱动以行和列安排的LED 106。具体地,列管脚(即驱动LED 106的列的管脚)可以与EEPROM管脚共享。可以在对EEPROM 108读取和写入存取期间驱动LED 106。然而LED 106不会点亮,因为行管脚(即驱动LED 106的行的管脚)并未处于有效状态。使用这种安排,每个PHY设备104上的仅一个管脚可以驱动每个PHY设备104的多个LED 106。因此,驱动LED 106的(IC封装体的)管脚的总数目减少了。
仅举例来说,交换机102可以包括5个PHY设备。每个PHY设备可以使用4个LED。通过多路复用仅5个LED管脚和EEPROM管脚,总共可以支持20个LED。
由于两个原因EEPROM管脚适用于这里公开的时间多路复用。首先,EEPROM管脚可以承受驱动LED的附加负载。其次,EEPROM存取通常是缓慢的(即EEPROM读取/写入时间持续时间是长的)。因此,可以在EEPROM存取期间驱动LED 106,而由于视觉持续性仍以足够的亮度被点亮。
另外,为便于制造期间的测试,LED通常在RESET期间开启以可视地确保LED工作并且适当地连接。控制模块112可以在复位操作期间实现这里公开的时间多路复用,以在RESET期间开启所有LED 106。另外,通过选择性地关闭LED 106的列,还可以减小交换机102所消耗的能量。
有时候CONFIG管脚可以使用单个输出管脚来实现以进行CONFIG操作。举例来说,CONFIG管脚操作可以紧接着RESET的上升沿而进行。这个操作将使输出管脚三态化(tri-state)(即停止驱动输出管脚),并且依赖于是否使用内部电阻器来上拉或者下拉管脚而使得新数据固定在高态或者低态。另外,这个操作将会将管脚设置为输入,等待一段时间,并且锁存在管脚上所固定的数据。因而,在CONFIG操作期间,连接到单个输出管脚的键合焊盘可以设置为RESET期间的输入。在该输出管脚上的数据然后可以锁存在RESET的上升沿以完成CONFIG操作。
通常,在RESET期间将LED驱动开启以在制造期间测试LED,这防止这些管脚在RESET期间用作CONFIG管脚。然而本公开的教导通过紧接着RESET信号的上升沿进行分离的CONFIG操作,来允许LED管脚用作CONFIG管脚。这是通过在RESET的上升沿之后关闭LED继而进行以下描述的CONFIG周期而实现的。由此,LED和EEPROM存取能够进行时间多路复用。这种途径可以允许CONFIG管脚也可以实现在LED行管脚上。
另外,通过自动地检测一种类型的EEPROM,可以节省(消除)CONFIG管脚,并且IC封装体的管脚计数可以进一步减少。通常,2接线EEPROM返回确认信号。如果在超时时段之后没有收到确认信号,控制模块112可以确定EEPROM为4接线EEPROM或者不存在EEPROM。当不存在EEPROM时,(在一个实现方式中)返回全1(停止(halt)操作码)。因而,控制模块112可以检测EEPROM的类型或者不存在EEPROM而不保留用于检测的CONFIG管脚。
现在参照图2,控制模块112包括LED定时模块150、EEPROM读取/写入定时模块152以及寄存器加载器处理模块154。另外,控制模块112包括多路复用器156-1、...以及156-n(统称多路复用器156),以及多路复用器158-1、...以及158-n(统称多路复用器158)。控制模块112还包括触发器160-1、...以及160-n(统称触发器160),以及异或(XOR)门162-1、...以及162-n(统称XOR门162)。
LED定时模块150依赖于EEPROM的如下所述的读取/写入操作,来控制LED 106的开启/关闭定时。EEPROM读取/写入定时模块152(此后称作EEPROM定时模块152或者存储器控制模块152)控制EEPROM 108的读取/写入操作的定时。寄存器加载器处理模块154基于从EEPROM定时模块152接收的数据来加载交换机102的各种寄存器。举例来说,寄存器加载器处理模块154可以根据从EEPROM读取的指令来加载PHY设备104和/或交换机102的寄存器。
EEPROM定时模块152可以产生若干控制信号。举例来说,(在一个实现方式中)EEPROM定时模块152基于EEPROM 108的CS信号、DOUT信号、CLK信号、以及DIN信号产生EE_CS数据信号、EE_DOUT数据信号、EE_CLK数据信号以及EE_DIN数据信号。EE_CS数据信号、EE_DOUT数据信号、EE_CLK数据信号以及EE_DIN数据信号分别输出到多路复用器158-1...以及158-n。
另外,EEPROM定时模块152可以产生EEPROM忙碌信号以指示EEPROM正忙于读取或者写入。EEPROM定时模块152可以产生EEPROM写入请求信号以指示请求EEPROM写入操作。EEPROM忙碌信号和EEPROM写入请求信号输出到LED定时模块150。在一个实现方式中,当接收到EEPROM忙碌信号时,LED定时模块150不刷新LED 106。这允许EEPROM 108独占地使用在其他方面与LED106共享的EEPROM管脚。
EEPROM定时模块152检测EEPROM 108并且将从EEPROM108读取的数据输出到寄存器加载器处理模块154。替代地,EEPROM定时模块152输出指示不存在EEPROM 108的数据。寄存器加载器处理模块154基于从EEPROM定时模块152接收的数据加载交换机102和/或PHY设备104的寄存器。寄存器加载器处理模块154还基于从CONFIG模块110接收的输入来加载交换机102和/或PHY设备104的寄存器。
寄存器加载器处理模块154产生内部复位(即内部上电复位(POR)信号)信号。另外,寄存器加载器处理模块154基于从EEPROM定时模块152接收的数据产生EEPROM停止信号。
LED定时模块150基于EEPROM忙碌信号、EEPROM写入请求信号、内部复位信号以及EEPROM停止信号来控制LED 106的开启/关闭定时。LED定时模块150将EEPROM运行(Go)信号输出到EEPROM定时模块152。EEPROM运行信号指示LED定时模块150何时完成LED 106的刷新周期。替代地,EEPROM运行信号可以指示刷新周期何时基于由LED定时模块150接收的输入而挂起(即何时接收到EEPROM写入请求)。EEPROM定时模块152基于EEPROM运行信号来控制EEPROM 108的读取/写入操作。
多路复用器156-1、...以及156-n分别从PHY设备104-1、...以及104-4接收数据(即列3:0数据)。LED定时模块150产生控制多路复用器156、158以及触发器160的控制信号。触发器160-1、...以及160-n分别锁存由多路复用器156-1、...以及156-n输出的数据。
触发器160的输出用作LED 106的行选信号,并且经由交换机102的相应键合焊盘和管脚驱动LED 106。举例来说,触发器160-1、...以及160-4的输出用于驱动分别连接到交换机102的管脚P0_LED管脚、...以及P4_LED管脚的LED 106。P0、...以及P4标示分别对应于PHY设备104-1、...以及104-4的LED 106的行。
在管脚P0_LED管脚、...以及P4_LED管脚处的输出用作行选并且选择LED 106的行。举例来说,多路复用器156-1在管脚P0_LED管脚处的输出选择对应于PHY设备104-1的LED 106的行P0等等。当相应LED 106点亮时,连接到管脚P0_LED管脚...以及P4_LED管脚的交换机的键合焊盘吸收(sink)电流。仅举例来说,示出了P0_LED管脚、...以及P4_LED管脚从PHY设备104接收数据。P0_LED管脚、...以及P4_LED管脚可以从PHY设备104以外的源接收输入数据。
多路复用器158的输出经由XOR门162输出。多路复用器158的输出用作LED 106的列选信号并且经由交换机102的相应键合焊盘和管脚驱动LED 106。举例来说,多路复用器158-1、...以及158-n的输出分别用于驱动连接到管脚EE_CS/C2_LED管脚、EE_CLK/C1_LED管脚、EE_DIN/C0_LED管脚以及EE_DOUT/C3_LED管脚的LED 106。C1、...以及C4标示LED 106的列。
在管脚EE_CS/C2_LED管脚、EE_CLK/C1_LED管脚、EE_DIN/C0_LED管脚以及EE_DOUT/C3_LED管脚处的输出用作列选并且选择LED 106的列。举例来说,多路复用器158-1在管脚EE_CS/C2_LED管脚处的输出选择LED 106的列C2等等。当LED106点亮时,连接到管脚EE_CS/C2_LED管脚、EE_CLK/C1_LED管脚、EE_DIN/C0_LED管脚以及EE_DOUT/C3_LED管脚的交换机102的键合焊盘发源(source)电流。
因而,LED 106的列与EEPROM 108的EEPROM管脚和信号进行了多路复用。虽然为简单起见并未示出,但是对应于LED的行的管脚也可以与EEPROM 108的EEPROM管脚和信号进行多路复用。
现在参照图3和图4,示出了使用两个不同EEPROM的管脚的LED的多路复用。在图3中,第一EEPROM 108-1使用片选(CS)信号、时钟(CLK)信号、数据输入(DIN)信号以及数据输出(DOUT)信号。当CS为低时,第一EEPROM 108-1忽略CLK和DIN管脚上的活动。当CS为低时,第一EEPROM 108-1的输出为三态。因此,在第一EEPROM 108-1忽略CLK和DIN管脚上的活动(即当CS为低,而且DOUT输出为三态)的同时,LED列0、列1和列3可以操作。替代地,当CS为高并且当没有在CLK上的上升沿时,LED列2可以在第一EEPROM 108-1保持空闲时操作。
在图4中,第二EEPROM 108-2使用写入保护使能(PRE)信号、芯片使能(E1和E2)信号、串行数据地址(SDA)信号、串行时钟(SCL)信号、多比特/页面写入模式(模式)信号和写入控制(WCn)信号。第二EEPROM 108-2忽略SCL管脚和SDA管脚上的活动,直到SDA从高转换到低而且同时SCL为高。因此,在第二EEPROM108-2忽略SCL管脚和SDA管脚上的活动(即直到SDA从高转换到低而同时SCL为高)的同时,LED可以进行操作。
仅举例来说,使用第一EEPROM 108-1的信号以描述以下的多路复用方案。然而这里描述的多路复用方案可以使用第二EEPROM108-2的信号或者其他合适EEPROM的信号来实施。
现在参照图5到图10,控制模块112如以下进行LED 106和EEPROM管脚的时间多路复用。虽然这里使用的时间持续时间是近似的,但是时间的持续时间的相对量值很重要。
现在参照图5中的参考数字(1),当RESET是低态有效并且如果SW_MODE=CPU附接/未管理时,则控制模块112不点亮LED106。即将Px_LED驱动到高并且将Cx_LED驱动到低。
现在参照图6中的参考数字(2),当RESET是低态有效并且如果SW_MODE≠CPU附接/禁用时,控制模块112点亮LED 106。即控制模块112如以下将Px_LED驱动到低并且对Cx_LED进行多路复用。(a)将C0_LED驱动到高持续500uSec。(b)将Cx_LED驱动到低持续10uSec。(c)将C1_LED驱动到高持续500uSec。(d)将Cx_LED驱动到低持续10uSec。(e)将C2_LED驱动到高持续500uSec。(f)将Cx_LED驱动到低持续10uSec。(g)将C3_LED驱动到高持续500uSec。(h)将Cx_LED驱动到低持续10uSec。(i)重复(a)到(h)步骤直到RESET变高。一旦RESET变高,Cx_LED线的这个循环就停止,即使处于驱动Cx_LED为高的中间。
Cx_LED线在每个Cx_LED列使能之间的10uSec为低的时间确保EEPROM信号不会重叠。因此,Cx_LED线在每个Cx_LED列使能之间的10uSec为低的时间确保不开始EEPROM存取。
现在参照图5到图7中的参考数字(3),控制模块112在管脚的CONFIG读取之前对网络预充电。即控制模块112将Px_LED驱动到高持续10uSec,并且将除了C3_LED之外的Cx_LED驱动到低持续10uSec,其中C3_LED被驱动到高。在C3_LED驱动到高之前1uSec,将Px_LED驱动到高。否则C3 LED将会被点亮。
现在参照图5到图7中的参考数字(4),控制模块112将Cx_LED和Px_LED置于三态。即控制模块112使得Cx_LED管脚和Px_LED管脚作为输入。
现在参照图7中的参考数字(5),如果SW_MODE≠测试模式,控制模块112等待1mSec,并且然后将输入数据锁存为CONFIG数据。否则,控制模块112锁存输入数据而不等待。这样测试模式到来的更快,因为在仿真中跳过CONFIG延迟。为了在制造期间使用测试模式,不可以跳过CONFIG延迟。
现在参照图7到图8中的参考数字(6a)到(6d),如果SW_MODE≠测试模式,则控制模块112如以下读取EEPROM。(6a)驱动Px_LED到高,并且确保LED持续关闭20uSec。(6b)选择2接线EEPROM类型并且尝试读取第一位置。如果EEPROM 108确认,则继续读取EEPROM直到接收到延迟或者停止操作码。如果接收到延迟或者停止操作码,则跳转到图8中的参考数字(7)。如果EEPROM108在尝试读取操作结束后1mSec内未确认,则跳转到图7中的参考数字(6c)。
(6c)选择4接线EEPROM类型并且尝试读取第一位置。继续读取EEPROM代码直到接收到延迟或者停止操作码。如果接收到延迟或者停止操作码,则跳转到图8中的参考数字(7)。仅在直到接收到延迟或者停止操作码时,(6d)发生EEPROM读取。这允许EEPROM 108执行读取,因为LED 106在这个初始EEPROM读取期间处于关闭。
现在参照图8中的参考数字(7),如果SW_MODE=测试模式,或者如果EEPROM 108执行停止或者延迟操作码,则控制模块112释放内部RESET。当释放内部RESET时,交换机核可以初始化。现在参看图8中的参考数字(8),控制模块112驱动Cx_LED到低持续10uSec。
现在参照图8到图10中的参考数字9(a)到9(m)以及9(o),如果EEPROM 108执行延迟(并且并非停止操作码),则控制模块112如以下将LED 106与EEPROM读取进行多路复用。9(a)驱动Px_LED到高持续10uSec。如果循环,则在以下的9(n)中间将Px_LED驱动到高持续10uSec。9(b)进行1个EEPROM读取操作。这应当花费少于500uSec的时间。如果这是2接线EEPROM循环,则在这些读取操作的一个中每次只读取8个比特。9(c)用列0的数据驱动Px_LED。控制模块112在以下描述的步骤中使用触发器160锁存Px_LED数据,使得当Cx_LED为高时数据不改变。
9(d)驱动C0_LED到高持续500uSec。9(e)驱动Cx_LED到低持续10uSec。Cx_LED线在每个Cx_LED列使能之间的10uSec为低的时间确保EEPROM信号不会重叠。因此,Cx_LED线在每个Cx_LED列使能之间的10uSec为低的时间确保不开始EEPROM存取。
9(f)用列1的数据驱动Px_LED。在9(e)中间用列1的数据驱动Px_LED。9(g)驱动C1_LED到高持续500uSec。9(h)驱动Cx_LED到低持续10uSec。9(i)用列2的数据驱动Px_LED。在9(h)中间用列2的数据驱动Px_LED。依赖于当前寄存器设置,可以跳过列1、列2和/或列3。如果当前未使用列则跳过该列,这允许其他LED列更加亮,因为这些其他LED列开启的时间更长。替代地,也可以跳过列0。
9(j)驱动C2_LED到高持续500uSec。9(k)然后驱动Cx_LED到低持续10uSec。9(l)用列3的数据驱动Px_LED。在9(k)中间用列3的数据驱动Px_LED。9(m)驱动C3_LED到高持续500uSec。9(n)驱动Cx_LED到低持续10uSec。9(o)重复9(a)到9(m)直到EEPROM执行停止操作码。然后跳转到图10中的参考数字(10)。
现在参照图10中的参考数字10(a)到10(k),如果EEPROM108执行停止(并且不是延迟操作码),则控制模块112如下对LED106进行多路复用而没有EEPROM读取。当不再需要EEPROM 108时防止发生EEPROM的读取,这允许LED 106更加亮,因为LED列被开启的时间更长。10(a)用列0的数据驱动Px_LED。如果循环,控制模块112在以下10(l)的中间用列0的数据驱动Px_LED。控制模块112在以下描述的步骤中使用触发器160锁存Px_LED数据,使得当Cx_LED线为高时,数据不改变。
10(b)驱动C0_LED到高持续500uSec。10(c)驱动Cx_LED到低持续10uSec。Cx_LED线在每个Cx_LED列使能之间的10uSec为低的时间确保EEPROM信号不会重叠。因此,Cx_LED线在每个Cx_LED列使能之间的10uSec为低的时间确保不开始EEPROM存取。
10(d)用列1的数据驱动Px_LED。在以上10(c)的中间用列1的数据驱动Px_LED。10(e)驱动C1_LED到高持续500uSec。10(f)驱动Cx_LED到低持续10uSec。10(g)用列2的数据驱动Px_LED。在以上10(f)的中间用列2的数据驱动Px_LED。可以依赖于当前寄存器设置而跳过列2和/或列3。如果当前未使用列则跳过该列,这允许其他LED列更加亮,因为这些其他LED列开启的时间更长。替代地,也可以跳过列0或者列1。
10(h)驱动C2_LED为高持续500uSec。10(i)然后驱动Cx_LED到低持续10uSec。10(j)用列3的数据驱动Px_LED。在以上10(i)的中间用列3的数据驱动Px_LED。10(k)驱动C3_LED为高持续500uSec。10(l)驱动Cx_LED到低持续10uSec。10(m)重复10(a)到10(l)。
在图5到图10中,封闭在虚线框中的区域指示在这个示例中可以不显示的LED列。只有在EEPROM停止(由椭圆指示)后才显示LED。这个模式重复进行,直到将要显示的列改变或者进行了EEPROM写入。当进行了EEPROM写入时,EEPROM写入插入在多路复用周期的开始处,并且允许EEPROM写入完成。即LED刷新处于挂起,直到写入周期完成为止。
为便于这里描述的时间多路复用,EEPROM定时模块152包括在EEPROM读取/写入周期之间的等待状态。具体地,EEPROM定时模块152在读取/写入周期之间等待EEPROM“运行”信号。一旦EEPROM忙碌信号变为有效,则EEPROM运行信号便可以插入,使得EEPROM定时模块152不尝试再次存取EEPROM 108。
这些等待状态可以在可分割的EEPROM操作之间发生。如果EEPROM 108是4接线类型,则可分割的操作是单个16比特读取(或者单个16比特写入加写入忙碌时间)。如果EEPROM 108是2接线类型,则可分割的操作是单个8比特读取(或者8比特写入加写入忙碌时间)。2接线EEPROM 108可以分割8比特的操作使得没有EEPROM读取操作长于500uSec。写入操作可以长于500uSec。一旦开始单个EEPROM传输,EEPROM定时模块152维持EEPROM忙碌信号,直到完成该传输。
以上描述的EEPROM忙碌/运行握手允许各种EEPROM性能选择(模式)而不改变EEPROM定时模块152。这些模式包括完整EEPROM存取模式(没有LED存取)、混合的EEPROM存取模式(具有LED存取)、仅LED模式以及EEPROM写入模式。以下依次描述每个模式。
完整EEPROM存取模式针对起始的EEPROM读取而使用,直到执行EEPROM停止操作码或者EEPROM延迟操作码(分别由EEPROM停止或者内部复位来指示)。这个模式可以保持EEPROM运行信号有效直到EEPROM停止或者内部复位信号改变状态。在这个模式期间,EEPROM定时模块152排他性地使用EEPROM管脚直到模式改变为止。
从当第一EEPROM延迟操作码发生到当EEPROM停止操作码发生时使用混合的EEPROM存取模式。一旦维持EEPROM忙碌信号,这个模式便撤销(de-assert)EEPROM运行信号,而且只要是EEPROM忙碌信号是有效的,并允许EEPROM 108排他性地使用EEPROM管脚。一旦撤销EEPROM忙碌信号,LED定时模块150对列0到列1的LED 106进行多路复用等。时间多路复用可以只刷新有效的列。
在完成刷新周期后,LED定时模块150将向EEPROM 108返回共享EEPROM管脚的控制。另外,LED定时模块150产生下一个EEPROM运行信号。这个周期重复直到检测到EEPROM停止为止。
当EEPROM停止信号是有效时使用仅LED模式。在这个模式中,LED定时模块150对列0到列1的LED 106进行多路复用等。时间多路复用可以只刷新有效的列。这个周期重复直到EEPROM经由寄存器被写入或者被重新加载。当EEPROM被重新加载或者被写入时,重新开始完整EEPROM存取模式。
使用EEPROM写入模式以向EEPROM 108写入。这个模式可以在以上述模式的任何一个的中间开始。当经由寄存器请求EEPROM写入时,寄存器加载器处理模块154可以停止并且产生EEPROM写入请求。LED定时控制模块150将向EEPROM定时模块152返回共享EEPROM管脚的控制。这个控制应当刚好在LED列0将要被显示之前返回。
当管脚稳定时,产生EEPROM运行信号并且EEPROM管脚保持在这个模式中直到撤销了EEPROM忙碌信号。在每个EEPROM写入之后,EEPROM管脚返回到仅LED模式。当所有EEPROM写入都完成时,寄存器加载器处理模块154可以被重新加载,从而重新开始完整EEPROM存取模式。
在这里描述的时间多路复用中,触发器160确保到LED 106的数据输出被锁存,而且确保该数据在500uSec的刷新周期期间不改变。举例来说,当在步骤9d、9g、9j或者9m,或者在步骤10b、10e、10h或10k中Cx_LED管脚驱动LED列时,该数据并不改变。这确保连接到Cx_LED管脚的键合焊盘(此后称作Cx_LED键合焊盘)的正确机能。
Cx_LED键合焊盘可以具有以下特性。在测试模式中,Cx_LED键合焊盘可以具有快转换(slew)速率使得可以执行高频测试模式(例如25MHz的测试模式)。在EEPROM存取模式中,Cx_LED键合焊盘可以具有慢转换速率。慢转换速率可以限制由LED 106产生的电磁干扰(EMI)。因此,EMI在由联邦通信委员会(FCC)阐明的标准之内。慢转换速率可以比正常快沿(fast-edge)速度慢,但是不会与通常的慢LED键合焊盘一样慢。
在仅LED模式中,Cx_LED键合焊盘可以具有非常慢的转换速率以防止发生EMI问题。另外,在仅LED模式中,Cx_LED键合焊盘可以基于在LED列刷新周期期间为低的Px_LED线的数目,而发源10mA、20mA、30mA、40mA或者50mA的电流。这在无论开启了一个、两个...或者五个LED,都确保LED 106处于相同的亮度。即Cx_LED键合焊盘基于在给定时间点亮的LED的数目提供一定量的电流。
以上提到的电流值仅为示例。只要值以第一值的倍数增加,则也可以使用其他值。举例来说,如果第一值是15mA,则后续值可以为30mA以及45mA等。因此,Cx_LED键合焊盘可以具有可编程的驱动强度和可编程的转换速率。
另外,Cx_LED键合焊盘可以具有以下特性。在测试模式中,Cx_LED键合焊盘可以具有快转换速率使得可以执行高频测试模式(例如25MHz的测试模式)。在仅LED模式中,Cx_LED键合焊盘可以具有非常慢的转换速率以防止发生EMI问题。另外,在仅LED模式中,Cx_LED键合焊盘可以吸收10mA的电流或者根据需要吸收其他值的电流。
在一些实现方式中,当交换机102包括CPU时,可以使用CPU配置多个LED显示模式。该CPU可以基于用户输入重新编程LED显示模式。当交换机102不包括CPU时,可以使用在交换机102外部的EEPROM(例如EEPROM 108)以配置LED 106。然而使用外部EEPROM可能并非成本有效的。
作为代替,当交换机102不包括CPU时,可以使用CONFIG管脚和/或寄存器来对LED显示模式进行配置。因此,可以在交换机102中包括配置LED 106的LED配置模块。无论LED 106是否时间多路复用,该LED配置模块可以如以下配置LED 106。
现在参照图11到图17,交换机102-1可以包括配置LED 106的LED配置模块170。交换机102-1执行交换机102的至少全部功能。在图11中,LED配置模块170可以从每个PHY设备104接收多个LED输出。这些LED输出可以包括双工/冲突信号、活动信号、链接/活动信号、10M链接信号、100M链接信号和1G链接信号。LED配置模块170可以基于经由CONFIG管脚提供的显示模式(此后称作CONFIG显示模式),以及经由寄存器提供的显示模式(此后称作寄存器显示模式)对每个PHY设备104的LED 106进行配置。CONFIG显示模式可以在RESET处初始地设置,而可以使用寄存器显示模式以随后改变CONFIG显示模式。
在图12中,当交换机102-1包括n个PHY设备104时,LED配置模块170可以包括LED产生模块170-1的n个单元(每个PHY设备104一个)。在图16中,LED配置模块170可以包括第一信号产生模块170-2的n个单元(每个PHY设备104一个)以产生标记为“特定(special)”的输入(如图12所示)。在图17中,LED配置模块170可以包括第二信号产生模块170-3的n个单元(每个PHY设备104一个)以产生标记为“Px链接/活动”的输入(如图12所示)。接下来是CONFIG显示模式和寄存器显示模式的描述。
在CONFIG显示模式中,CONFIG管脚可以支持各种上电复位(POR)显示模式。POR显示模式可以不用CPU而管理。仅举例来说,POR显示模式可以包括以下模式。在第一显示模式中,PHY设备104可以具有共同的链接/活动LED,每个PHY设备104具有不同速度的LED。第一显示模式可以是默认显示模式。在第二显示模式中,每个PHY设备104可以具有速度上不同的链接/活动LED。在第三显示模式中,每个PHY设备104可以具有链接/活动LED,速度由LED的三种颜色指示。在第四显示模式中,每个PHY设备104可以具有由LED的闪烁速率指示速度的链接/活动LED。当存在CPU时可以有更多可用的显示模式,并且更多显示模式可以经由寄存器可选择。
在第一显示模式中,LED可以配置为以下。Px_LED[0]=链接/活动(关闭=没有链接,开启=链接,闪烁关闭=活动)。Px_LED[1]=1G链接(关闭=没有链接,开启=1G链接)。Px_LED[2]=100M/1G链接(关闭=没有链接,开启=100M或者1G链接)。Px_LED[3]=特定(在每个端口上不同)。
在第二显示模式中,LED可以配置为以下。Px_LED[0]=1G链接/活动(关闭=没有链接,开启=1G链接,闪烁关闭=活动)。Px_LED[1]=10M/100M链接/活动(关闭=没有链接,开启=10M或者100M链接,闪烁关闭=活动)。Px_LED[2]=特定(在每个端口上不同)。Px_LED[3]=双工/冲突(开启=全双工,关闭=半双工,闪烁=半双工冲突)。第二显示模式也可以支持以下配置:由两种颜色指示链接/活动/速度(两者关闭=没有链接,LED[0]开启并且LED[1]关闭=1G链接,LED[1]开启并且LED[0]关闭=10M链接或者100M链接,闪烁关闭=活动)。
在第三显示模式中,LED可以配置为以下。Px_LED[0]=100M/1G链接/活动(关闭=没有链接,开启=100M链接或者1G链接,闪烁=活动)。Px_LED[1]=10M/100M链接/活动(关闭=没有链接,开启=10M或者100M链接,闪烁=活动)。Px_LED[2]=10M/1G链接/活动(关闭=没有链接,开启=10M链接或者1G链接,闪烁=活动)。Px_LED[3]=双工/冲突(开启=全双工,关闭=半双工,闪烁=半双工冲突)。
在一些实施方式中,Px_LED[2:0]可以如下三种不同颜色组合使用:组合1:连接到Px_LED[1:0]的3接线两色(3-wire 2-Color)LED,其中10M=颜色a,100M=颜色a和颜色b两者,1G=颜色b。组合2:连接到Px_LED[2:1]的3接线两色LED,其中10M=颜色a和颜色b两者,100M=颜色a,1G=颜色b。组合3:连接到Px_LED[2]和Px_LED[0]的3接线两色LED,其中10M=颜色a,100M=颜色b,1G=颜色a和颜色b两者。
在第四显示模式中,LED可以配置为以下。Px_LED[0]=对等(PTP)活动(闪烁开启=PTP活动)。Px_LED[1]=根据闪烁速率的链接/活动/速度(关闭=没有连接,开启=链接,以速率-x闪烁=活动w/1G链接,以速率-y闪烁=活动w/100M链接,以速率-z闪烁=活动w/10M链接)。仅举例来说,速率-x=84mSec,速率-y=170mSec,以及速率-z=340mSec。Px_LED[2]=双工/冲突(开启=全双工,关闭=半双工,闪烁=半双工冲突)。冲突的闪烁速率可以由针对速度指示的闪烁速率的变化影响。Px_LED[3]=特定(参见文本-每个端口上不同)。
在寄存器显示模式中,在CONFIG之后,CPU或者EEPROM 108可以如以下改变显示模式。初始CONFIG显示模式可以被覆盖。可以配置组合的多端口LAN LED(链接/活动/速度)。可以配置对等活动(PTP活动)、对等接收(PTP Rx)和/或对等发送(PTP Tx)LED。LED可以被强制开启或者关闭或者闪烁。在使用CONFIG管脚以选择性地关闭LED 106的同时,可以使用寄存器以改变LED 106的亮度。
在图13到图15中,仅举例来说,表1到表3示出了不同的LED功能。在图13中,表1列出了所支持/所期望的LED功能以及哪个LED可以显示每个功能。LED之下的每个数字标示寄存器选择设置以显示由LED的行所示出的功能。在图14中,表2示出由寄存器可控制的LED选择映射。功能出现不止一次而且通常出现在不同LED上。因此,LED功能的多种不同组合是可能的并且可以是用户选择的。
在图15中,表3示出当交换机102-1包括GE PHY设备时针对GE PHY设备的LED显示模式。GE PHY设备可以将其6个LED线(PHY_LED[0]到PHY_LED[5])默认为所示出的显示模式中的一个。GE PHY设备可以将6个LED线设置到第四显示模式(如图12所示)。
有时候,数据的单个帧可以导致活动LED闪烁两到三次。因此,驱动活动LED的信号的脉冲延伸持续时间可能需要改变。另外,当闪烁速率将基于链接速度而改变时,默认闪烁速率(例如84mSec)可能不是足够的。
因此,可以通过向驱动LED 106的信号应用延伸和闪烁速率调整而控制LED 106的定时。延伸和闪烁速率调整可以以许多方式获得。
举例来说,可以修改PHY核以改变在复位时的脉冲延伸持续时间,并且允许经由外部接线改变控制闪烁速率的寄存器值。替代地,可以修改PHY核以改变在复位时的脉冲延伸持续时间,并且可以外部地修改闪烁速率。然而这样做可能不允许以2的幂延伸。
作为替代,可以使用EEPROM以改变PHY设置。然而这破坏了尝试消除或者减小在未管理(即没有CPU)配置中的EEPROM的使用的目的。因此,可以使用用于延伸和闪烁的逻辑来替代延伸和闪烁速率调整。
另外,路由器通常可以包括在背面板和正面板上的LED。背面板可以包括靠近每个端口的LED以指示该端口的速度以及指示电缆是否正确地附接到该端口等。正面板可以包括每个端口的单个组合的链接/活动LED以指示分组流。替代地,正面板可以包括总结这些端口的状态的LED。
对在正面板的LED进行驱动的信号通常由对在背面板的上LED进行驱动的信号产生。举例来说,对在背面板上的LED进行驱动的信号进行组合(例如经或、与等操作)以产生用于对在正面板上的LED进行驱动的信号。因此,在正面板上的LED不能指示每个端口的状态。
作为替代,可以基于由PHY设备104输出的信号产生每个端口的特定LED信号。另外,当LED 106并未多路复用时,可以产生每个端口的组合的链接/活动信号。以下依次描述两种解决方案。
在图16中,第一信号产生模块170-2基于由PHY设备104输出的信号而产生每个端口的特定LED信号。可以使用寄存器以确定可以组合哪个端口的哪个信号以产生每个端口的特定LED信号。
第一信号产生模块170-2包括信号延伸模块172和闪烁速率控制模块174。当在端口处发生活动时,由组合逻辑(即示出的门)产生的去往信号延伸模块172的输入信号切换(toggle)。信号延伸模块172对输入信号的上升沿进行延伸并且产生经延伸的信号(即相对于输入信号具有经延伸的上升沿的信号)。
当经延伸的上升沿在闪烁时间之后保持有效时,闪烁速率控制模块174基于经延伸的信号产生闪烁信号。使用闪烁信号以驱动特定LED,该LED根据该闪烁信号而闪烁。
特定控制寄存器比特将端口激活为这个组合的LED功能。将每个控制寄存器比特输入到每个端口的链接门和活动门(如图所示)。虽然示出了XOR门,但是当来自每个端口的活动信号包括在帧开始处的脉冲而不是针对帧持续时间的电平时,可以使用OR门来代替。
在图17中,当LED 106并未多路复用时,第二信号产生模块170-3可以产生每个端口的组合的链接/活动信号。第二信号产生模块170-3包括分别执行信号延伸模块172和闪烁速率控制模块174的功能的信号延伸模块182和闪烁速率控制模块184。
LED的闪烁速率可以与端口的速度成比例改变。举例来说,针对10M、100M和1G的速度可以分别使用三个不同的闪烁速率。因此,可以使用单个廉价的单色LED来指示三个不同的速度,而不使用通常使用的3个LED或者三色LED。
在一些实施方式中,交换机102可以不包括中央处理单元(CPU)。因此,可以使用EEPROM 108以配置交换机102。举例来说,EEPROM 108可以给交换机102指派唯一的介质存取控制(MAC)地址。在远程管理网络中,可以从远程网络设备改变交换机102的配置设置。
然而有时候,去往交换机102的电源可能故障。当到交换机102的电源恢复时,交换机102可以回复到默认设置而不是经修改的设置。经修改的设置可以通过在上电时向EEPROM 108写入而在上电时恢复。
根据本公开,当向EEPROM 108的写入经由CONFIG管脚使能时,可以使用新的寄存器以向EEPROM 108写入。然而当寄存器加载器处理模块154停止时,允许EEPROM写入。因此,当寄存器加载器处理模块154未停止时,可以使用新的寄存器比特以阻止寄存器加载器处理模块154直到进行了重新加载为止。
一些EEPROM类型(例如4接线EEPROM)通常经由命令为非写入保护的。这些EEPROM可以在写入操作之前为非保护的。然后这些EEPROM在上一次写入操作之后再次为写入保护。因此,每个写入操作可以包括三个步骤:1)写入使能,2)写入数据,以及3)写入保护。
可以使用寄存器的一个新的集合以保持在对EEPROM 108读取或者写入期间的忙碌状态、目标地址、读取/写入数据以及读取/写入命令。举例来说,两个寄存器可以如以下使用。第一寄存器可以用于将写入到EEPROM 108或者从EEPROM 108读回的16比特数据。第二寄存器可以用于8比特EEPROM地址、操作码以及忙碌状态。
现在参照图18,网络设备100-1包括EEPROM 108、CONFIG模块110、交换机102-2以及远程管理模块200。交换机102-2可以进行交换机102和/或交换机102-1的至少全部功能。远程管理模块200将网络设备100-1对接(interface)到远程网络设备(未示出)。远程网络设备经由网络(未示出)与远程管理模块200通信,并且远程地配置网络设备100-1。
交换机102-2包括控制模块112-2。控制模块112-2可以执行控制模块112和/或控制模块112-1的至少全部功能。控制模块112-2包括EEPROM定时模块152、寄存器加载器处理模块154、寄存器模块202、写入保护模块204以及停止模块206。
寄存器模块202存储从远程管理模块200接收的针对网络设备100-1的配置。另外,当到网络设备100-1的电源恢复之后,将该配置重新加载(重新写入)到EEPROM 108时,寄存器模块202存储将要输出到EEPROM定时模块152的读取/写入命令。
当到网络设备100-1的电源恢复时,停止模块206停止寄存器加载器处理模块154。寄存器加载器处理模块154将停止信号输出到CONFIG模块110。
当到网络设备100-1的电源恢复之后,将要进行到EEPROM 108的写入时,CONFIG模块110将控制信号输出到写入保护模块204。写入保护模块204使得能够基于从CONFIG模块110接收到的控制信号向EEPROM 108写入。写入保护模块204将向EEPROM定时模块152输出写入使能信号。
EEPROM定时模块152从寄存器模块202检索读取/写入命令以及配置。EEPROM定时模块152执行读取/写入命令并且将该配置加载到EEPROM 108中。读取/写入命令包括当配置重新加载到EEPROM 108时产生EEPROM忙碌信号的命令。
在加载该配置之后,写入保护模块204写入保护EEPROM 108,并且EEPROM忙碌信号被撤销。随后,EEPROM 108、EEPROM定时模块152以及寄存器加载器处理模块154重新开始关于控制模块112所描述的正常操作。
现在参照图19,示出用于经由IC的多路复用管脚来刷新LED的方法300的步骤。在302处,控制确定到IC的电源是否开启。如果到IC的电源未开启,则控制等待。在304处,当到IC的电源开启时,控制确定是否使用EEPROM来配置IC。
在306处,当该IC将要使用EEPROM进行配置时,控制在第一时段期间经由IC的N个管脚从EEPROM读取配置。在308处,控制使用这N个管脚在第二时间期间刷新LED。在310处,控制确定该IC是否被配置。如果IC未被配置则控制返回306。在312处,如果该IC被配置,则控制继续经由N个管脚刷新LED。
在314处,当并未使用EEPROM配置该IC时,控制使用该IC的CONFIG管脚以在第一时段配置该IC。在316处,控制使用CONFIG管脚以在第二时间期间刷新LED。在318处,控制确定该IC是否被配置。如果该IC未被配置,则控制返回314。在320处,如果该IC被配置,则控制继续经由CONFIG管脚刷新LED。
现在参照图20,示出了用于设置显示模式以在LED上显示状态的方法350的步骤。在352处,控制基于经由IC的CONFIG管脚提供的CONFIG显示模式在上电复位时配置LED。在354处,控制接收来自每个PHY的状态输出。在356处,控制根据CONFIG显示模式显示每个PHY的状态输出。
在358处,控制确定是否改变CONFIG显示模式。如果未改变CONFIG显示模式,则控制返回356。在360处,控制使用寄存器显示模式改变CONFIG显示模式。在362处,控制根据寄存器显示模式显示每个PHY设备的状态输出。
本公开的广义教导可以以各种形式实现。因此,虽然本公开包括特定示例,但是本公开的真实范围不应当这样受限,因为当研究过附图、说明书和所附权利要求之后,其他修改将变得显而易见。

Claims (20)

1.一种集成电路封装体内的集成电路,所述集成电路包括:
存储器控制模块,配置为经由所述集成电路封装体的N个管脚控制存储器集成电路的读取/写入操作,其中N为大于1的整数,以及其中所述存储器集成电路在所述集成电路封装体之外;以及
定时模块,配置为控制N*M个发光二极管的开启/关闭定时,所述N*M个发光二极管安排为分别连接到所述集成电路的N个管脚和M个管脚的N列和M行,其中M为大于1的整数,
其中在第一时段期间所述读取/写入操作利用所述N个管脚,以及其中在与所述第一时段不同的第二时段期间,所述N*M个发光二极管从所述M个管脚接收数据并且从所述N个管脚接收刷新信号。
2.如权利要求1的集成电路,其中响应于电源应用到所述集成电路:
所述存储器控制模块通过在所述第一时段期间经由所述N个管脚从所述存储器集成电路读取信息而配置所述集成电路;以及
所述定时模块允许在所述第二时段期间经由所述N个管脚对所述N*M个发光二极管进行测试。
3.如权利要求1的集成电路,其中所述定时模块产生控制信号以分别地输出来自所述M个管脚中的一个管脚的数据的N个比特,以在所述第二时间期间在所述M个行的对应一行中的所述N*M个发光二极管的N个发光二极管上显示所述N个比特。
4.如权利要求1的集成电路,其中所述N个管脚分别直接地连接到所述N个列和所述存储器集成电路。
5.如权利要求1的集成电路,其中通过所述N*M个发光二极管的电流与被点亮以显示数据的所述N*M个发光二极管的数目成比例。
6.如权利要求1的集成电路,其中所述存储器集成电路包括存储用于配置所述集成电路的信息的电可擦除可编程只读存储器(EEPROM)。
7.如权利要求1的集成电路,其中所述存储器控制模块和所述定时模块交换确定所述第一时段和所述第二时段的握手信号。
8.如权利要求1的集成电路,进一步包括分别经由所述M个管脚向所述N*M个发光二极管输出所述数据的M个物理层设备,其中所述存储器控制模块通过在电源应用到所述集成电路时从所述存储器集成电路读取信息来配置所述M个物理层设备。
9.如权利要求8的集成电路,进一步包括配置为以下的发光二极管控制模块:
从所述M个物理层设备中的一个设备接收状态信号;以及
基于所述状态信号产生针对所述M个物理层设备中的一个设备的状态数据的N个比特,
其中在所述第二时段期间:
所述控制信号经由所述M个管脚中的一个对应管脚来输出所述N个比特;以及
在分别地连接到所述M个管脚中的所述一个对应管脚的所述M个行的一个行中的所述N*M个发光二极管的N个发光二极管上,显示N个比特。
10.如权利要求9的集成电路,其中:
所述N个比特包括所述M个物理层设备中的一个设备的速度状态以及链接/活动状态;
所述N*M个发光二极管中的N个发光二极管中的一个发光二极管显示所述链接/活动状态以及所述速度状态;以及
所述N*M个发光二极管中的N个发光二极管中的一个发光二极管的闪烁速率与所述M个物理层设备中的一个设备的速度成比例。
11.如权利要求8的集成电路,进一步包括:配置为经由网络从远程网络设备接收信息的寄存器模块,其中当电源应用到所述集成电路时,在所述第一时段期间所述存储器控制模块经由所述N个管脚将所述信息写入到所述存储器集成电路。
12.如权利要求11的集成电路,其中在当电源应用到所述集成电路时,在所述第二时段期间所述定时模块允许经由所述N个管脚对所述N*M个发光二极管进行测试。
13.如权利要求1的集成电路,其中:
所述存储器控制模块产生忙碌信号,以指示在所述第一时段期间所述N个管脚用于所述读取/写入操作,以及
所述定时模块产生控制信号以锁存所述数据,以随后在所述第二时段期间经由所述M个管脚向所述N*M个发光二极管输出所述数据。
14.一种网络设备,包括:
权利要求1所述的集成电路;
存储器集成电路;以及
N*M个发光二极管。
15.一种用于操作集成电路封装体内的集成电路的方法,所述方法包括:
经由所述集成电路封装体的N个管脚控制存储器集成电路的读取/写入操作,其中N为大于1的整数,以及其中所述存储器集成电路在所述集成电路封装体之外;
控制N*M个发光二极管的开启/关闭定时,所述N*M个发光二极管安排为分别连接到所述集成电路的N个管脚和M个管脚的N列和M行,其中M为大于1的整数;
在第一时段期间利用所述N个管脚以用于所述读取/写入操作;以及
在与所述第一时段不同的第二时段期间,针对所述N*M个发光二极管从所述M个管脚接收数据并且从所述N个管脚接收刷新信号。
16.如权利要求15的方法,进一步包括:
响应于电源应用到所述集成电路,通过在所述第一时段期间经由所述N个管脚从所述存储器集成电路读取信息配置所述集成电路;以及
响应于电源应用到所述集成电路,在所述第二时段期间经由所述N个管脚对所述N*M个发光二极管进行测试。
17.如权利要求15的方法,进一步包括:
产生忙碌信号以指示在所述第一时段期间所述N个管脚用于所述读取/写入操作;以及
产生控制信号以锁存所述数据来随后在所述第二时段期间经由所述M个管脚向所述N*M个发光二极管输出所述数据。
18.如权利要求15的方法,进一步包括:
分别地经由所述M个管脚,从M个物理层设备向所述N*M个发光二极管输出所述数据;以及
在电源应用到所述集成电路时通过从所述存储器集成电路读取信息来配置所述M个物理层设备。
19.如权利要求18的方法,进一步包括:
从M个物理层设备中的一个设备接收状态信号;
基于所述状态信号产生针对所述M个物理层设备中的一个设备的状态数据的N个比特;
在所述第二时段期间使用所述控制信号经由所述M个管脚中的一个对应管脚将所述N比特输出;以及
使用分别地连接到所述M个管脚中的所述一个对应管脚的M行的一个行中的所述N*M个发光二极管的N个发光二极管,在所述第二时段期间,显示所述N个比特。
20.如权利要求19的方法,进一步包括:
在所述N个比特中包括所述M个物理层设备中的一个设备的速度状态以及链接/活动状态;
使用所述N*M个发光二极管的N个发光二极管中的一个发光二极管显示所述链接/活动状态和所述速度状态;以及
以与所述M个物理层设备中的一个设备的速度成比例的闪烁速率,闪烁所述N*M个发光二极管的N个发光二极管中的一个发光二极管。
CN200980142208.4A 2008-10-23 2009-10-23 交换机管脚多路复用 Expired - Fee Related CN102197595B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10782708P 2008-10-23 2008-10-23
US61/107,827 2008-10-23
US12/582,171 2009-10-20
US12/582,171 US8599625B2 (en) 2008-10-23 2009-10-20 Switch pin multiplexing
PCT/US2009/061844 WO2010048506A1 (en) 2008-10-23 2009-10-23 Switch pin multiplexing

Publications (2)

Publication Number Publication Date
CN102197595A true CN102197595A (zh) 2011-09-21
CN102197595B CN102197595B (zh) 2014-05-28

Family

ID=42117045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980142208.4A Expired - Fee Related CN102197595B (zh) 2008-10-23 2009-10-23 交换机管脚多路复用

Country Status (3)

Country Link
US (2) US8599625B2 (zh)
CN (1) CN102197595B (zh)
WO (1) WO2010048506A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI410166B (zh) * 2010-07-19 2013-09-21 Raffar Technology Corp 發光單元刷新控制電路及其方法
TW201317756A (zh) * 2011-10-20 2013-05-01 Hon Hai Prec Ind Co Ltd 電源升級系統
CN104080222B (zh) * 2013-03-28 2016-05-04 东林科技股份有限公司 多规格混用的发光二极管芯片驱动方法
CN103987160A (zh) * 2014-04-25 2014-08-13 大连集思特科技有限公司 一种自适应led驱动的实现方法
CN107360028B (zh) * 2017-07-11 2022-11-25 全球能源互联网研究院 一种交换机端口状态显示方法和装置
CN111157872A (zh) * 2019-12-25 2020-05-15 上海亮牛半导体科技有限公司 复用现有逻辑管脚进入测试模式的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231105A (en) * 1978-07-05 1980-10-28 Umc Industries, Inc. Vendor control circuit
US4373719A (en) * 1980-01-04 1983-02-15 Fidelity Electronics, Ltd. Electronic bridge game system
US4387424A (en) * 1980-08-12 1983-06-07 Pitney Bowes Inc. Communications systems for a word processing system employing distributed processing circuitry
US4538146A (en) * 1982-09-17 1985-08-27 National Semiconductor Corporation Integrated circuit output pins used for input signals
US4558315A (en) * 1983-04-11 1985-12-10 Zygo Industries, Inc. Input apparatus and method for controlling the scanning of a multi-cell display
US5444390A (en) * 1994-02-02 1995-08-22 Texas Digital Systems, Inc. Means and method for sequentially testing electrical components
US6359547B1 (en) * 1994-11-15 2002-03-19 William D. Denison Electronic access control device
SG98413A1 (en) * 1999-07-08 2003-09-19 Nichia Corp Image display apparatus and its method of operation
US7312773B1 (en) * 1999-07-09 2007-12-25 Rapid Prototypes, Inc. Illuminated wearable ornament
US6397186B1 (en) * 1999-12-22 2002-05-28 Ambush Interactive, Inc. Hands-free, voice-operated remote control transmitter
AU2002343544A1 (en) * 2001-10-19 2003-04-28 Clare Micronix Integrated Systems, Inc. Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator
US20030154331A1 (en) * 2002-02-13 2003-08-14 Globespanvirata Incorporated System and method for shared use of common GPIO line
US7451245B2 (en) * 2004-12-01 2008-11-11 Broadcom Corporation System for dual use of an I/O circuit
US20070139316A1 (en) * 2005-12-21 2007-06-21 Sony Ericsson Mobile Communications Ab Led module with integrated controller
US7716411B2 (en) * 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
JP2009164425A (ja) * 2008-01-08 2009-07-23 Oki Semiconductor Co Ltd リアルタイムモニタ装置及び動作方法

Also Published As

Publication number Publication date
US20140091728A1 (en) 2014-04-03
US8599625B2 (en) 2013-12-03
WO2010048506A1 (en) 2010-04-29
CN102197595B (zh) 2014-05-28
US20100103185A1 (en) 2010-04-29
US9252777B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
CN102197595B (zh) 交换机管脚多路复用
JP6959310B2 (ja) 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム
CN103959268B (zh) 外围设备通讯
CN101675478B (zh) 具有一个或多个存储器设备的系统
US20100185784A1 (en) Automatic address assignment for communiation bus
US20140237227A1 (en) Processing device, array-type processing device, control method thereof, and information processing system
CN102866683B (zh) 一种信号转换装置及自动测试系统
CN101719110A (zh) 光通信器件中多路i2c器件的实时监控方法
CN103731948B (zh) 灯具控制芯片、装置与其寻址方法
US8489780B2 (en) Power saving in NAND flash memory
JP4824111B2 (ja) バス上で単純かつ高い信頼度の分散アービトレーションを行うための回路、方法及び装置
CN109768793A (zh) 半导体装置、半导体系统以及控制半导体装置的方法
CN105373511B (zh) 一种与多个光模块可同时通信的装置和方法
US20150186067A1 (en) Spi interface enhanced flash chip and chip packaging method
CN105790830A (zh) 光模块在位检测方法和装置
CN114035853B (zh) 具备spi接口的mcu引导系统及芯片
CN104350700A (zh) 用于串行通信设备的时钟
CN104332135A (zh) 一种并联显示电路及其显示装置
CN104464617A (zh) 一种并联显示系统及其显示装置
US20120221825A1 (en) Nonvolatile memory system and feature information setting method
CN113626359A (zh) 一种服务器的闪存芯片的信号切换装置及方法
CN103003769A (zh) 向电子设备提供时钟信号的时钟电路、带有时钟电路的电子设备以及向电子设备提供时钟信号的方法
CN112597732B (zh) 一种通过软件配置改变iic器件地址的方法及系统
US7973554B2 (en) Method of configuring embedded application-specific functional blocks
CN110825667B (zh) 一种低速io设备控制器的设计方法和结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140528

Termination date: 20181023