CN102136802B - 一种变流器及其控制装置 - Google Patents

Abstract

本发明涉及一种变流器及其控制装置，该控制装置包括第一处理器和第二处理器，控制装置还包括双端口存储器和至少一个FPGA；双端口存储器通过并口总线连接在第一处理器和第二处理器之间，用于实现第一处理器和第二处理器间的内部数据的交互，至少一个FPGA分别通过总线与第一处理器和第二处理器连接，且至少一个FPGA内部包含多个模块，每个模块的地址映射到第一处理器和第二处理器的总线地址空间上，通过读写相应地址空间的数据来实现变流器的控制。实施本发明的技术方案，不仅可以有效的分担的两个处理器的处理要求，而且可以通过两个处理器（顶层模块）对多个模块（下属模块）进行分流和管理。

Description

一种变流器及其控制装置

技术领域

本发明涉及电力电子技术，更具体地说，涉及一种变流器及其控制装置。

背景技术

在风力发电系统中，桨叶旋转带动发电机转动，发电机发出的电经变流器输送至电网。对于大功率的变流器，其控制装置不仅要对关键的电流、电压等模拟量信号进行采集和计算，要实时的处理内部终端器件的动作，要处理与上级控制器信息的实时交互，同时还要进行大量诸如故障记录、参数保存等工作，其工作量非常巨大，考虑到单个处理器速度和存储资源有限，业界大部分采用两个处理器同时进行操作，但是两个处理器同时工作凸显出的问题是：它们之间的信息交互、如何定义与外部的信息交互以及信息交互的实时性问题等。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述变流器控制装置中的两个处理器同时工作实现信息交互及其与外部的信息交互的实时性差缺陷，提供一种能克服上述缺陷的变流器的控制装置。

本发明解决其技术问题所采用的技术方案是：构造一种变流器的控制装置，包括第一处理器和第二处理器，所述控制装置还包括双端口存储器和至少一个FPGA(Field-Programmable Gate Array，现场可编程门阵列)；所述双端口存储器通过并口总线连接在第一处理器和第二处理器之间，用于实现第一处理器和第二处理器间的内部数据的交互，所述至少一个FPGA分别通过总线与第一处理器和第二处理器连接，且所述至少一个FPGA内部包含多个模块，每个模块的地址分别映射到所述第一处理器和第二处理器的总线地址空间上，所述第一处理器和第二处理器通过读写相应地址空间的数据来实现变流器的控制。

在本发明所述的变流器的控制装置中，所述第一处理器和第二处理器分别为第一DSP和第二DSP。

在本发明所述的变流器的控制装置中，所述控制装置还包括分别外扩于第一处理器和第二处理器的第一存储器和第二存储器，所述第一存储器和第二存储器用于实现数据存储和程序升级。

在本发明所述的变流器的控制装置中，所述每个模块的地址包括每个模块的状态寄存器地址和控制寄存器地址。

在本发明所述的变流器的控制装置中，所述FPGA内部构建的每个模块均封装成标准的对内对外接口，以实现多个模块间的解耦。

在本发明所述的变流器的控制装置中，所述第一处理器和第二处理器通过自带的AD转换器将所采集的变流器的模拟量信号转换为数字量信号。

在本发明所述的变流器的控制装置中，所述模拟量信号包括母线电压、功率模块的电流、电网电压、定子电压。

在本发明所述的变流器的控制装置中，所述第一处理器和第二处理器根据转换后的数字量信号计算开关管驱动信号。

在本发明所述的变流器的控制装置中，所述多个模块包括：

内部IO模块，用于实现变流器内部的继电器和接触器的驱动及继电器和接触器的相关状态的返回；

码盘模块，用于实现码盘故障的检测；

光纤通信模块，用于实现与上级控制器之间控制信号和检测信号的交互；

PWM发波模块，用于根据所计算的开关管驱动信号和上级控制器的控制信号输出PWM信号，及在故障时实现封波。

本发明还构造一种变流器，包括整流器和逆变器，所述变流器还包括以上所述的控制装置，所述控制装置用于控制所述整流器和所述逆变器。

实施本发明的技术方案，通过并口总线连接在第一处理器和第二处理器之间双端口存储器，可实现第一处理器和第二处理器内部数据的交互，另外，至少一个FPGA通过总线与第一处理器和第二处理器之间，且所述至少一个FPGA内部包含多个模块，每个模块的地址分别映射到所述第一处理器和第二处理器的总线地址空间上，两个处理器通过读写相应地址空间的数据来实现变流器的控制，这样不仅可以有效的分担的第一处理器和第二处理器的处理要求，而且可以通过两个处理器(顶层模块)对多个模块(下属模块)进行分流和管理，两个处理器可以根据实际应用，通过两个处理器的地址片选信号，进行实时使能下属模块，实行数据的交互，从而提高了两个处理器之间的信息交互以及两个处理器与外部的信息的定义和交互的实时性。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明变流器的控制装置实优选实施例的逻辑图；

图2是本发明变流器的控制装置中内部IO模块优选实施例的封装结构图。

具体实施方式

如图1所示，在本发明的变流器的控制装置实优选实施例的逻辑图中，该控制装置包括第一处理器100、第二处理器200、双端口存储器300、FPGA 400、第一存储器500和第二存储器600，应当说明的是，在本发明的该实施例中，第一处理器100、第二处理器200优选第一DSP和第二DSP，FPGA 400的数量为一个，但本发明并不限定处理器为DSP，也可为其它类型的处理器，也不限定FPGA 400的数量仅为一个，FPGA 400的数量也可为其它任意数量。在该控制装置中，双端口存储器300通过并口总线连接在第一DSP 100和第二DSP 200之间，用于实现第一DSP 100和第二DSP 200内部数据的交互，FPGA400分别通过总线与第一DSP 100和第二DSP 200连接，且FPGA 400内部包含多个模块，每个模块的地址分别映射到第一DSP 100和第二DSP 200的总线地址空间上，第一处理器100和第二处理器200通过读写相应地址空间的数据来实现变流器的控制。第一存储器500外扩于第一DSP 100，第二存储器600外扩于第二DSP 200，该第一存储器500和第二存储器600，用于实现数据存储和程序升级。

在该控制装置中，第一DSP 100和第二DSP 200通过自带的AD转换器将所采集的变流器的模拟量信号转换为数字量信号。该模拟量信号包括母线电压、功率模块的电流、电网电压、定子电压等信息。然后，第一DSP 100和第二DSP 200根据自身算法和转换后的数字量信号计算开关管驱动信号。

在该控制装置中，多个模块间基本上是相互独立的，并行的关系，每个模块都可与两个DSP进行交互，该多个模块可包括：

内部IO(IIO)模块，用于实现变流器内部的继电器和接触器的驱动及继电器和接触器的相关状态的返回，例如，各个风扇(控制柜风扇、模块风扇)的驱动以及状态返回，防雷器状态、并网开关、并网接触器的驱动和状态返回等，以实现变流器内部的开关量和DSP内部的交互，完成逻辑控制；

码盘模块，用于实现码盘故障的检测，还用于完成编码器的信号的检测、整形，比如A脉冲丢失、B脉冲丢失、以及Z脉冲丢失等；

光纤通信模块，用于实现与上级控制器之间控制信号和检测信号的交互，硬件载体是光纤，通信协议采用内部自行定义；

PWM发波模块，用于根据所计算的开关管(如IGBT管)驱动信号和上级控制器的控制信号输出PWM信号，及在故障时实现封波。

另外，该多个模块还可包括：

DI/DO模块，实现外部数字输入输出的模块，在该模块内部可以对输入和输出模块进行滤波处理；

CB/CP保护模块，配合LVRT(Low voltage ride through，低电压穿越)逻辑所作的故障保护模块；

故障处理模块，用于实现故障时的时序逻辑的处理以及中断触发；

地址译码模块，完成所有模块的地址译码，实现FPGA与DSP之间的数据相关；

通信互联模块，完成CAN、SCI等通信模块互联。

下面说明如何根据实际应用在FPGA 400内部构建多个模块：在FPGA内部构建多个模块，且每个模块设计的遵循的是自顶向下设计，以实现多个模块间解耦，具体为：每个模块均封装成标准的对内对外接口，标准对内对外接口包括：时钟端、复位端，总线接口(包括：读写信号、地址线、数据线、片选)、硬件故障复位控制端及其实际接口。

图2是内部IO模块优选实施例的封装结构图，下面以IIO模块为例进行详细说明：在FPGA内部封装的IIO模块，可以通过FPGA和DSP之间的总线接口实现数据的交互，TXD、RXD是与光纤通信的外部接口，也即通过此内部IIO通信模块，两侧DSP可与外部IO状态通过光纤通信实现控制和状态读取，同时其他模块的顶级故障信号，也可以通过hardWareRst信号告知此模块，实现逻辑部分的保护。

另外，说明如何根据实际应用对各个模块的数据进行分流：首先，如果没有FPGA400，这些模块实现的功能必须要有两侧的DSP进行分担，且相互之间的交互通过总线或者双端口存储器实现，这样带来的问题是DSP的工作比较多，大部分计算运行时间会被打断。而引入了FPGA后，在FPGA内部构建的多个模块，不仅可以有效的分担的DSP的处理要求，而且可以通过顶层的模块对这些下属模块进行分流和管理。DSP可以根据实际的运算过程中用到的模块，通过两侧的地址片选信号，进行实时使能下属模块，实行数据的交互。例如：如果需要实现读写IIO模块的状态反馈信号，顶层模块只需要片选上该模块在DSP内部的地址空间即可。

 --IIO Unit      map address 0x1C0000-0x1C000F

 Grid_IIO_nCS＜＝GridnCS or GridAddrBus(6) or GridAddrBus(5)

or GridAddrBus(4)；

 Rotor_IIO_nCS＜＝RotornCS or RotorAddrBus(6) or RotorAddrBus(5)

   or RotorAddrBus(4)；

下表是FPGA 400中构建的多个模块在两个DSP的地址空间的映射，每个模块的地址包括每个模块的状态寄存器地址和控制寄存器地址。FPGA400内部各个模块的状态寄存器以及控制寄存器的地址均映射在DSP的总线地址空间上，通过改写该地址空间的变量的值就可以更改FPGA的相应的模块的寄存器的配置。具体分配如下：

通过修改DSP的程序中的CMD文件就可以实现FPGA的内部模块的映射地址和DSP的地址空间一一对应的关系。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (9)

1.一种变流器的控制装置，包括第一处理器和第二处理器，其特征在于，所述控制装置还包括双端口存储器和至少一个FPGA；所述双端口存储器通过并口总线连接在第一处理器和第二处理器之间，用于实现第一处理器和第二处理器间的内部数据的交互，所述至少一个FPGA分别通过总线与第一处理器和第二处理器连接，且所述至少一个FPGA内部包含多个模块，每个模块的地址分别映射到所述第一处理器和第二处理器的总线地址空间上，所述第一处理器和第二处理器通过读写相应地址空间的数据来实现变流器的控制；所述第一处理器和第二处理器通过所述第一处理器和第二处理器的地址片选信号，进行实时使能所述FPGA内部的所述多个模块，实行数据的交互；所述每个模块的地址包括每个模块的状态寄存器地址和控制寄存器地址；每个模块的状态寄存器地址和控制寄存器地址均映射在所述第一处理器和第二处理器的总线地址空间上，通过改写所述第一处理器和第二处理器的所述总线地址空间的变量的值更改所述FPGA的相应的模块的寄存器的配置；其中所述双端口存储器仅与所述第一处理器和所述第二处理器交互。

2.根据权利要求1所述的变流器的控制装置，其特征在于，所述第一处理器和第二处理器分别为第一DSP和第二DSP。

3.根据权利要求1所述的变流器的控制装置，其特征在于，所述控制装置还包括分别外扩于第一处理器和第二处理器的第一存储器和第二存储器，所述第一存储器和第二存储器用于实现数据存储和程序升级。

4.根据权利要求1所述的变流器的控制装置，其特征在于，所述FPGA内部构建的每个模块均封装成标准的对内对外接口，以实现多个模块间的解耦。

5.根据权利要求1所述的变流器的控制装置，其特征在于，所述第一处理器和第二处理器通过自带的AD转换器将所采集的变流器的模拟量信号转换为数字量信号。

6.根据权利要求5所述的变流器的控制装置，其特征在于，所述模拟量信号包括母线电压、功率模块的电流、电网电压、定子电压。

7.根据权利要求6所述的变流器的控制装置，其特征在于，所述第一处理器和第二处理器根据转换后的数字量信号计算开关管驱动信号。

8.根据权利要求1至7任一项所述的变流器的控制装置，其特征在于，所述多个模块包括：

内部IO模块，用于实现变流器内部的继电器和接触器的驱动及继电器和接触器的相关状态的返回；

码盘模块，用于实现码盘故障的检测；

光纤通信模块，用于实现与上级控制器之间控制信号和检测信号的交互；

PWM发波模块，用于根据所计算的开关管驱动信号和上级控制器的控制信号输出PWM信号，及在故障时实现封波。

9.一种变流器，包括整流器和逆变器，其特征在于，所述变流器还包括权利要求1-8任一项所述的控制装置，所述控制装置用于控制所述整流器和所述逆变器。