CN102122990A - 光纤单向导入设备 - Google Patents

Abstract

一种光纤单向导入设备，该光纤单向导入设备分别配有USB存储设备和PC的接口。主要特点在于：该设备包括嵌入式模块、光纤单向传输模块、USBtoLAN转换模块和电源控制模块。所述嵌入式模块与所述光纤单向传输模块相互连接，所述嵌入式模块连接所述的电源控制模块。所述光纤单向传输模块与所述USBtoLAN转换模块相互连接。所述电源控制模块分别连接所述嵌入式模块、所述光纤单向传输模块和所述USBtoLAN转换模块。在所述嵌入式模块上配有连接USB存储设备的接口。在所述USBtoLAN转换模块上配有连接PC的接口。本发明从根本上解决了涉密数据通过USB存储设备被窃取的难题，确保了重要信息的安全。

Description

光纤单向导入设备

技术领域

本发明涉及一种单向导入设备，更为具体地讲本发明是一种进行数据单向传递的文件传输系统，尤其是指一种光纤单向导入设备，在国际专利分类表中本发明应该分到G部或者H部。

背景技术

随着计算机技术和可移动存储技术的不断发展，特别是闪存技术的飞速发展，各种USB存储设备出现在人们的日常工作和生活中，给人们带来了极大的方便。但随之而来的安全问题也日益增多，利用摆渡技术，通过USB存储设备窃取用户隐私数据的事件频频发生，当涉及到国家、单位、个人等重大机密时会带来不可估量的损失。

发明内容

本发明的目的在于：针对已有技术的不足，提供一个用于解决涉密计算机中数据安全传输问题的技术方案，实现计算机中文件的单向传输，从根本上解决了涉密数据通过USB存储设备被窃取的问题。

本发明的目的是通过下述技术方案实现的：

所述的光纤单向导入设备分别配有USB存储设备和PC的接口；主要特点在于：所述的设备包括嵌入式模块、光纤单向传输模块、USBtoLAN转换模块和电源控制模块。所述的嵌入式模块与所述的光纤单向传输模块相互连接，所述的嵌入式模块连接所述的电源控制模块。所述的光纤单向传输模块与所述的USBtoLAN转换模块相互连接。所述的电源控制模块分别连接所述的嵌入式模块、所述的光纤单向传输模块和所述的USBtoLAN转换模块。

在所述的嵌入式模块上配有连接USB存储设备的接口。

在所述的USBtoLAN转换模块上配有连接PC的接口。

所述的嵌入式模块包括ARM处理器、RAM内存、Flash闪存、USB接口和LAN网络模块。

所述的RAM内存与所述的ARM处理器相互连接，所述的Flash闪存与所述的ARM处理器相互连接，所述的USB接口与所述的ARM处理器相互连接，所述的LAN网络模块与所述的ARM处理器相互连接。

所述的LAN网络模块包括LAN网卡和第一网络变压器。

所述的LAN网卡和所述的第一网络变压器相互连接。

所述的光纤单向传输模块包括第二网络变压器、第三网络变压器、第一光纤收发器、第二光纤收发器、第三光纤收发器和光模块。

所述的光模块包括发送端和接收端，所述的发送端通过光纤连接接收端；

所述的第二网络变压器与所述的第一光纤收发器相互连接，所述的第三网络变压器与所述的第二光纤收发器相互连接，所述的第三光纤收发器的光收端与所述的光模块的发送端相互连接，所述的第三光纤收发器的光发端连接所述的第一光纤收发器的光收端，所述的第一光纤收发器的光发端连接所述的光模块的发送端，所述的光模块的接收端连接所述的第二光纤收发器的光收端；

所述的第二网络变压器与所述的嵌入式模块相互连接，所述的第三网络变压器与所述的USBtoLAN转换模块相互连接。

所述的USBtoLAN转换模块包括USBtoLAN芯片、USB接口、参数存储器和第四网络变压器；

所述的USB接口与所述的USBtoLAN芯片相互连接；所述的参数存储器与所述的USBtoLAN芯片相互连接；所述的USBtoLAN芯片与所述的第四网络变压器相互连接。

所述的电源控制模块包括输入接口、5V滤波电路、控制电路、电压转换电路、1.8V滤波电路、3.3V滤波电路和2.5V滤波电路；

所述的输入接口分别连接5V滤波电路和控制电路；所述的5V滤波电路分别连接所述的电压转换电路和所述的控制电路；所述的控制电路连接所述的电压转换电路；所述的电压转换电路分别连接所述的1.8V滤波电路、3.3V滤波电路和2.5V滤波电路。

由于本发明采用了上述的技术方案，所述的光纤单向导入设备利用嵌入式模块读取USB存储设备中的数据，然后通过光纤单向传输模块和USBtoLAN转换模块，将数据发送至客户端计算机，由于不存在由客户端计算机到嵌入式模块的数据传输途径，因此客户端计算机数据不会经光纤单向导入设备传输到USB存储设备，从根本上解决了现有技术所存在的问题。

附图说明

下面结合附图对本发明进行扼要说明，其中

附图1是连接上USB存储设备和PC机的本发明的电路原理方框图。

附图2是本发明的有关嵌入式模块的原理方框图。

附图3是连接上嵌入式模块和USBtoLAN转换模块的本发明的有关光纤单向传输模块的原理方框图。

附图4是本发明的有关USBtoLAN转换模块的原理方框图。

附图5是本发明的有关电源控制模块的原理方框图。

附图6-1是本发明的有关嵌入式模块中ARM处理器的具体电路原理图。

附图6-2是本发明的有关嵌入式模块中RAM内存的具体电路原理图。

附图6-3是本发明的有关嵌入式模块中Flash闪存的具体电路原理图。

附图6-4-1是本发明的有关嵌入式模块中第一USB接口的具体电路原理图。

附图6-4-2是本发明的有关嵌入式模块中第二USB接口的具体电路原理图。

附图6-5是本发明的有关嵌入式模块中LAN网络模块的具体电路原理图。

附图7-1是本发明的有关光纤单向传输模块中第二网络变压器以及第一光纤收发器的具体电路原理图。

附图7-2是本发明的有关光纤单向传输模块中光模块的具体电路原理图。

附图7-3是本发明的有关光纤单向传输模块中第二光纤收发器以及第三网络变压器的具体电路原理图。

附图7-4是本发明的有关光纤单向传输模块中第三光纤收发器的具体电路原理图。

附图8是本发明的有关USBtoLAN转换模块的具体电路原理图。

附图9是本发明的有关电源控制模块的具体电路原理图。

具体实施方式

下面结合附图和实施例对本发明进一步说明，其中：

附图1是本发明的电路原理方框图。从该附图中可以看到：所述的光纤单向导入设备主要由四部分组成，其包括嵌入式模块、光纤单向传输模块、USBtoLAN转换模块和电源控制模块。其中：所述的嵌入式模块与所述的光纤单向传输模块相互连接，所述的嵌入式模块连接所述的电源控制模块。所述的光纤单向传输模块与所述的USBtoLAN转换模块相互连接。所述的电源控制模块分别连接所述的嵌入式模块、所述的光纤单向传输模块和所述的USBtoLAN转换模块。另外：在所述的嵌入式模块上配有与USB存储设备连接的接口。在所述的USBtoLAN转换模块上配有连接PC的接口。

主要原理为：嵌入式模块为光纤单向导入设备的控制处理中心，负责自动检测USB存储设备的插拔动作，并自动读取USB存储设备中的内容，然后将此数据通过嵌入式模块中的LAN网络模块(在以后将结合附图2、附图6-5有更为详细的叙述)，传输到光纤单向传输模块，同时在无USB存储设备插入时，控制电源控制模块关闭部分电源输出。光纤单向传输模块为本发明的处理中心，它从物理链路保证了信号的单向传输，其负责将网卡电信号转换为光信号，并构建单向的光信号传输途径，保证光信号的绝对单向传输，并将光信号恢复为电信号传输至USBtoLAN转换模块。USBtoLAN转换模块(附图8有进一步叙述)负责局域网LAN总线数据到USB总线数据的转换，便于本发明与客户计算机的连接。电源控制模块提供本发明的电源支持，使系统能够稳定工作，并能够在无数据传输时接受嵌入式模块的指令，切断部分模块的供电。

附图2是本发明的有关嵌入式模块的原理方框图。所述的嵌入式模块包括五部分：ARM处理器、RAM内存、Flash闪存、USB接口和LAN网络模块。所述的RAM内存与所述的ARM处理器相互连接，所述的Flash闪存与所述的ARM处理器相互连接，所述的USB接口与所述的ARM处理器相互连接，所述的LAN网络模块与所述的ARM处理器相互连接。所述的LAN网络模块包括LAN网卡和第一网络变压器。所述的LAN网卡和所述的第一网络变压器相互连接。

主要原理为：ARM处理器为嵌入式模块的核心，也是本发明的控制中心，负责检测USB存储设备的接入状态，并读取其指定内容，通过LAN接口将数据发送到指定的IP地址(附图6-1有进一步叙述)。RAM内存主要存储运行时需要临时存储的数据，但断电后其中数据也将消失，只适合暂存一些CPU经常使用的数据(附图6-2有进一步叙述)。Flash闪存为永久性存储器，断电后其中数据不会消失，负责存储运行时所必须的重要数据以及用户需要保存的数据，但存取速度较慢(附图6-3有进一步叙述)。USB接口主要为USB存储设备与ARM处理器之间数据传输提供物理接口，当有USB存储设备接入时，USB总线上将会有一个电平变化的过程，ARM处理器根据此变化即可检测到USB设备的插拔动作，其包括USBHOST接口和USB DEVICE接口，所述的HOST接口用于连接USB存储设备，所述的DEVICE接口主要供调试ARM程序时使用(附图6-4-1和6-4-2有进一步叙述)。LAN网络模块提供网络接口，从USB存储设备读取的数据将通过该LAN网络模块传输至光纤单向传输模块(附图6-5有进一步叙述)。当有USB存储设备插入其USB接口时，ARM处理器将检测到此动作并读取其设备信息，并发出控制信号使电源控制模块各部分开始输出电压，然后告知操作系统根据设备信息加载所需驱动，并读取USB存储设备中数据，将其暂存在RAM内存中，然后发送至LAN网络模块，最后发送至光纤单向传输模块的第二网络变压器。

附图3为连接上嵌入式模块和USBtoLAN转换模块的本发明的有关光纤单向传输模块的原理方框图。其包括网络变压器、光纤收发器、光模块及光纤等部分。网络变压器主要起到信号耦合的作用，可以增强信号使其传输距离增加；另外也可以使芯片端与外部隔离以提高抗干扰力，也可以防止雷击，在接到不同电平网卡接口时，可以减少相互之间的影响。光纤收发器的功能为实现100Base-Tx信号和100Base-Fx信号之间的转换，100Base-Tx信号适合在网卡芯片与网络变压器之间传输，而100Base-Fx信号则适合在光纤中传输，其接口主要包括电信号(即100Base-Tx信号)端和光信号(即100Base-Fx信号)端.而以上两种信号端口又分别包括信号发送端和信号接收端，经常分别称其为电收端、电发端、光收端和光发端，如附图3所示。光模块为收发一体模块，有一个发送端和一个接收端，其功能为实现光电转换；在发送端，将从第一光纤收发器送过来的电信号转换为光信号，并通过光纤传送出去；在接收端从光纤上接收光信号，并将其转换为电信号发送至第二光纤收发器。由于光纤单向传输模块在硬件线路上只存在单向的通信链路，而对于由光纤收发器组成的光纤通信线路来说，光纤收发器是需要工作在双向传输模式的，如果光纤收发器的信号接收端不能接收到信号，其信号发送端将会停止发送数据，为了解决此问题，实现单向传输，在光纤单向传输模块的的发送端，新增一个第三光纤收发器，使其光收端与光发端分别与第一光纤收发器的光发端与光收端相连，如附图3所示。于是在第一光纤收发器与第三光纤收发器之间形成了一个完整的双向信号传输通路，使第一光纤收发器能够正常发送和接收数据，而第一光纤收发器光发端同时与光模块相连，经过光模块的光电转换后，进而传输到第二光纤收发器的光收端。如上所示，从而实现了数据的单向传输。其信号流程为：嵌入式模块发送过来的信号先经过第二网络变压器耦合后，传送至第一光纤收发器的电收端，第一光纤收发器接收到此信号(100BASE-TX)后，将此信号转换为适合于光纤传输的信号(100BASE-FX)，并通过其光发端传送至光模块的发送端；此信号(100BASE-FX)同时传送至第三光纤收发器的光收端，第三光纤收发器在其光收端检测到有信号输入时，其光发端将会有信号输出，此信号将传送至第一光纤收发器的光收端，从而保证第一光纤收发器能够正常工作；传送至光模块发送端的信号经过光模块电-光转换后，经过光纤传送至光模块的接收端，然后经光-电转换后转换为电信号，然后由光模块的接收端传送至第二光纤收发器的光收端，此信号(100BASE-FX)经过第二光纤收发器后，转换为100BASE-TX100BASE-TX，并由其电发端传送至第三网络变压器，最后传送至USBtoLAN转换模块的第四网络变压器(见附图4)，实现数据的单向传输。

附图4是本发明的有关USBtoLAN转换模块的原理方框图。所述的USBtoLAN转换模块包括USBtoLAN芯片、USB接口、参数存储器和第四网络变压器四部分。所述的USB接口与所述的USBtoLAN芯片相互连接；所述的参数存储器与所述的USBtoLAN芯片相互连接；所述的USBtoLAN芯片与所述的第四网络变压器相互连接；其功能为将光纤单向传输模块传送过来的LAN局域网信号转换为USB信号，使光纤单向导入设备通过USB接口连接至客户计算机。第四网络变压器用于耦合信号，还起到隔离无用信号的作用；USBtoLAN芯片的功能为实现USB接口与LAN接口之间的转换，其包括数据自动检测与协议的自动转换；参数存储器用于存储一些设备相关的参数，如USB设备描述符、Ethernet ID以及适配器的配置信息；USB接口起到连接用户端计算机的作用。其流程为：从光纤单向传输模块发送过来的信号首先经过第四网络变压器耦合至USBtoLAN芯片，经过转换后，通过USB接口传送至USB插座，最终传送至用户端计算机。

附图5是本发明的有关电源控制模块的原理方框图。从该附图中可以看到：其包括输入接口、5V滤波电路、控制电路、电压转换电路、1.8V滤波电路、3.3V滤波电路和2.5V滤波电路等部分；所述的输入接口分别连接5V滤波电路和控制电路；所述的5V滤波电路分别连接所述的电压转换电路和所述的控制电路；所述的控制电路连接所述的电压转换电路；所述的电压转换电路分别连接所述的1.8V滤波电路、3.3V滤波电路和2.5V滤波电路。电源控制模块主要为该发明的正常工作提供稳定的电源支持，并且可以在嵌入式模块的控制下关闭部分电路的电源，以节约能源；输入接口起桥梁作用，用于连接外部5V电源和嵌入式模块的控制信号，外部5V电源为整个系统提供电源支持，嵌入式模块的控制信号用于控制电压转换电路的工作状态；5V滤波电路的是滤除输入5V电压中的干扰信号及高频谐波；控制电路的作用为：根据嵌入式模块传送过来的控制信号的电平的变化，控制电压转换电路是否输出电压；电压转换电路的作用是：将输入的5V电压分别转换为稳定的1.8V、3.3V和2.5V电压输出；1.8V滤波电路、3.3V滤波电路和2.5V滤波电路的作用分别为滤除输出1.8V、输出3.3V以及2.5V电压中的干扰信号及高频谐波，为本发明提供一个稳定的电压供给；其信号流程为：外部5V电源通过输入接口接至其5V滤波电路，经滤波后分别接至继电器、1.8V和3.3V电压转换电路，并为系统提供所需的5V电压；电压转换电路输出的1.8V和3.3V电压分别经过1.8V滤波电路、3.3V滤波电路的滤波后，为本发明提供所需的1.8V和3.3V电压；2.5V电压转换电路的输入电压取自继电器，继电器的通断状态由嵌入式模块的控制信号决定；即2.5V电压的输出受嵌入式模块的控制，2.5V电压转换电路的输出电压经2.5V滤波电路滤波后，为本发明提供所需的2.5V电压。

下面更为具体地介绍本发明的最佳实施例：

附图6-1是本发明的有关嵌入式模块中ARM处理器的具体电路原理图。该附图给出了有关嵌入式模块中ARM处理器的最佳实施例，其中包括集成电路U1、第四晶振Y4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第二十九电容C29、第三十电容C30、第三十一电容C31、第三十二电容C32、第三十三电容C33、第三十四电容C34、第四十一电容C41、第四十三电容C43、第四十四电容C44、第九十六电容C96、第九十七电容C97、第一开关S1、第二开关S2和电感L2；所述的集成电路U1的VDDCORE接线脚分别连接所述的第三十一电容C31的一端和1.8V电源端子，所述的第三十一电容C31的另一端接地；所述的集成电路U1的PLLRCA接线脚分别连接所述的第二电阻R2的一端和所述的第三十电容C30的一端，所述的第二电阻R2的另一端连接所述的接第二十九电容C29的一端，所述的接第二十九电容C29的另一端接地，所述的第三十电容C30的另一端接地；所述的集成电路U1的VDDPLLB和VDDPLLA接线脚都连接所述的第三十四电容C34的一端和1.8V电源端子，所述的第三十四电容C34另一端接地；所述的集成电路U1的XOUT接线脚连接所述的第三电阻R3的一端，所述的第三电阻R3的另一端分别连接所述的第四晶振Y4的一端和所述的第三十二电容C32的一端，所述的第四晶振Y4的另一端分别连接所述的第三十三电容C33的一端和所述的第四电阻R4的一端，所述的第三十三电容C33的另一端和所述的第三十二电容C32另一端均接地，所述的第四电阻R4另一端连接所述的集成电路U1的XIN接线脚；所述的集成电路U1的OSCSEL接线脚连接所述的第五电阻R5的一端，所述的第五电阻R5的另一端接地；所述的集成电路U1的VDDBU接线脚连接1.8V电源端子；所述的集成电路U1的GNDBU接线脚接地；所述的集成电路U1的AGAND接线脚分别连接所述的第四十三电容C43的一端、所述的第九十六C96电容的一端和所述的第九电阻R9的一端，所述的第九电阻R9的另一端接地，所述的第四十三电容C43的另一端分别连接所述的集成电路U1的AVDD接线脚、所述的第九十六电容C96的另一端、电感L2的一端和所述的第八电阻R8的一端，所述的电感L2的另一端分别连接所述的第四十四电容C44的一端、所述的第九十七电容C97的一端和所述的3.3V电源端子，所述的第四十四电容C44的另一端和所述的第九十七电容C97的另一端相连并接地，所述的第八电阻R8的另一端分别连接所述的集成电路U1的VREFP接线脚和所述的第四十一电容C41的一端，所述的第四十一电容C41的另一端接地；所述的集成电路U1的TST接线脚连接连接所述的第七电阻R7的一端，所述的第七电阻R7的另一端接地，所述的集成电路U1的BMS接线脚分别连接所述的第六电阻R6的一端和第二开关S2的一端，所述的第六电阻R6的另一端连接3.3V电源端子，所述的第二开关S2的另一端接地；所述的集成电路U1的NRST接线脚连接所述的第一电阻R1的一端，所述的第一电阻R1的另一端连接所述的第一开关S1的一端，所述的第一开关S1的另一端接地；所述的集成电路U1的GND接线脚分别接地；所述的集成电路U1的VDDIOM、VDDIOPO和VDDIOP1接线脚分别连接3.3V电源端子。

附图6-2是本发明的有关嵌入式模块中RAM内存的具体电路原理图。附图给出了有关嵌入式模块中RAM内存的最佳实施例，其中包括集成电路U6和U7、第八十七电阻R87、第八十八电阻R88、第九十二电阻R、第九十三电阻R93、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十二电容C42、第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十电容C50、第五十一电容C51；

所述的集成电路U6的

接线脚分别连接所述的第八十八电阻R88和第八十七电阻R87的一端，所述的第八十八电阻R88的另一端连接3.3V电源端子，所述的第八十七电阻R87的另一端连接SDCS端口；所述的第三十五电容C35、第三十六电容C36、第三十七电容C 37、第三十八电容C 38、第三十九电容C39、第四十电容C40、第四十二电容C42的一端连接3.3V电源端子和所述的集成电路U6的VDD和VDDQ接线脚，所述的第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十二电容C42的另一端分别接地；所述的集成电路U6的VSS和VSSQ接线脚分别接地；所述的集成电路U7的A10、BA0、BA1、CKE、CLK、和

分别连接SDA10、BA0、BA1、SDCKE、SDCK、CAS、RAS、SDWE网络标号；所述的集成电路U7的

接线脚分别连接所述的第九十三电阻R93的一端和第九十二电阻R92的一端，所述的第九十三电阻R93的另一端连接3.3V电源端子，所述的第九十二电阻R92的另一端连接SDCS端口；所述的第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十电容C50和第五十一电容C51的一端分别连接3.3V电源端子和所述的集成电路U7的VDD和VDDQ接线脚，所述的第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十电容C50和第五十一电容C51的另一端分别接地；所述的集成电路U7的VSS和VSSQ接线脚分别接地。

附图6-3是本发明的有关嵌入式模块中Flash闪存的具体电路原理图。附图给出了有关嵌入式模块中Flash闪存的最佳实施例，其中包括集成电路U12、第八十九电阻R89、第九十电阻R90、第九十一电阻R91、第七十三电容C73和跳线开关S3；

所述的集成电路U12的

接线脚连接所述的第八十九电阻R89的一端，所述的第八十九电阻R89的另一端接3.3V电源端子；所述的集成电路U12的

接线脚连接所述的第九十电阻R90的一端，所述的第九十电阻R90的另一端连接3.3V电源端子；所述的集成电路U12的

接线脚分别连接第九十一电阻R91的一端和所述的跳线开关S3的一端，所述的第九十一电阻R91的另一端连接3.3V电源端子，所述的跳线开关S3的另一端接地；所述的集成电路U12的PRE接线脚接地；所述的集成电路U12的VCC接线脚分别连接3.3V电源端子和第七十三电容C73的一端，所述的第七十三电容C73的另一端接地；所述的集成电路U12的VSS接线脚接地。

附图6-4-1和附图6-4-2是本发明的有关嵌入式模块中第一USB接口和第二USB接口的具体电路原理图。该附图给出了本发明的有关嵌入式模块中第一和第二USB接口的最佳实施例，该实施例包括：所述的USB接口包括第一USB插座J1和第二USB插座J2、第一磁珠LB1和第二磁珠LB2；

所述的第一USB插座J1的VCC接线脚连接所述的第一磁珠LB1的一端，所述的第一磁珠LB1的另一端连接5V电源端子；所述的第一USB插座J1的GND接线脚接地；所述的第二USB插座J2的VCC接线脚连接所述的第二磁珠LB2的一端，所述的第二磁珠LB2的另一端连接5V电源端子；所述的第二USB插座J2的GND接线脚接地。

附图6-5是本发明的有关嵌入式模块中LAN网络模块的具体电路原理图。该附图给出了有关嵌入式模块中LAN网络模块的最佳实施例，从中可以看到其包括集成电路U2、第一晶振Y1、第十二电阻R12、第十电阻R10、第十一电阻R11、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20和第二十一电阻R21、阻排RP1、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第九十四电容C94、第九十五电容C95、电感L1、第一发光二极管D1、第二发光二极管D2和第1网络变压器T1；

所述的第一晶振Y1的一端分别连接所述的集成电路U2的REF_CLK/XT2接线脚和所述的第四电容C4的一端，所述的第四电容C4的另一端接地，所述的第一晶振Y1的另一端分别连接所述的集成电路U2的XT1接线脚和所述的第五电容C5的一端，所述的第五电容C5的另一端接地；所述的第十二电阻R12的一端连接所述的集成电路U2的COL/RM II接线脚，其另一端连接3.3V电源端子；所述的第十电阻R10的一端连接所述的集成电路U2的接线脚，所述的第十电阻R10的另一端连接3.3V电源端子；所述的第十一电阻R11的一端连接所述的集成电路U2的DISMDIX接线脚，所述的第十一电阻R11的另一端连接3.3V电源端子；所述的第一电容C1、第二电容C2和第三电容C3的一端分别连接3.3V电源端子和所述的集成电路U2的DVDD接线脚，所述的第一电容C1、第二电容C2和第三电容C3的另一端分别接地；所述的集成电路U2的DGND接线脚和PWRDWN接线脚分别接地；所述的集成电路U2的TX+接线脚分别连接所述的第十七电阻R17的一端和第1网络变压器T1的1接线脚，所述的第十七电阻R17的另一端分别连接第十六电阻R16的一端和第十一电容C11的一端，所述的第十一电容C11的另一端接地；所述的第十六电阻R16的另一端分别连接所述的集成电路U2的TX-接线脚和第1网络变压器T1的3接线脚；所述的集成电路U2的接线脚RX+分别连接所述的第十五电阻R15的一端和所述的第1网络变压器T1的6接线脚，所述的第十五电阻R15的另一端分别连接所述的第十四电阻R14的一端和所述的第九电容C9的一端，所述的第九电容C9的另一端接地，所述的第十四电阻R14的另一端分别连接所述的集成电路U2的RX-接线脚和第1网络变压器T1的8接线脚；所述的第1网络变压器T1的15接线脚连接所述的第二十电阻R20的一端，所述的第二十电阻R20的另一端分别连接所述的第二十一电阻R21一端和所述的第十二电容C12的一端，所述的第二十一电阻R21另一端连接所述的第1网络变压器T1的10接线脚，所述的第十二电容C12的另一端接地；所述的集成电路U2的AVDDR接线脚分别连接：所述的第六电容C6、第七电容C7、第九十四电容C94的一端和所述的电感L1的一端，所述的第六电容C6、第七电容C7、第九十四电容C94的另一端均接地，所述的电感L1的另一端分别连接所述的第九十五电容C95的一端和3.3V电源端子，所述的第九十五电容C95的另一端接地；所述的集成电路U2的AVDDT接线脚分别连接所述的第八电容C8的一端和3.3V电源端子，所述的第八电容C8的另一端接地；所述的集成电路U2的AGND接线脚接地；所述的第十三电阻R13的两端分别连接所述的集成电路U2的BGRESG和BGRES接线脚；所述的集成电路U2的LEDMODE接线脚连接所述的排阻RP1的1脚；所述的排阻RP1的2、4和6脚分别连接3.3V电源端子，其3脚分别连接所述的集成电路U2的LED1/OP1接线脚和所述的第二发光二极管D2阴极，其5脚连接所述的集成电路U2的LED2/OP2接线脚和和所述的第一发光二极管D1阴极，所述的第二发光二极管D2阳极连接所述的第十八电阻R18的一端，所述的第十八电阻R18的另一端连接3.3V电源端子，所述的第一发光二极管D 1阳极连接所述的第十九电阻R19的一端，所述的第十九电阻R19的另一端连接3.3V电源端子。

附图7-1是本发明的有关光纤单向传输模块中第二网络变压器以及第一光纤收发器的具体电路原理图。该附图给出了有关光纤单向传输模块中第二网络变压器以及第一光纤收发器的具体电路原理图的最佳实施例，该实施例包括第2网络变压器T2、集成电路U3、第二晶振Y2、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三十一电阻R31、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38、第三十九电阻R39、第四十电阻R40、第十三电容C13、第十四电容C14、第十五电容C15、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第三发光二极管D3；

所述的第2网络变压器T2的13脚连接所述的第二十二电阻R22的一端，所述的第十三电容C13的一端连接所述的第二十二电阻R22的另一端，所述的第十三电容C13的另一端接地；所述的第2网络变压器T2的8脚分别连接所述的集成电路U3的RXIM接线脚和第二十七电阻R27的一端，其6脚分别连接所述的集成电路U3的RXIP接线脚和所述的第二十六电阻R26的一端，其3脚分别连接所述的集成电路U3的TXOM接线脚和所述的第二十四电阻R24的一端，其1脚分别连接所述的集成电路U3的TXOP接线脚和所述的第二十五电阻R25的一端，所述的第十六电容C16的一端接地，其另一端分别连接第二十七电阻R27和第二十六电阻R26的另一端；所述的第十五电容C15的一端接地，其另一端分别连接第二十五电阻R25和第二十四电阻R24的另一端；所述的第十四电容C14的一端接地，其另一端分别连接所述的第2网络变压器T2的5脚和2.5V电源端子；所述的集成电路U3的AVCC、VCC和VCC_IO接线脚分别连接2.5V电源端子，其GND和GND_IO接线脚分别接地；所述的第二十三电阻R23的一端接地，其另一端连接所述的集成电路U3的BGRES接线脚；所述的集成电路U3的FXRDP接线脚连接所述的第三十电阻R30的一端，其FXRDM接线脚连接所述的第三十一电阻R31的一端，其FXTDP接线脚连接所述的第三十二电阻R32的一端，其FXTDM接线脚连接所述的第三十三电阻R33的一端，所述的第三十电阻R30和第三十一电阻R31的另一端共同接第二十八电阻R28、第二十九电阻R29和所述的第十七电容C17的公共端，所述的第二十八电阻R28的另一端连接所述的所述的2.5V电源端子，所述的第二十九电阻R29和所述的第十七电容C17的另一端分别接地，所述的第三十二电阻R32的和第三十三电阻R33的另一端连接所述的2.5V电源端子；所述的集成电路U3的FSXD接线脚连接所述的第三十四电阻R34、第三十五电阻R35的公共端，所述的第三十四电阻R34另一端连接2.5V电源端子，所述的第三十五电阻R35的另一端接地；所述的集成电路U3的DIRECT_WIRE接线脚连接所述的第三十七电阻R37的一端，其FAST_FWD接线脚连接所述的第三十六电阻R36的一端，所述的第三十七电阻R37和第三十六电阻R36的公共端连接2.5V电源端子；所述的集成电路U3的TSE和TSM接线脚分别连接所述的第三十九电阻R39和第三十八电阻R38的一端.所述的第三十九电阻R39和第三十八电阻R38的公共端接地；所述的集成电路U3的FLKLED接线脚连接所述的第三发光二极管D3的阴极，所述的第四十电阻R40的一端连接所述的第三发光二极管D3的阳极，所述的第四十电阻R40的另一端连接2.5V电源端子；所述的集成电路U3的OSCI接线脚分别连接所述的第二晶振Y2的一端和所述的第十九电容C19的一端，其X2接线脚分别连接所述的第二晶振Y2的另一端和第十八电容C18的一端，所述的第十八电容C18和第十九电容C19的公共端接地。

附图7-2是本发明的有关光纤单向传输模块中光模块的具体电路原理图。该附图给出了有关光纤单向传输模块中光模块的具体电路的最佳实施例，从图中可以看到其包括光模块J4、第八十一电阻R81、第八十二电阻R82、第八十三电阻R83、第八十四电阻R84、第六十六电容C66、第六十七电容C67、第六十八电容C68、第七十电容C70。

所述的光模块J4的RxVEE和TxVEE接线脚分别接地；所述的光模块J4的RxVCC和TxVCC接线脚相连并分别连接5V电源端子、第六十七电容C67和第七十电容C70的一端，所述的第六十七电容C67和第七十电容C70的另一端均接地；所述的光模块J4的TD_接线脚分别连接所述的第六十八电容C68的一端和第八十三电阻R83、第八十四电阻R84公共端；其TD+的接线脚分别连接所述的第六十六电容C66的一端和所述的第八十一电阻R81、第八十二电阻R82的公共端，所述的第八十二电阻R82和第八十三电阻R83的公共端连接5V电源端子，所述的第八十一电阻R81和第八十四电阻R84的另一端分别接地。

附图7-3是本发明的有关光纤单向传输模块中第二光纤收发器以及第三网络变压器的具体电路原理图。该附图给出了有关光纤单向传输模块中第二光纤收发器以及第三网络变压器的具体电路原理图的最佳实施例，其包括第3网络变压器T3、集成电路U4、第三晶振Y3、第四十一电阻R41、第四十二电阻R42、第四十三电阻R43、第四十四电阻R44、第四十五电阻R45、第四十六电阻R46、第四十七电阻R47、第四十八电阻R48、第四十九电阻R49、第五十电阻R50、第五十一电阻R51、第五十二电阻R52、第五十三电阻R53、第五十四电阻R54、第五十五电阻R55、第五十六电阻R56、第五十七电阻R57、第五十八电阻R58、第五十九电阻R59、第六十电阻R60、第六十一电阻R61、第六十二电阻R62、第六十三电阻R63、第二十电容C20、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第四发光二极管D4和第五发光二极管D5。

所述的第3网络变压器T3的13脚连接所述的第四十一电阻R41的一端，所述的第二十电容C20的一端连接所述的第四十一电阻R41的另一端，而第二十电容C20的另一端接地；所述的第3网络变压器T3的8脚分别连接所述的集成电路U4的RXIM接线脚和所述的第四十五电阻R45的一端；其6脚分别连接所述的集成电路U4的RXIP接线脚和所述的第四十二电阻R42的一端，其3脚分别连接所述的集成电路U4的TXOM接线脚和所述的第四十八电阻R48的一端；其1脚分别连接所述的集成电路U4的TXOP接线脚和所述的第四十六电阻R46的一端；所述的第二十二电容C22的一端接地，其另一端分别连接第四十五电阻R45和第四十二电阻R42的公共端；所述的第二十三电容C23的一端接地，其另一端分别连接第四十八电阻R48和第四十六电阻R46的公共端；所述的第二十一电容C21的一端接地，其另一端分别连接所述的第3网络变压器T3的5脚和2.5V电源端子；所述的集成电路U4的AVCC、VCC和VCC_IO接线脚分别连接2.5V电源端子；其GND和GND_IO接线脚接地；所述的第四十四电阻R44的一端接地，其另一端接所述的集成电路U4的BGRES接线脚；所述的集成电路U4的FXRDP接线脚分别连接所述的第五十二电阻R52的一端和第二十四电容C24的一端，其FXRDM接线脚分别连接所述的第五十一电阻R51的一端和第二十五电容C25的一端，所述第五十二电阻R52和第五十一电阻R51的公共端连接所述的第二十六电容C26、所述的第五十三电阻R53和第五十四电阻R54的公共端；所述的第五十三电阻R53的另一端连接2.5V电源端子，所述的第五十四电阻R54和所述的第二十六电容C26另一端均接地；所述的第二十四电容C24的另一端连接所述的第四十三电阻R43和第四十七电阻R47的公共端；所述的第二十五电容C25的另一端连接所述的第四十九电阻R49和第五十电阻R50的公共端，所述的第四十三电阻R43和第五十电阻R50的公共端接5V电源端子；所述的第四十七电阻R47和第四十九电阻R49的公共端接地；所述的集成电路U4的FXSD接线脚连接所述的第五十六电阻R56和第五十七电阻R57的公共端，所述的第五十七电阻R57的另一端接地，所述的第五十六电阻R56的另一端连接所述的第五十五电阻R55的一端，所述的第五十五电阻R55的另一端连接5V电源端子；所述的集成电路U4的DIRECT_WIRE接线脚连接所述的第五十九电阻R59的一端，其FAST_FWD接线脚连接所述的第五十八电阻R58的一端，所述的第五十九电阻R59和第五十八电阻R58公共端连接2.5V电源端子；所述的集成电路U4的TSE和TSM接线脚分别连接所述的第六十三电阻R63和第六十电阻R60的一端，所述的第六十三电阻R63和第六十电阻R60的公共端接地；所述的集成电路U4的FLKLED和LED_TP_LINK接线脚分别连接所述的第四发光二极管D4和第五发光二极管D5的阴极；所述的第六十一电阻R61和第六十二电阻R62的一端分别连接所述的第四发光二极管D4和第五发光二极管D5的阳极，其公共端连接所述的2.5V电源端子；所述的集成电路U4的OSCI接线脚分别连接第三晶振Y3的一端和所述的第二十八电容C28的一端；其X2接线脚分别连接所述的第三晶振Y3的另一端和所述的第二十七电容C27的一端，所述的第二十八电容C28和第二十七电容C27的公共端接地。

附图7-4是本发明的有关光纤单向传输模块中第三光纤收发器的具体电路原理图。该附图给出了有关光纤单向传输模块中第三光纤收发器的具体电路原理图的最佳实施例，其中包括集成电路U5、第五晶振Y5、第六十五电阻R65、第六十六电阻R66、第六十七电阻R67、第六十八电阻R68、第六十九电阻R69、第七十电阻R70、第七十一电阻R71、第七十二电阻R72、第七十三电阻R73、第七十四电阻R74、第七十五电阻R75、第七十六电阻R76、第七十七电阻R77、第五十六电容C56、第五十七电容C57、第五十八电容C58、第五十九电容C59、第六十电容C60、第六十一电容C61、第六十二电容C62；

所述的集成电路U5的AVCC、VCC和VCC_IO接线脚分别连接2.5V电源端子；其GND和GND_IO接线脚接地；所述的第六十五电阻R65的一端接地，其另一端连接所述的集成电路U5的BGRES接线脚；所述的集成电路U5的FXRDP接线脚分别连接所述的第六十九电阻R69的一端和所述的第五十七电容C57的一端；其FXRDM接线脚分别连接所述的第七十电阻R70和所述的第五十八电容C58的一端；其FXTDP接线脚分别连接所述的第七十一电阻R71和所述的第五十九电容C59的一端；其FXTDM接线脚分别连接所述的第六十八电阻R68和第六十电容C60的一端；所述的第六十九电阻R69、第七十电阻R70的另一端共同连接第六十六电阻R66、第六十七电阻R67和所述的第五十六电容C56的公共端；所述的第六十六电阻R66的另一端连接2.5V电源端子；所述的第六十七电阻R67和所述的第五十六电容C56的另一端分别接地；所述的第七十一电阻R71和第六十八电阻R68的另一端共接2.5V电源端子；所述的集成电路U5的FXSD接线脚连接所述的第七十二电阻R72、第七十三电阻R73的公共端，所述的第七十二电阻R72另一端连接2.5V电源端子，所述的第七十三电阻R73的另一端接地；所述的集成电路U5的DIRECT_WIRE和FAST_FWD接线脚分别连接所述的第七十五电阻R75和第七十四电阻R74的一端，所述的第七十五电阻R75和第七十四电阻R74的公共端连接2.5V电源端子；所述的集成电路U5的TSE和TSM接线脚分别连接第七十七电阻R77和第七十六电阻R76的一端，所述的第七十七电阻R77和第七十六电阻R76的公共端接地；所述的集成电路U5的OSCI接线脚分别连接第五晶振Y5的一端和所述的第六十二电容C62的一端；其X2接线脚分别连接所述的第五晶振Y5的另一端和所述的第六十一电容C61的一端，所述的第六十二电容C62和所述的第六十一电容C61的公共端接地。

附图8是本发明的有关USBtoLAN转换模块的具体电路原理图。该附图给出了有关USBtoLAN转换模块的具体电路原理图的最佳实施例，其包括集成电路U11、集成电路U13、第六晶振Y6、第七晶振Y7、第4网络变压器T4、USB接口J3、第七十八电阻R78、第七十九电阻R79、第八十电阻R80、第八十五电阻R85、第八十六电阻R86、第九十六电阻R96、第九十七电阻R97、第九十八电阻R98、第九十九电阻R99、第一百电阻R100、第一百零一电阻R101、第一百零二电阻R102、第一百零三电阻R103、第六十三电容C63、第六十四电容C64、第六十五电容C65、第六十九电容C69、第七十一电容C71、第七十二电容C72、第八十四电容C84、第八十五电容C85、第八十六电容C86、第八十九电容C89、第九十二电容C92、第九十三电容C93、第一百零三电容C103和第七发光二极管D7。

所述的第4网络变压器T4的10和15脚共同连接所述的第九十六电阻R96的一端，所述的第八十四电容C84的一端连接所述的第九十六电阻R96的另一端，第八十四电容C84的另一端接地；所述的第4网络变压器T4的8脚分别连接所述的所述的集成电路U11的TXON接线脚和第九十八电阻R98的一端；其6脚分别连接所述的集成电路U11的TXOP接线脚和所述的第九十七电阻R97的一端；其3脚分别连接所述的集成电路U11的RXIN接线脚和所述的第七十九电阻R79的一端；其1脚分别连接所述的集成电路U11的RXIP接线脚和所述的第七十八电阻R78所述的的一端；所述的第八十六电容C86的一端接地，其另一端分别连接第九十七电阻R97和第九十八电阻R98的公共端；所述的第六十三电容C63的一端接地，其另一端分别连接所述的第七十八电阻R78和第七十九电阻R79的公共端；所述的第八十五电容C85的一端接地，其另一端分别连接第4网络变压器T4的7脚、2脚和3V3A电源端子；所述的第九十九电阻R99的一端接地，其另一端连接所述的集成电路U11的RSET_BG接线脚；所述的集成电路U11的VCC3A3、VCC33A_PLL和VCC33A_H接线脚共同连接3V3A电源端子；其VCC3R3和VCC3IO接线脚共同连接3.3V电源端子；其VCC18A接线脚连接所述的1V8A电源端子；其V18F和VCCK接线脚分别连接1.8V电源端子；其GND3A3、GND18A、GND3R3、GND、TEST0、TEST1、GND33A_H和GND33A_PLL接线脚分别接地；所述的第一百零三电容C103和第八十九电容C89的一端共同接地，其另一端共同连接3.3V电源端子；所述的集成电路U11的USB_LED接线脚连接所述的第七发光二极管D7的阴极；所述的第一百电阻R100的一端连接所述的第七发光二极管D7的阳极，其另一端连接3.3V电源端子；所述的第九十二电容C92的一端接地，其另一端连接1.8V电源端子和所述的集成电路U11的V CCK接线脚；所述的集成电路U11的EECK和EECS接线脚分别连接所述的集成电路U13的SK和CS接线脚；所述的集成电路U11的EEDIO接线脚分别连接所述的第一百零二电阻R102的一端和所述的集成电路U13的DI接线脚，所述的第一百零二电阻R102的另一端连接所述的集成电路U13的DO接线脚；所述的集成电路U13的VCC接线脚分别连接所述的第九十三电容C93的一端、3.3V电源端子和所述的第一百零三电阻R103的一端，所述的第九十三电容C93的另一端连接所述的集成电路U13的GND接线脚并接地，所述的第一百零三电阻R103的另一端连接所述的集成电路U13的ORG接线脚；所述的第一百零一电阻R101的一端连接所述的集成电路U11的V_BUS接线脚，起另一端连接5V电源端子；所述的集成电路U11的XTL12N接线脚分别连接所述的第七晶振Y7的一端、所述的第八十六电阻R86的一端和所述的第七十一电容C71的一端，其XTL12P接线脚分别连接所述的第七晶振Y7的另一端、所述的第八十六电阻R86的另一端和所述的第七十二电容C72的一端，所述的第七十一电容C71和第七十二电容C72公共端接地；所述的第八十五电阻R85的一端接地，其另一端连接所述的集成电路U11的RREF接线脚；所述的集成电路U11的DM接线脚分别连接所述的第六十九电容C69的一端和所述的USB接口J3的DM接线脚；所述的集成电路U11的DP接线脚分别连接所述的第六十九电容C69的另一端和所述的USB接口J3的DP接线脚；所述的USB接口J3的VCC和GND接线脚分别连接所述的5V电源端子和地；所述的集成电路U11的XTL25N接线脚分别连接所述的第六晶振Y6的一端、所述的第八十电阻R80的一端和所述的第六十四电容C64的一端，其XTL25P接线脚分别连接所述的第六晶振Y6的另一端、所述的第八十电阻R80的另一端和所述的第六十五电容C65的一端，所述的第六十四电容C64和第六十五电容C65的公共端接地。

附图9是本发明的有关电源控制模块的具体电路原理图。该附图给出了有关电源控制模块的具体电路原理图的最佳实施例，其包括电源接口J5、继电器K1、集成电路U8、集成电路U9、集成电路U10、三极管Q1、电感L3、第六发光二极管D6、第六十四电阻R64、第九十四电阻R94、第九十五电阻R95、第一磁珠LB3、第二磁珠LB4、第五十二电容C52、第五十三电容C53、第五十四电容C54、第五十五电容C55、第七十四电容C74、第七十五电容C75、第七十六电容C76、第七十七电容C77、第七十八电容C78、第七十九电容C79、第八十电容C80、第八十一电容C81、第八十二电容C82、第八十三电容C83、第八十七电容C87、第八十八电容C88、第九十电容C90、第九十一电容C91、第九十八电容C98、第九十九电容C99、第一百电容C100、第一百零一电容C101、第一百零二电容C102、第一百零四电容C104、第一百零五电容C105和第一百零六电容C106。

所述的电源接口J5的“-”端接地，其“+”端连接所述的电感L3的一端，所述的电感L3的另一端分别连接所述的第六发光二极管D6的阳极、第一百零六电容C106、第七十四电容C74和第七十五电容C75的一端、所述的继电器K1的1和2脚、所述的集成电路U8和集成电路U10的Vin接线脚；所述的第六十四电阻R64的一端接地，其另一端连接所述的第六发光二极管D6的阴极，所述的第一百零六电容C106、第七十四电容C74以及第七十五电容C75的另一端分别接地；所述的继电器K1的5脚分别连接5V电源端子和所述的集成电路U9的Vin接线脚；继电器K1的10脚接地，其9脚连接所述的第九十五电阻R95的一端，所述的三极管Q1集电极连接所述的第九十五电阻R95的另一端，其发射极接地，其基极连接所述的第九十四电阻R94的一端；所述的集成电路U8的GND接线脚接地，其Vout接线脚分别连接所述的第九十八电容C98、第五十二电容C52、第五十三电容C53、第五十四电容C54、第五十五电容C55、第一百零一电容C101和第八十七电容C87的一端、第二磁珠LB4的一端和1.8V电源端子，所述的第二磁珠LB4的另一端分别连接所述的第一百零四电容C104和第九十电容C90的一端以及1V 8A电源端子，所述的第九十八电容C98、第五十二电容C52、第五十三电容C53、第五十四电容C54、第五十五电容C55、第一百零一电容C101和第八十七电容C87、第一百零四电容C104和第九十电容C90的另一端接地；所述的集成电路U10的GND接线脚接地，其Vout端接线脚分别连接所述的第一百电容C100、第七十七电容C77、第七十九电容C79、第八十一电容C81、第八十三电容C83、第一百零二电容C102和第八十八电容C88的一端、所述的第一磁珠LB3的一端和3.3V电源端子，所述的第一磁珠LB3的另一端分别连接所述的第一百零五电容C105和第九十一电容C91的一端、所述的3V3A电源端子；所述的第一百电容C100、第七十七电容C77、第七十九电容C79、第八十一电容C81、第八十三电容C83、第一百零二电容C102、第八十八电容C88、第一百零五电容C105和第九十一电容C91的另一端接地；所述的集成电路U9的GND接线脚接地，其Vout接线脚分别连接所述的第九十九电容C99、第七十六电容C76、第七十八电容C78、第八十电容C80和第八十二电容C82的一端、2.5V电源端子；所述的第九十九电容C99、第七十六电容C76、第七十八电容C78、第八十电容C80和第八十二电容C82的另一端接地。

从上述所公开的光纤单向导入设备的电路原理图中可以看到：所述的嵌入式模块中ARM处理器部分电路图中的U1的SDA10、BA1、BA0、SDCKE、SDCK、

和

接线脚分别和嵌入式模块中RAM内存部分电路图中U6的A10、BA1、BA0、CKE、CLK、

和接线脚相连；U1的SDCS/NCSI接线脚和所述的第八十七电阻R87与第九十二电阻R92的公共端相连接；U1的CFIOR/NBSI/NWR1和CFIOW/NBS3/NWR3接线脚分别和RAM内存电路图中U6和U7的DQMH接线脚相连接；所述的ARM处理器部分电路图中的U1的A2-A11、A13和A14接线脚分别和所述的RAM内存部分电路图中的U6和U7的A0-A9、A11和A12接线脚相连接；U1的A0和A1接线脚分别连接所述的集成电路U6和U7的DQML接线脚；U1的D0-D15接线脚分别连接所述的集成电路U6的DQ0-DQ15接线脚；U1的D16-D31接线脚分别连接U7的DQ0-DQ15接线脚。

所述的集成电路U1的NANDWE、NANDOE、PC14、PC13、A21、A22接线脚分别连接嵌入式模块Flash闪存电路中U12的

ALE、CLE接线脚；U1的D0-D7接线脚分别连接U12的I/O0-I/O7接线脚。

所述的集成电路U1的DDM和DDP接线脚分别连接嵌入式模块第一USB接口电路中的DM和DP接线脚，U1的HDMA和HDPA接线脚分别连接嵌入式模块中第二USB接口的DM和DP接线脚。

所述的集成电路U1的PA7、PA21、PA20、PA28、PA 29、PA18、PA22、PA17、PA27、PA14、PA15、PA25、PA26、PA16、P12A、PA13、PA10、PA11、PA19接线脚分别连接U2的

MDIO、MDC、CRS/PHYAD4、COL/RMII、RX_ER/RXD4/RPTR、TX_ER/TXD4、RX_DV/TESTMODE、RX_CLK/10BTSER、RXD0/PHYAD0、RXD1/PHYAD1、RXD2/PHYAD2、RXD3/PHYAD3、TX_EN、TXD0、TXD1、TXD2、TXD3、REF_CLK/XT2接线脚；所述U1的NRST接线脚连接所述的U2的

接线脚。

所述的U1的PB11接线脚连接所述的电源控制模块中的地94电阻R94的一端。

所述的嵌入式模块中LAN网络模块的第1网络变压器T1的16、14、11和19接线脚分别连接光纤单向传输模块中第二网络变压器以及第一光纤收发器电路的第2网络变压器T2的9、11、14和16接线脚。

所述的光纤单向传输模块中第二网络变压器以及第一光纤收发器的集成电路U3的FXRDP、FXRDM、FXTDP和FXTDM接线脚分别连接光纤单向传输模块中第三光纤收发器电路的C59、C60、C57和C58的另一端；另外，其FXTDP和FXTDM接线脚还分别连接光纤单向传输模块中光模块电路的第六十六电容C66和第六十八电容C68的另一端。

所述的光纤单向传输模块中光模块J4的RD+、RD-和SD接线脚分别连接所述的光纤单向传输模块中第二光纤收发器以及第三网络变压器电路中第二十四电容C24和第四十三电阻R43的公共端、第二十五电容C25和第四十九电阻R49的公共端、第五十五电阻R55和第五十六电阻R56的公共端。

所述的光纤单向传输模块的第二光纤收发器以及第三网络变压器电路中第3网络变压器T3的9、11、14和16接线脚分别连接所述的USBtoLAN转换模块电路图的第4网络变压器T4的9、11、14和16接线脚。

具体操作时，利用相应的操作系统和应用软件，操作人员可以非常方便地使用本发明，从根本上解决了涉密数据通过USB存储设备被窃取的难题，确保了重要信息的安全。

Claims (9)

1.一种光纤单向导入设备，所述的光纤单向导入设备分别配有USB存储设备和PC的接口；其特征在于：所述的设备包括嵌入式模块、光纤单向传输模块、USBtoLAN转换模块和电源控制模块；

所述的嵌入式模块与所述的光纤单向传输模块相互连接，所述的嵌入式模块连接所述的电源控制模块；

所述的光纤单向传输模块与所述的USBtoLAN转换模块相互连接；

所述的电源控制模块分别连接所述的嵌入式模块、所述的光纤单向传输模块和所述的USBtoLAN转换模块；

在所述的嵌入式模块上配有连接USB存储设备的接口；

在所述的USBtoLAN转换模块上配有连接PC的接口。

2.根据权利要求1所述的光纤单向导入设备，其特征在于：

所述的嵌入式模块包括ARM处理器、RAM内存、Flash闪存、USB接口和LAN网络模块；

所述的RAM内存与所述的ARM处理器相互连接，所述的Flash闪存与所述的ARM处理器相互连接，所述的USB接口与所述的ARM处理器相互连接，所述的LAN网络模块与所述的ARM处理器相互连接；

所述的LAN网络模块包括LAN网卡和第一网络变压器；

所述的LAN网卡和所述的第一网络变压器相互连接。

3.根据权利要求1所述的光纤单向导入设备，其特征在于：

所述的光纤单向传输模块包括第二网络变压器、第三网络变压器、第一光纤收发器、第二光纤收发器、第三光纤收发器和光模块；

所述的光模块包括发送端和接收端，所述的发送端通过光纤连接接收端；

所述的第二网络变压器与所述的第一光纤收发器相互连接，所述的第三网络变压器与所述的第二光纤收发器相互连接，所述的第三光纤收发器的光收端与所述的光模块的发送端相互连接，所述的第三光纤收发器的光发端连接所述的第一光纤收发器的光收端，所述的第一光纤收发器的光发端连接所述的光模块的发送端，所述的光模块的接收端连接所述的第二光纤收发器的光收端；

所述的第二网络变压器与所述的嵌入式模块相互连接，所述的第三网络变压器与所述的USBtoLAN转换模块相互连接。

4.根据权利要求1所述的光纤单向导入设备，其特征在于：

所述的USBtoLAN转换模块包括USBtoLAN芯片、USB接口、参数存储器和第四网络变压器；

所述的USB接口与所述的USBtoLAN芯片相互连接；所述的参数存储器与所述的USBtoLAN芯片相互连接；所述的USBtoLAN芯片与所述的第四网络变压器相互连接。

5.根据权利要求1所述的光纤单向导入设备，其特征在于：

所述的电源控制模块包括输入接口、5V滤波电路、控制电路、电压转换电路、1.8V滤波电路、3.3V滤波电路和2.5V滤波电路；

所述的输入接口分别连接5V滤波电路和控制电路；所述的5V滤波电路分别连接所述的电压转换电路和所述的控制电路；所述的控制电路连接所述的电压转换电路；所述的电压转换电路分别连接所述的1.8V滤波电路、3.3V滤波电路和2.5V滤波电路。

6.根据权利要求1或2所述的光纤单向导入设备，其特征在于：

所述的ARM处理器包括集成电路U1、第四晶振Y4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第二十九电容C29、第三十电容C30、第三十一电容C31、第三十二电容C32、第三十三电容C33、第三十四电容C34、第四十一电容C41、第四十三电容C43、第四十四电容C44、第九十六电容C96、第九十七电容C97、第一开关S1、第二开关S2和电感L2；所述的集成电路U1的VDDCORE接线脚分别连接所述的第三十一电容C31的一端和1.8V电源端子，所述的第三十一电容C31的另一端接地；所述的集成电路U1的PLLRCA接线脚分别连接所述的第二电阻R2的一端和所述的第三十电容C30的一端，所述的第二电阻R2的另一端连接所述的接第二十九电容C29的一端，所述的接第二十九电容C29的另一端接地，所述的第三十电容C30的另一端接地；所述的集成电路U1的VDDPLLB和VDDPLLA接线脚都连接所述的第三十四电容C34的一端和1.8V电源端子，所述的第三十四电容C34另一端接地；所述的集成电路U1的XOUT接线脚连接所述的第三电阻R3的一端，所述的第三电阻R3的另一端分别连接所述的第四晶振Y4的一端和所述的第三十二电容C32的一端，所述的第四晶振Y4的另一端分别连接所述的第三十三电容C33的一端和所述的第四电阻R 4的一端，所述的第三十三电容C33的另一端和所述的第三十二电容C32另一端均接地，所述的第四电阻R4另一端连接所述的集成电路U1的XIN接线脚；所述的集成电路U1的OSCSEL接线脚连接所述的第五电阻R5的一端，所述的第五电阻R5的另一端接地；所述的集成电路U1的VDDBU接线脚连接1.8V电源端子；所述的集成电路U1的GNDBU接线脚接地；所述的集成电路U1的AGAND接线脚分别连接所述的第四十三电容C43的一端、所述的第九十六C96电容的一端和所述的第九电阻R9的一端，所述的第九电阻R9的另一端接地，所述的第四十三电容C43的另一端分别连接所述的集成电路U1的AVDD接线脚、所述的第九十六电容C96的另一端、所述的电感L2的一端和所述的第八电阻R8的一端，所述的电感L2的另一端分别连接所述的第四十四电容C44的一端、所述的第九十七电容C97的一端和所述的3.3V电源端子，所述的第四十四电容C44的另一端和所述的第九十七电容C97的另一端相连并接地，所述的第八电阻R8的另一端分别连接所述的集成电路U1的VREFP接线脚和所述的第四十一电容C41的一端，所述的第四十一电容C41的另一端接地；所述的集成电路U1的TST接线脚连接连接所述的第七电阻R7的一端，所述的第七电阻R7的另一端接地，所述的集成电路U1的BMS接线脚分别连接所述的第六电阻R6的一端和第二开关S2的一端，所述的第六电阻R6的另一端连接3.3V电源端子，所述的第二开关S2的另一端接地；所述的集成电路U1的NRST接线脚连接所述的第一电阻R1的一端，所述的第一电阻R1的另一端连接所述的第一开关S1的一端，所述的第一开关S1的另一端接地；所述的集成电路U1的GND接线脚分别接地；所述的集成电路U1的VDDIOM、VDDIOP0和VDDIOP1接线脚分别连接3.3V电源端子；

所述的RAM电路内存包括集成电路U6和U7、第八十七电阻R87、第八十八电阻R88、第九十二电阻R92、第九十三电阻R93、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十二电容C42、第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十电容C50、第五十一电容C51；

所述的集成电路U6的接线脚分别连接所述的第八十八电阻R88和第八十七电阻R87的一端，所述的第八十八电阻R88的另一端连接3.3V电源端子，所述的第八十七电阻R87的另一端连接SDCS端口；所述的第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十二电容C42的一端连接3.3V电源端子和所述的集成电路U6的VDD和VDDQ接线脚，所述的第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十二电容C42的另一端分别接地；所述的集成电路U6的VSS和VSSQ接线脚分别接地；所述的集成电路U7的A10、BA0、BA1、CKE、CLK、

和

分别连接SDA10、BA0、BA1、SDCKE、SDCK、CAS、RAS、SDWE网络标号；所述的集成电路U7的

接线脚分别连接所述的第九十三电阻R93的一端和第九十二电阻R92的一端，所述的第九十三电阻R93的另一端连接3.3V电源端子，所述的第九十二电阻R92的另一端连接SDCS端口；所述的第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十电容C50和第五十一电容C51的一端分别连接3.3V电源端子和所述的集成电路U7的VDD和VDDQ接线脚，所述的第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十电容C50和第五十一电容C51的另一端分别接地；所述的集成电路U7的VSS和VSSQ接线脚分别接地；

所述的Flash闪存电路包括集成电路U12、第八十九电阻R89、第九十电阻R90、第九十一电阻R91、第七十三电容C73和跳线开关S3；

所述的集成电路U12的

接线脚连接所述的第八十九电阻R89的一端，所述的第八十九电阻R89的另一端接3.3V电源端子；所述的集成电路U12的

接线脚连接所述的第九十电阻R90的一端，所述的第九十电阻R90的另一端连接3.3V电源端子；所述的集成电路U12的

接线脚分别连接第九十一电阻R91的一端和所述的跳线开关S3的一端，所述的第九十一电阻R91的另一端连接3.3V电源端子，所述的跳线开关S3的另一端接地；所述的集成电路U12的PRE接线脚接地；所述的集成电路U12的VCC接线脚分别连接3.3V电源端子和第七十三电容C73的一端，所述的第七十三电容C73的另一端接地；所述的集成电路U12的VSS接线脚接地；

所述的USB接口电路包括第一USB插座J1和第二USB插座J2、第一磁珠LB1和第二磁珠LB2；

所述的第一USB插座J1的VCC接线脚连接所述的第一磁珠LB1的一端，所述的第一磁珠LB1的另一端连接5V电源端子；所述的第一USB插座J1的GND接线脚接地；所述的第二USB插座J2的VCC接线脚连接所述的第二磁珠LB2的一端，所述的第二磁珠LB2的另一端连接5V电源端子；所述的第二USB插座J2的GND接线脚接地；

所述的LAN网络模块包括集成电路U2、第一晶振Y1、第十二电阻R12、第十电阻R10、第十一电阻R11、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20和第二十一电阻R21、阻排RP1、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第九十四电容C94、第九十五电容C95、电感L1、第一发光二极管D1、第二发光二极管D2和第1网络变压器T1；

所述的第一晶振Y1的一端分别连接所述的集成电路U2的REF_CLK/XT2接线脚和所述的第四电容C4的一端，所述的第四电容C4的另一端接地，所述的第一晶振Y1的另一端分别连接所述的集成电路U2的XT1接线脚和所述的第五电容C5的一端，所述的第五电容C5的另一端接地；所述的第十二电阻R12的一端连接所述的集成电路U2的COL/RMII接线脚，其另一端连接3.3V电源端子；所述的第十电阻R10的一端连接所述的集成电路U2的

接线脚，所述的第十电阻R10的另一端连接3.3V电源端子；所述的第十一电阻R11的一端连接所述的集成电路U2的DISMDIX接线脚，所述的第十一电阻R11的另一端连接3.3V电源端子；所述的第一电容C1、第二电容C2和第三电容C3的一端分别连接3.3V电源端子和所述的集成电路U2的DVDD接线脚，所述的第一电容C1、第二电容C2和第三电容C3的另一端分别接地；所述的集成电路U2的DGND接线脚和PWRDWN接线脚分别接地；所述的集成电路U2的TX+接线脚分别连接所述的第十七电阻R17的一端和第1网络变压器T1的1接线脚，所述的第十七电阻R17的另一端分别连接第十六电阻R16的一端和第十一电容C11的一端，所述的第十一电容C11的另一端接地；所述的第十六电阻R16的另一端分别连接所述的集成电路U2的TX-接线脚和第1网络变压器T1的3接线脚；所述的集成电路U2的接线脚RX+分别连接所述的第十五电阻R15的一端和所述的第1网络变压器T1的6接线脚，所述的第十五电阻R15的另一端分别连接所述的第十四电阻R14的一端和所述的第九电容C9的一端，所述的第九电容C9的另一端接地，所述的第十四电阻R14的另一端分别连接所述的集成电路U2的RX-接线脚和第1网络变压器T1的8接线脚；所述的第1网络变压器T1的15接线脚连接所述的第二十电阻R20的一端，所述的第二十电阻R20的另一端分别连接所述的第二十一电阻R21一端和所述的第十二电容C12的一端，所述的第二十一电阻R21另一端连接所述的第1网络变压器T1的10接线脚，所述的第十二电容C12的另一端接地；所述的集成电路U2的AVDDR接线脚分别连接：所述的第六电容C6、第七电容C7、第九十四电容C94的一端和所述的电感L1的一端，所述的第六电容C6、第七电容C7、第九十四电容C94的另一端均接地，所述的电感L1的另一端分别连接所述的第九十五电容C95的一端和3.3V电源端子，所述的第九十五电容C95的另一端接地；所述的集成电路U2的AVDDT接线脚分别连接所述的第八电容C8的一端和3.3V电源端子，所述的第八电容C8的另一端接地；所述的集成电路U2的AGND接线脚接地；所述的第十三电阻R13的两端分别连接所述的集成电路U2的BGRESG和BGRES接线脚；所述的集成电路U2的LEDMODE接线脚连接所述的排阻RP1的1脚；所述的排阻RP1的2、4和6脚分别连接3.3V电源端子，其3脚分别连接所述的集成电路U2的LED1/OP1接线脚和所述的第二发光二极管D2阴极，其5脚连接所述的集成电路U2的LED2/OP2接线脚和和所述的第一发光二极管D1阴极，所述的第二发光二极管D2阳极连接所述的第十八电阻R18的一端，所述的第十八电阻R18的另一端连接3.3V电源端子，所述的第一发光二极管D1阳极连接所述的第十九电阻R19的一端，所述的第十九电阻R19的另一端连接3.3V电源端子。

7.根据权利要求1或3所述的光纤单向导入设备，其特征在于：

所述的第二网络变压器以及第一光纤收发器的电路包括第2网络变压器T2、集成电路U3、第二晶振Y2、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三十一电阻R31、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38、第三十九电阻R39、第四十电阻R40、第十三电容C13、第十四电容C14、第十五电容C15、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第三发光二极管D3；

所述的第2网络变压器T2的13脚连接所述的第二十二电阻R22的一端，所述的第十三电容C13的一端连接所述的第二十二电阻R22的另一端，所述的第十三电容C13的另一端接地；所述的第2网络变压器T2的8脚分别连接所述的集成电路U3的RXIM接线脚和第二十七电阻R27的一端，其6脚分别连接所述的集成电路U3的RXIP接线脚和所述的第二十六电阻R26的一端，其3脚分别连接所述的集成电路U3的TXOM接线脚和所述的第二十四电阻R24的一端，其1脚分别连接所述的集成电路U3的TXOP接线脚和所述的第二十五电阻R25的一端，所述的第十六电容C16的一端接地，其另一端分别连接第二十七电阻R27和第二十六电阻R26的另一端；所述的第十五电容C15的一端接地，其另一端分别连接第二十五电阻R25和第二十四电阻R24的另一端；所述的第十四电容C14的一端接地，其另一端分别连接所述的第2网络变压器T2的5脚和2.5V电源端子；所述的集成电路U3的AVCC、VCC和VCC_IO接线脚分别连接2.5V电源端子，其GND和GND_IO接线脚分别接地；所述的第二十三电阻R23的一端接地，其另一端连接所述的集成电路U3的BGRES接线脚；所述的集成电路U3的FXRDP接线脚连接所述的第三十电阻R30的一端，其FXRDM接线脚连接所述的第三十一电阻R31的一端，其FXTDP接线脚连接所述的第三十二电阻R32的一端，其FXTDM接线脚连接所述的第三十三电阻R33的一端，所述的第三十电阻R30和第三十一电阻R31的另一端共同接第二十八电阻R28、第二十九电阻R29和所述的第十七电容C17的公共端，所述的第二十八电阻R28的另一端连接所述的所述的2.5V电源端子，所述的第二十九电阻R29和所述的第十七电容C17的另一端分别接地，所述的第三十二电阻R32的和第三十三电阻R33的另一端连接所述的2.5V电源端子；所述的集成电路U3的FSXD接线脚连接所述的第三十四电阻R34、第三十五电阻R35的公共端，所述的第三十四电阻R34另一端连接2.5V电源端子，所述的第三十五电阻R35的另一端接地；所述的集成电路U3的DIRECT_WIRE接线脚连接所述的第三十七电阻R37的一端，其FAST_FWD接线脚连接所述的第三十六电阻R36的一端，所述的第三十七电阻R37和第三十六电阻R36的公共端连接2.5V电源端子；所述的集成电路U3的TSE和TSM接线脚分别连接所述的第三十九电阻R39和第三十八电阻R38的一端.所述的第三十九电阻R39和第三十八电阻R38的公共端接地；所述的集成电路U3的FLKLED接线脚连接所述的第三发光二极管D3的阴极，所述的第四十电阻R40的一端连接所述的第三发光二极管D3的阳极，所述的第四十电阻R40的另一端连接2.5V电源端子；所述的集成电路U3的OSCI接线脚分别连接所述的第二晶振Y2的一端和所述的第十九电容C19的一端，其X2接线脚分别连接所述的第二晶振Y2的另一端和第十八电容C18的一端，所述的第十八电容C18和第十九电容C19的公共端接地；

所述的光模块电路包括光模块J4、第八十一电阻R81、第八十二电阻R82、第八十三电阻R83、第八十四电阻R84、第六十六电容C66、第六十七电容C67、第六十八电容C68、第七十电容C70；

所述的光模块J4的RxVEE和TxVEE接线脚分别接地；所述的光模块J4的RxVCC和TxVCC接线脚相连并分别连接5V电源端子、第六十七电容C67和第七十电容C70的一端，所述的第六十七电容C67和第七十电容C70的另一端均接地；所述的光模块J4的TD_接线脚分别连接所述的第六十八电容C68的一端和第八十三电阻R83、第八十四电阻R84公共端；其TD+的接线脚分别连接所述的第六十六电容C66的一端和所述的第八十一电阻R81、第八十二电阻R82的公共端，所述的第八十二电阻R82和第八十三电阻R83的公共端连接5V电源端子，所述的第八十一电阻R81和第八十四电阻R84的另一端分别接地；

所述的第二光纤收发器和第三网络变压器的电路包括第3网络变压器T3、集成电路U4、第三晶振Y3、第四十一电阻R41、第四十二电阻R42、第四十三电阻R43、第四十四电阻R44、第四十五电阻R45、第四十六电阻R46、第四十七电阻R47、第四十八电阻R48、第四十九电阻R49、第五十电阻R50、第五十一电阻R51、第五十二电阻R52、第五十三电阻R53、第五十四电阻R54、第五十五电阻R55、第五十六电阻R56、第五十七电阻R57、第五十八电阻R58、第五十九电阻R59、第六十电阻R60、第六十一电阻R61、第六十二电阻R62、第六十三电阻R63、第二十电容C20、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第四发光二极管D4和第五发光二极管D5；

所述的第3网络变压器T3的13脚连接所述的第四十一电阻R41的一端，所述的第二十电容C20的一端连接所述的第四十一电阻R41的另一端，而第二十电容C20的另一端接地；所述的第3网络变压器T3的8脚分别连接所述的集成电路U4的RXIM接线脚和所述的第四十五电阻R45的一端；其6脚分别连接所述的集成电路U4的RXIP接线脚和所述的第四十二电阻R42的一端，其3脚分别连接所述的集成电路U4的TXOM接线脚和所述的第四十八电阻R48的一端；其1脚分别连接所述的集成电路U4的TXOP接线脚和所述的第四十六电阻R46的一端；所述的第二十二电容C22的一端接地，其另一端分别连接第四十五电阻R45和第四十二电阻R42的公共端；所述的第二十三电容C23的一端接地，其另一端分别连接第四十八电阻R48和第四十六电阻R46的公共端；所述的第二十一电容C21的一端接地，其另一端分别连接所述的第3网络变压器T3的5脚和2.5V电源端子；所述的集成电路U4的AVCC、VCC和VCC_IO接线脚分别连接2.5V电源端子；其GND和GND_IO接线脚接地；所述的第四十四电阻R44的一端接地，其另一端接所述的集成电路U4的BGRES接线脚；所述的集成电路U4的FXRDP接线脚分别连接所述的第五十二电阻R52的一端和第二十四电容C24的一端，其FXRDM接线脚分别连接所述的第五十一电阻R51的一端和第二十五电容C25的一端，所述第五十二电阻R52和第五十一电阻R51的公共端连接所述的第二十六电容C26、所述的第五十三电阻R53和第五十四电阻R54的公共端；所述的第五十三电阻R53的另一端连接2.5V电源端子，所述的第五十四电阻R54和所述的第二十六电容C26另一端均接地；所述的第二十四电容C24的另一端连接所述的第四十三电阻R43和第四十七电阻R47的公共端；所述的第二十五电容C25的另一端连接所述的第四十九电阻R49和第五十电阻R50的公共端，所述的第四十三电阻R43和第五十电阻R50的公共端接5V电源端子；所述的第四十七电阻R47和第四十九电阻R49的公共端接地；所述的集成电路U4的FXSD接线脚连接所述的第五十六电阻R56和第五十七电阻R57的公共端，所述的第五十七电阻R57的另一端接地，所述的第五十六电阻R56的另一端连接所述的第五十五电阻R55的一端，所述的第五十五电阻R55的另一端连接5V电源端子；所述的集成电路U4的DIRECT_WIRE接线脚连接所述的第五十九电阻R59的一端，其FAST_FWD接线脚连接所述的第五十八电阻R58的一端，所述的第五十九电阻R59和第五十八电阻R58公共端连接2.5V电源端子；所述的集成电路U4的TSE和TSM接线脚分别连接所述的第六十三电阻R63和第六十电阻R60的一端，所述的第六十三电阻R63和第六十电阻R60的公共端接地；所述的集成电路U4的FLKLED和LED_TP_LINK接线脚分别连接所述的第四发光二极管D4和第五发光二极管D5的阴极；所述的第六十一电阻R61和第六十二电阻R62的一端分别连接所述的第四发光二极管D4和第五发光二极管D5的阳极，其公共端连接所述的2.5V电源端子；所述的集成电路U4的OSCI接线脚分别连接第三晶振Y3的一端和所述的第二十八电容C28的一端；其X2接线脚分别连接所述的第三晶振Y3的另一端和所述的第二十七电容C27的一端，所述的第二十八电容C28和第二十七电容C27的公共端接地；

所述的第三光纤收发器的电路包括集成电路U5、第五晶振Y5、第六十五电阻R65、第六十六电阻R66、第六十七电阻R67、第六十八电阻R68、第六十九电阻R69、第七十电阻R70、第七十一电阻R71、第七十二电阻R72、第七十三电阻R73、第七十四电阻R74、第七十五电阻R75、第七十六电阻R76、第七十七电阻R77、第五十六电容C56、第五十七电容C57、第五十八电容C58、第五十九电容C59、第六十电容C60、第六十一电容C61、第六十二电容C62；

所述的集成电路U5的AVCC、VCC和VCC_IO接线脚分别连接2.5V电源端子；其GND和GND_IO接线脚接地；所述的第六十五电阻R65的一端接地，其另一端连接所述的集成电路U5的BGRES接线脚；所述的集成电路U5的FXRDP接线脚分别连接所述的第六十九电阻R69的一端和所述的第五十七电容C57的一端；其FXRDM接线脚分别连接所述的第七十电阻R70和所述的第五十八电容C58的一端；其FXTDP接线脚分别连接所述的第七十一电阻R71和所述的第五十九电容C59的一端；其FXTDM接线脚分别连接所述的第六十八电阻R68和第六十电容C60的一端；所述的第六十九电阻R69、第七十电阻R70的另一端共同连接第六十六电阻R66、第六十七电阻R67和所述的第五十六电容C56的公共端；所述的第六十六电阻R66的另一端连接2.5V电源端子；所述的第六十七电阻R67和所述的第五十六电容C56的另一端分别接地；所述的第七十一电阻R71和第六十八电阻R68的另一端共接2.5V电源端子；所述的集成电路U5的FXSD接线脚连接所述的第七十二电阻R72、第七十三电阻R73的公共端，所述的第七十二电阻R72另一端连接2.5V电源端子，所述的第七十三电阻R73的另一端接地；所述的集成电路U5的DIRECT_WIRE和FAST_FWD接线脚分别连接所述的第七十五电阻R75和第七十四电阻R74的一端，所述的第七十五电阻R75和第七十四电阻R74的公共端连接2.5V电源端子；所述的集成电路U5的TSE和TSM接线脚分别连接第七十七电阻R77和第七十六电阻R76的一端，所述的第七十七电阻R77和第七十六电阻R76的公共端接地；所述的集成电路U5的OSCI接线脚分别连接第五晶振Y5的一端和所述的第六十二电容C62的一端；其X2接线脚分别连接所述的第五晶振Y5的另一端和所述的第六十一电容C61的一端，所述的第六十二电容C62和所述的第六十一电容C61的公共端接地。

8.根据权利要求1或4所述的光纤单向导入设备，其特征在于：

所述的所述的USBtoLAN转换模块的电路包括集成电路U11、集成电路U13、第六晶振Y6、第七晶振Y7、第4网络变压器T4、USB接口J3、第七十八电阻R78、第七十九电阻R79、第八十电阻R80、第八十五电阻R85、第八十六电阻R86、第九十六电阻R96、第九十七电阻R97、第九十八电阻R98、第九十九电阻R99、第一百电阻R100、第一百零一电阻R101、第一百零二电阻R102、第一百零三电阻R103、第六十三电容C63、第六十四电容C64、第六十五电容C65、第六十九电容C69、第七十一电容C71、第七十二电容C72、第八十四电容C84、第八十五电容C85、第八十六电容C86、第八十九电容C89、第九十二电容C92、第九十三电容C93、第一百零三电容C103和第七发光二极管D7；

所述的第4网络变压器T4的10和15脚共同连接所述的第九十六电阻R96的一端，所述的第八十四电容C84的一端连接所述的第九十六电阻R96的另一端，第八十四电容C84的另一端接地；所述的第4网络变压器T4的8脚分别连接所述的所述的集成电路U11的TXON接线脚和第九十八电阻R98的一端；其6脚分别连接所述的集成电路U11的TXOP接线脚和所述的第九十七电阻R97的一端；其3脚分别连接所述的集成电路U11的RXIN接线脚和所述的第七十九电阻R79的一端；其1脚分别连接所述的集成电路U11的RXIP接线脚和所述的第七十八电阻R78所述的的一端；所述的第八十六电容C86的一端接地，其另一端分别连接第九十七电阻R97和第九十八电阻R98的公共端；所述的第六十三电容C63的一端接地，其另一端分别连接所述的第七十八电阻R78和第七十九电阻R79的公共端；所述的第八十五电容C85的一端接地，其另一端分别连接第4网络变压器T4的7脚、2脚和3V3A电源端子；所述的第九十九电阻R99的一端接地，其另一端连接所述的集成电路U11的RSET_BG接线脚；所述的集成电路U11的VCC3A3、VCC33A_PLL和VCC33A_H接线脚共同连接3V3A电源端子；其VCC3R3和VCC3IO接线脚共同连接3.3V电源端子；其VCC18A接线脚连接所述的1V8A电源端子；其V18F和VCCK接线脚分别连接1.8V电源端子；其GND3A3、GND18A、GND3R3、GND、TEST0、TEST1、GND33A_H和GND33A_PLL接线脚分别接地；所述的第一百零三电容C103和第八十九电容C89的一端共同接地，其另一端共同连接3.3V电源端子；所述的集成电路U11的USB_LED接线脚连接所述的第七发光二极管D7的阴极；所述的第一百电阻R100的一端连接所述的第七发光二极管D7的阳极，其另一端连接3.3V电源端子；所述的第九十二电容C92的一端接地，其另一端连接1.8V电源端子和所述的集成电路U11的VCCK接线脚；所述的集成电路U11的EECK和EECS接线脚分别连接所述的集成电路U13的SK和CS接线脚；所述的集成电路U11的EEDIO接线脚分别连接所述的第一百零二电阻R102的一端和所述的集成电路U13的DI接线脚，所述的第一百零二电阻R102的另一端连接所述的集成电路U13的DO接线脚；所述的集成电路U13的VCC接线脚分别连接所述的第九十三电容C93的一端、3.3V电源端子和所述的第一百零三电阻R103的一端，所述的第九十三电容C93的另一端连接所述的集成电路U13的GND接线脚并接地，所述的第一百零三电阻R103的另一端连接所述的集成电路U13的ORG接线脚；所述的第一百零一电阻R101的一端连接所述的集成电路U11的V_BUS接线脚，起另一端连接5V电源端子；所述的集成电路U11的XTL12N接线脚分别连接所述的第七晶振Y7的一端、所述的第八十六电阻R86的一端和所述的第七十一电容C71的一端，其XTL12P接线脚分别连接所述的第七晶振Y7的另一端、所述的第八十六电阻R86的另一端和所述的第七十二电容C72的一端，所述的第七十一电容C71和第七十二电容C72公共端接地；所述的第八十五电阻R85的一端接地，其另一端连接所述的集成电路U11的RREF接线脚；所述的集成电路U11的DM接线脚分别连接所述的第六十九电容C69的一端和所述的USB接口J3的DM接线脚；所述的集成电路U11的DP接线脚分别连接所述的第六十九电容C69的另一端和所述的USB接口J3的DP接线脚；所述的USB接口J3的VCC和GND接线脚分别连接所述的5V电源端子和地；所述的集成电路U11的XTL25N接线脚分别连接所述的第六晶振Y6的一端、所述的第八十电阻R80的一端和所述的第六十四电容C64的一端，其XTL25P接线脚分别连接所述的第六晶振Y6的另一端、所述的第八十电阻R80的另一端和所述的第六十五电容C65的一端，所述的第六十四电容C64和第六十五电容C65的公共端接地。

9.根据权利要求1或5所述的光纤单向导入设备，其特征在于：

所述的电源控制模块的电路包括电源接口J5、继电器K1、集成电路U8、集成电路U9、集成电路U10、三极管Q1、电感L3、第六发光二极管D6、第六十四电阻R64、第九十四电阻R94、第九十五电阻R95、第一磁珠LB3、第二磁珠LB4、第五十二电容C52、第五十三电容C53、第五十四电容C54、第五十五电容C55、第七十四电容C74、第七十五电容C75、第七十六电容C76、第七十七电容C77、第七十八电容C78、第七十九电容C79、第八十电容C80、第八十一电容C81、第八十二电容C82、第八十三电容C83、第八十七电容C87、第八十八电容C88、第九十电容C90、第九十一电容C91、第九十八电容C98、第九十九电容C99、第一百电容C100、第一百零一电容C101、第一百零二电容C102、第一百零四电容C104、第一百零五电容C105和第一百零六电容C106；

所述的电源接口J5的“-”端接地，其“+”端连接所述的电感L3的一端，所述的电感L3的另一端分别连接所述的第六发光二极管D6的阳极、第一百零六电容C106、第七十四电容C74和第七十五电容C75的一端、所述的继电器K1的1和2脚、所述的集成电路U8和集成电路U10的Vin接线脚；所述的第六十四电阻R64的一端接地，其另一端连接所述的第六发光二极管D6的阴极，所述的第一百零六电容C106、第七十四电容C74以及第七十五电容C75的另一端分别接地；所述的继电器K1的5脚分别连接5V电源端子和所述的集成电路U9的Vin接线脚；继电器K1的10脚接地，其9脚连接所述的第九十五电阻R95的一端，所述的三极管Q1集电极连接所述的第九十五电阻R95的另一端，其发射极接地，其基极连接所述的第九十四电阻R94的一端；所述的集成电路U8的GND接线脚接地，其Vout接线脚分别连接所述的第九十八电容C98、第五十二电容C52、第五十三电容C53、第五十四电容C54、第五十五电容C55、第一百零一电容C101和第八十七电容C87的一端、第二磁珠LB4的一端和1.8V电源端子，所述的第二磁珠LB4的另一端分别连接所述的第一百零四电容C104和第九十电容C90的一端以及1V 8A电源端子，所述的第九十八电容C98、第五十二电容C52、第五十三电容C53、第五十四电容C54、第五十五电容C55、第一百零一电容C101和第八十七电容C87、第一百零四电容C104和第九十电容C90的另一端接地；所述的集成电路U10的GND接线脚接地，其Vout端接线脚分别连接所述的第一百电容C100、第七十七电容C77、第七十九电容C79、第八十一电容C81、第八十三电容C83、第一百零二电容C102和第八十八电容C88的一端、所述的第一磁珠LB3的一端和3.3V电源端子，所述的第一磁珠LB3的另一端分别连接所述的第一百零五电容C105和第九十一电容C91的一端、所述的3V3A电源端子；所述的第一百电容C100、第七十七电容C77、第七十九电容C79、第八十一电容C81、第八十三电容C83、第一百零二电容C102、第八十八电容C88、第一百零五电容C105和第九十一电容C91的另一端接地；所述的集成电路U9的GND接线脚接地，其Vout接线脚分别连接所述的第九十九电容C99、第七十六电容C76、第七十八电容C78、第八十电容C80和第八十二电容C82的一端、2.5V电源端子；所述的第九十九电容C99、第七十六电容C76、第七十八电容C78、第八十电容C80和第八十二电容C82的另一端接地。

Images