CN102105869A - 在外围设备上处理数据的系统和方法 - Google Patents

在外围设备上处理数据的系统和方法 Download PDF

Info

Publication number
CN102105869A
CN102105869A CN2009801290672A CN200980129067A CN102105869A CN 102105869 A CN102105869 A CN 102105869A CN 2009801290672 A CN2009801290672 A CN 2009801290672A CN 200980129067 A CN200980129067 A CN 200980129067A CN 102105869 A CN102105869 A CN 102105869A
Authority
CN
China
Prior art keywords
peripheral
input data
peripherals
bus
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801290672A
Other languages
English (en)
Other versions
CN102105869B (zh
Inventor
R·A·厄盖斯
T·尼姆西
O·佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chevron USA Inc
Original Assignee
Chevron USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chevron USA Inc filed Critical Chevron USA Inc
Publication of CN102105869A publication Critical patent/CN102105869A/zh
Application granted granted Critical
Publication of CN102105869B publication Critical patent/CN102105869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
    • G01V1/00—Seismology; Seismic or acoustic prospecting or detecting
    • G01V1/22—Transmitting seismic signals to recording or processing apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G06F3/0641—De-duplication techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Remote Sensing (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Environmental & Geological Engineering (AREA)
  • Geology (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geophysics (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • User Interface Of Digital Computer (AREA)
  • Information Transfer Systems (AREA)
  • Advance Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

一种在经由外围总线与主计算系统操作耦接的外围设备上处理数据的系统和方法。通过消除由主计算系统和外围设备之间的较慢数据传送造成的瓶颈，传送给外围设备的输入数据的压缩和/或设置在外围设备上的存储器的容量可提高外围设备上的数据处理效率。

Description

在外围设备上处理数据的系统和方法
技术领域
本发明涉及在操作上与主计算系统耦接的外围设备上处理数据。
背景技术
已知利用外围设备与中央处理器并行地进行计算的计算系统。例如，主计算系统可实现进行计算的外围设备，同时，主计算系统进行其它信息处理和/或管理功能，以便降低主计算系统上的处理负荷。在一些情况下，外围设备可被配置成进行特定类型的处理。例如，在主计算系统内可设置图形卡和/或声卡(即外围设备)以进行音频和/或视频处理，从而使主计算系统的中央处理器不必执行这些任务。
在地震地球建模领域内，主计算系统和外围设备被配置成使得在确定与关心的地震体积有关的信息时进行的一些类型的计算在外围设备上进行。这样的外围设备可被特别调整成进行必需的计算，这可提高计算的效率(例如，节省时间等)。然而，在这种传统配置中，需要在主计算系统和外围设备之间，和/或在外围设备本身内传送信息，这会构成在外围设备上处理信息的瓶颈。
发明内容
本发明的一个方面涉及一种在通过外围总线与主计算系统操作耦接的外围设备上处理数据的方法。在一个实施例中，所述方法包括：通过外围总线，在外围设备处从主计算系统接收全部或基本上全部的一组完整输入数据，其中，外围设备通过外围总线以压缩格式接收所述输入数据，其中，所述一组完整输入数据包含关心的地震体积的一个或多个完整模型，和/或在至少一个地震炮期间分别生成时变数据的至少一个地震传感器的一组完整读数；把输入数据保存在包括在外围设备中的外围信息存储器上；以压缩格式把输入数据从外围信息存储器传给包括在外围设备中的外围处理器；实现外围处理器，以解压缩输入数据；实现外围处理器，以按照预定的计算算法来处理解压缩的输入数据，以产生输出数据；以及实现外围处理器，以压缩输出数据。
本发明的另一方面涉及一种在通过外围总线与主计算系统操作耦接的外围设备上处理数据的方法。在一个实施例中，所述方法包括：通过外围总线，在外围设备处从主计算系统接收输入数据，其中，外围设备通过外围总线以压缩格式接收所述输入数据；以压缩格式把输入数据保存在包括在外围设备中的外围信息存储器上；以压缩格式把输入数据从外围信息存储器传给包括在外围设备中的外围处理器；实现外围处理器，以解压缩输入数据；以及实现外围处理器，以按照预定的计算算法来处理解压缩的输入数据，以产生输出数据。
本发明的另一方面涉及一种被配置成按照预定的计算算法来处理数据的系统。在一个实施例中，所述系统包含一个或多个系统处理器、系统信息存储器、外围总线和外围设备。所述一个或多个系统处理器管理系统上的处理。系统信息存储器与所述一个或多个系统处理器通信，利用系统信息存储器的信息的电子存储由所述一个或多个系统处理器管理。外围总线被配置成提供外围设备与所述一个或多个系统处理器和/或系统信息存储器之间的通信接口。外围设备经由外围总线与所述一个或多个系统处理器和/或系统信息存储器通信，并包括外围信息存储器和外围处理器。外围信息存储器经由外围总线从所述一个或多个系统处理器和/或系统信息存储器接收信息，接收的信息包括已被压缩成压缩格式的输入数据，外围信息存储器以压缩格式保存输入数据。外围处理器从外围信息存储器接收压缩的输入数据，外围处理器被配置成对压缩的输入数据解压缩，按照预定的计算算法来处理输入数据以产生输出数据，以及压缩所述输出数据。
本发明的另一方面涉及一种配置成与计算机系统一起实现的外围设备。在一个实施例中，外围设备包括通信接口、外围信息存储器和外围处理器。通信接口被配置成构成用于计算机系统和外围设备之间的通信的外围总线。外围信息存储器经由通信接口从计算机系统接收信息，接收的信息包含输入数据，外围信息存储器以压缩格式保存输入数据。外围处理器从外围信息存储器接收压缩的输入数据，对压缩的输入数据解压缩，按照预定的计算算法来处理输入数据以产生输出数据，以及压缩所述输出数据。
参考构成本说明书的一部分的附图，根据下面的说明和附加权利要求，本发明的这些和其它目的、特征及特性，以及相关的结构元件的操作方法和功能，及部件的组合和制造的经济性将变得更明显，附图中，相同的附图标记表示对应的部件。然而，附图只是用于举例说明，而不是对本发明的限制。说明书和权利要求中使用的单数形式“一个”包括复数的所指事物，除非上下文明确地另有说明。
附图说明
图1图解说明了按照本发明的一个或多个实施例，被配置成生成关心的地震体积内的至少一个地震炮的读数的系统。
图2图解说明了按照本发明的一个或多个实施例，被配置成在与主计算系统操作耦接的外围设备上处理数据的系统。
图3图解说明了按照本发明的一个或多个实施例，在与主计算系统操作耦接的外围设备上处理数据的方法。
具体实施方式
图1图解说明了被配置成生成关心的地震体积12内的至少一个地震炮的读数的系统10。系统10记录与地震波在关心的地震体积12内的传播速率和/或反射有关的信息。根据系统10所记录的信息，来确定与关心的地震体积12有关的信息。例如，可以指定速度模型、密度模型、弹性模型、和/或与关心的地震体积12有关的其它信息。在一个实施例中，系统10包括震源14和一组地震传感器16。
在一个实施例中，震源14在关心的地震体积12内生成波。因而，震源14是传播通过关心的地震体积12的地震波场的源。震源14可生成进入关心的地震体积12的地震波，和/或震源14可物理地冲击关心的地震体积12的表面以生成波。例如，在一个实施例中，震源14包括爆炸物(例如硝化甘油炸药/Tovex)、专门的空气炮、震动源和/或其它震源。
地震传感器16被配置成检测地震波场。例如，地震传感器16可包括生成时变信号的地震仪，所述时变信号指示关心的地震体积12的表面(或在关心的地震体积12内的某点)处的运动。在图1中图解说明的实施例中，地震传感器16被布置在关心的地震体积12的表面。然而，这不是限制性的，在一些实施例中，地震传感器16可包括检测地下地震波场的仪器。另外，在一个实施例中，地震传感器16包括被置于位于关心的地震体积12之上的水体的表面上的仪器，并检测从关心的地震体积12的表面和水之间的界面向上传播到地震传感器16的波场。一般相对于关心的地震体积12，按照均匀和/或预定的方式来布置地震传感器16。例如，可沿着网格在关心的地震体积的表面布置地震传感器16。在另一个例子中，地震传感器16可被布置在关心的地震体积附近和/或关心的地震体积内的地下。
从图1中可看出，在一个实施例中，系统10还包括存储模块18。存储模块18保存与震源14的地震波生成和/或地震传感器16对地震波的检测有关的信息。该信息可包括与震源14和/或地震传感器16有关的位置(和/或方位)信息、与震源14所生成的地震波有关的信息(例如，频率、相位、振幅等)、与各个地震传感器16所生成的时变信号有关的信息(例如，频率、相位、振幅等)，和/或其它信息。
在图1中图解说明的实施例中，存储模块18包括操作上与地震传感器16和/或震源14链接的单个中央存储设备。在这个实施例中，可借助电子通信(例如，有线通信、无线通信、经由网络的通信等等)，实现存储模块18、地震传感器16和/或震源14之间的工作链路。在一些情况下，存储模块18和地震传感器16之间的工作链路包括一组可拆卸的电子存储介质，所述一组可拆卸的电子存储介质被单独布置在每个地震传感器16处(或者各自与一组地震传感器16链接)，随后被取下并运输到所述中央存储设备，以便实现存储和/或数据传送。应认识到，存储模块18的举例说明并不是限制性的。在一个实施例中，存储模块18包括一组分布式存储设备(例如，布置在各个地震传感器16处)。
图2图解说明了被配置成确定与关心的地震体积有关的信息的系统20。在一个实施例中，系统20所确定的信息包括在作为震源(例如，图1中所示和上面说明的震源14)所产生的一个或多个地震炮的结果而在关心的地震体积内存在地震波的时间内的给定时刻，关心的地震体积内的地震波场。从图2中可看出，在一个实施例中，系统20包括主系统22和外围设备24。特别地，系统20使得一个或多个地震波场的确定能够由外围设备24以增强方式(例如，更快、对主系统22的计算资源的影响更小等等)确定。
主系统22代表能够按照预定算法以电子方式处理信息的主计算系统。在一些情况下，主系统22还管理主系统22之外的资源对信息的处理。例如，主系统22可管理在外围设备24上进行的信息处理的各个方面(例如，通过控制提供给外围设备24的信息，和/或接受来自外围设备24的输出数据)、由其它主系统进行的信息处理的各个方面(例如，在客户端-服务器配置中、在对等配置中等等)、和/或主系统22之外的其它信息处理。在一个实施例中，主系统22包括系统信息存储器26、处理器28和外围总线30。
系统信息存储器26包括使得信息能够被系统信息存储器26以电子方式保存的一个或多个电子可读存储介质。系统信息存储器26的电子可读存储介质可包括与主系统22集成设置的(即，实质上不可拆卸的)系统存储器、和/或例如经由端口(比如USB端口、火线端口等等)或者驱动器(例如，磁盘驱动器等等)可拆卸地连接到主系统22的可拆卸存储器。系统信息存储器26可包括光学可读存储介质(例如，光盘，等等)、磁性可读存储介质(例如，磁带，硬盘驱动器，软盘驱动器，等等)、基于电荷的存储介质(例如，EEPROM，RAM，等等)、固态存储介质(例如，闪速驱动器，等等)、和/或其它电子可读存储介质中的一个或多个。系统信息存储器26可保存软件算法、与和主系统22相关联的电子显示器(未示出)所生成的输出有关的信息、由处理器28确定的信息、传给外围设备24和/或从外围设备24接收的信息、和/或使得主系统22能够正确地处理信息和/或管理信息的处理的其它信息。系统信息存储器26可以是主系统22内的独立组件，或者系统信息存储器26可被集成地设置在与处理器28相同的设备中(例如，在桌上型或膝上型计算机中)。
处理器28被配置成在主系统22中提供信息处理能力。因而，处理器28可包括数字处理器、模拟处理器、用来处理信息的数字电路、用来处理信息的模拟电路、状态机、和/或以电子方式处理信息的其它机构中的一个或多个。尽管在图2中，处理器28被示出为单个实体，然而这只是出于举例说明的目的。在一些实现中，处理器28可包括多个处理单元。这些处理单元可以物理地位于相同设备内，或者处理器28可以代表协同工作以提供主系统22的功能的多个设备的处理功能。
如图2中所示，在一个实施例中，处理器28包括输入数据模块32和压缩模块34。模块32和34可用软件；硬件；固件；软件、硬件和/或固件的某种组合来实现；和/或用其它方式来实现。应认识到，尽管在图2中，模块32和34被图解表示成共同位于单个处理单元内，然而在处理器28包括多个处理单元的实现中，模块32和/或34可以位于远离另一个模块的位置。
如上所述，在一些情况下，系统20可被配置成确定与关心的地震体积有关的信息。为了确定这样的信息，处理器28可管理外围设备24的信息处理。可在外围设备24上处理信息，以解放计算资源(例如系统信息存储器26和/或处理器28)进行其它处理活动，以提高效率(例如，在外围设备24被配置成比处理器28更高效地进行某种处理的情况下)，和/或由于其它原因。外围设备24对与关心的地震体积有关的信息的确定可包括一组完整输出数据的确定。例如，一组完整输出数据可包括在作为震源(例如，图1中所示和上面说明的震源14)所产生的一个或多个地震炮的结果而在关心的地震体积中存在地震波的时间内的给定时刻，关心的地震体积内的一个或多个地震波场。还可预期其它多组完整输出数据。
为了使外围设备24能够进行涉及与关心的地震体积有关的一组完整输出数据的确定的处理，输入数据模块32可识别外围设备24为了确定所述一组输出数据而需要的一组输入数据。例如，在一组输出数据将包括在作为震源所产生的一个或多个地震炮的结果而在关心的地震体积中存在地震波的时间内的给定时刻，关心的地震体积内的一个或多个地震波场的情况下，为确定该组输出数据而需要的一组输入数据将包括关心的地震体积的一个或多个完整模型(例如，速度模型、密度模型、弹性模型，等等)、由在至少一个地震炮所引起的地震波传播通过关心的地震体积时分别生成时变数据的地震传感器的阵列获得的读数、和/或描述引入关心的地震体积内的至少一个地震炮的信息(例如，波形，等等)。输入数据模块32所识别的数据可包括先前保存在系统信息存储器26上的数据。
压缩模块34被配置成在把数据传输给外围设备24之前，压缩输入数据。压缩模块34对输入数据的压缩可在把压缩输入数据传输给外围设备24之前进行，或者输入数据可由压缩模块34压缩并保存在系统信息存储器26中，之后被以压缩形式从系统信息存储器26传给外围设备24。输入数据的压缩趋向于提高系统20的操作的各个方面。例如，从主系统22向外围设备24传输压缩的输入数据可有效提高被传输信息的传送速率(例如，被增大压缩系数)。这可消除由处理器28和外围设备24之间的有限信息传送速率造成的系统瓶颈，尤其是对相当大量的输入数据的传输来说。作为另一个例子，以压缩形式传输输入数据会增大可被保存到外围设备24的数据的量。通过从主系统22向外围设备24传输压缩的输入数据，可实现其它方面的提高。
如上所述，根据从主系统22接收的输入数据，外围设备24生成一组输出数据。在一个实施例中，该组输出数据包括在作为震源所产生的一个或多个地震炮的结果而在关心的地震体积中存在地震波的时间内的给定时刻，关心的地震体积内的一个或多个地震波场。该组输出数据从外围设备24被传给主系统22。在一个实施例中，主系统22从外围设备24收到的该组输出数据是压缩的(例如，与在传输之前，对输入数据实现的压缩相应)。在这个实施例中，压缩模块34对该输出数据解压缩。例如，当从外围设备24收到所述输出数据时，压缩模块34可对其解压缩，和/或可首先保存所述输出数据(例如，保存到系统信息存储器26)，随后在从外围设备24接收之后的某一时刻用压缩模块34解压缩。
在一个实施例中，由压缩模块34实现的压缩和/或解压缩输入数据和/或输出数据的压缩算法以约2～200的压缩系数压缩数据。在一个实施例中，由压缩模块34实现的压缩和/或解压缩输入数据和/或输出数据的压缩算法以约10～100的压缩系数压缩数据。例如，压缩算法可包括利用每个样本短于32比特的定点数或浮点数的字格式来表示输入数据和/或输出数据。作为另一个例子，压缩算法可包括基于变换的压缩，比如在1998年4月28日颁发的美国专利No.5,745,392，“Method for ReducingData Storage and Transmission Requirements for Seismic Data”中描述的小波变换，其内容作为参考整体包含在本公开中。可以选择压缩系数，使得在外围设备24上进行的计算变成“计算限制”(例如，受到由主系统22和/或外围设备24中存在的处理器所提供的计算速度的限制)，而不是“I/O限制”(例如，受到必须在系统20的各个组件之间传递和/或保存在系统20的各个组件中的数据集的输入和/或输出所需时间的限制，通过压缩被减轻)。
外围总线30被配置成使主系统22和外围设备24之间的信息来回传输成为可能。在一个实施例中，外围总线30包含外围组件互连(“PCI”)总线，或者提供主系统22和外围设备24之间的连接的类似外围总线(例如，PCIe，PCI-X，PCIe-2.0，PCIe-3.0，HTX，等等)。在这个实施例中，外围总线30可包括设置在与主系统相关联的主板上和/或与所述主板连接的插槽、和/或可以作为主系统22和与主系统22整体形成的外围设备(例如，作为安装在主系统22的主板上的集成电路)之间的永久连接形成的外围总线30。在一个实施例中，外围总线30包括实现用于连接外围设备与主系统22的另一标准的某种其它端口和/或连接。
如上简要所述，外围设备24被配置成从主系统22接收输入数据，按照一个或多个预定算法来处理输入数据以生成一组完整输出数据，以及把输出数据传回主系统22。这里使用的术语“外围设备”可包括直接连接到主系统22以扩展主系统22的功能和/或能力的任意设备。例如，在一个实施例中，外围设备24包括经由外围总线30与主系统22连接的扩展卡。在一个实施例中，外围设备24包括外围信息存储器36和外围处理器38。
外围信息存储器36包括使得能够在外围设备24上存储信息(例如，输入数据、输出数据，等等)的电子可读存储介质。在以外围卡的形式形成外围设备24的情况下，这种存储介质一般包括基于电荷的存储介质(例如，EEPROM，RAM，等等)、和/或固态存储介质(例如，闪速存储器，等等)，然而，可预期其它电子可读存储介质。尽管系统20可被这样形成，使得输入数据和/或输出数据可以压缩形式被保存到外围信息存储器36上，然而，外围信息存储器36一般不包括用于压缩/解压缩信息的处理资源。相反，外围信息存储器一般可被配置成仅仅按照收到的形式(例如，压缩形式)来保存信息。
在常规的外围设备，尤其是外围卡设备中，包含的外围信息存储器往往较小。例如，小于约64兆字节。又例如，小于约128兆字节。再例如，小于约256兆字节。相反，外围信息存储器36较大。例如，外围信息存储器36可大于或等于约1千兆字节。又例如，外围信息存储器36可大于或等于约2千兆字节。再例如，外围信息存储器36可大于或等于约4千兆字节。外围信息存储器36的容量的提高使得相当大量的信息能够被保存在外围设备24上。如下进一步所述，在一个实施例中，外围信息存储器36的容量可以使得外围设备24能够保存足够的压缩输入数据，以使得外围设备24能够进行整个处理操作，而不因等待来自主系统22的另外信息(例如，另外的输入数据)而限制处理操作的速度。
由于通过外围总线30从主系统22到外围设备24的信息传输会成为在外围设备24上处理信息的瓶颈(例如，外围设备24能够以与能够通过外围总线30在外围设备24和主系统22之间传递信息的速率相比明显更大的速率来处理信息)，因此在外围信息存储器36上保存进行整个处理操作所需的足够压缩输入数据，使得最初未保存在外围信息存储器36上的其它压缩输入数据的传递不会限制进行处理操作的速度。这可提高外围设备24能够进行处理操作的速度。在一些实现中，保存在外围信息存储器36中的压缩数据可包括处理操作所需的所有输入数据。在一些实现中，保存在外围信息存储器36中的压缩输入数据可包括处理操作所需的基本全部输入数据，使得因传递处理操作所需的其它输入数据而造成的处理操作速度的降低将是微小的。
这里使用的术语“整个处理操作”可以指穿过整个输入数据集的处理，包括处理内的所有内循环。例如，在一个实施例中，整个处理操作可包括确定在作为震源所产生的一个或多个地震炮的结果而在关心的地震体积中存在地震波的时间内的给定时刻，关心的地震体积内的一个或多个地震波场。为了便于该处理而不需要在操作期间从主系统22实质请求数据，外围信息存储器36可被配置成保存关心的地震体积的至少一个完整模型、由在至少一个地震炮期间分别生成时变数据的地震传感器的阵列获得的在所述关心的地震体积内的所述至少一个地震炮的一组完整读数(例如，单炮、一个或多个共偏移立方体、一个或多个共中心点道集、一个或多个共接收器道集等等)，和/或代表在震源的至少一个地震炮期间引入关心的地震体积内的地震波的小波中的一个或多个的全部(或者基本上全部)。
在外围信息存储器36保存基本全部但并不是完全全部的一组完整输入数据的情况下，处理器28的输入数据模块32可被配置成确定一组完整输入数据中有多少最初可不被存储在外围信息存储器36内(从而在计算期间经由外围总线30被传递)，而不明显影响计算的速度。这种确定可以是动态的(例如，基于系统20内的条件和/或要进行的具体计算)、和/或静态的(例如，一组完整输入数据的预定百分率)。当所述确定是动态的时，输入数据模块32可根据外围总线30上的数据传送速率、输入数据的压缩系数、一组完整输入数据的大小、外围设备24的计算速度、将对所述一组输入数据进行的计算的复杂性、和/或其它因素中的一个或多个，来确定一组完整输入数据中最初将不被存储在外围信息存储器内的部分。
外围处理器38被配置成提供外围设备24中的信息处理能力。因而，外围处理器可包括数字处理器、模拟处理器、用来处理信息的数字电路、用来处理信息的模拟电路、状态机、和/或以电子方式处理信息的其它机构中的一个或多个。尽管在图2中，处理器38被表示成单个实体，然而这只是出于举例说明的目的。在一些实现中，处理器38可包括多个处理单元。
在一个实施例中，外围处理器38包括现场可编程门阵列(“FPGA”)。FPGA是包含被称为“逻辑单元”(例如，触发器)和/或“逻辑块”(例如，乘法块或存储块)的可编程逻辑组件、和所述可编程逻辑组件之间的可编程互连的半导体器件。逻辑单元和/或逻辑块可被编程，以进行基本逻辑门，比如AND和XOR的功能，或者更复杂的计算功能，比如解码器或数学函数。可编程互连的网络使逻辑单元和/或逻辑块可由系统设计人员根据需要相互连接，有点像单片可编程实验电路板。在制造FPGA之后，逻辑单元和/或逻辑块和互连可由客户或设计人员编程，以实现任何逻辑功能-从而是“现场可编程的”。
相对于其它不太专用的处理器(例如，处理器28)的处理能力，在反复处理较大的数据集时，FPGA可增强处理(例如，速度、功耗等)。事实上，在一些情况下，这种效率提高提供了在外围设备24上处理输入数据的动力。例如，在实现外围设备24以生成在作为震源所产生的一个或多个地震炮的结果而在关心的地震体积中存在地震波的时间内的给定时刻，关心的地震体积内的一个或多个地震波场的情况下，除了减轻处理器28上的处理负荷之外，FPGA还提高必需处理的速度。
在一个实施例中，外围处理器38可包括压缩模块40、处理模块42、和/或其它模块中的一个或多个。模块40和42可用软件；硬件；固件；软件、硬件和/或固件的某种组合来实现；和/或用其它方式来实现。
如上所述，在一个实施例中，输入数据被传给外围设备24，并以压缩形式保存在外围信息存储器36上。压缩模块40被配置成对保存在外围信息存储器36上的输入数据解压缩。除了能够实现压缩输入数据在外围信息存储器36上的存储(从而增大能够保存在外围信息存储器36上的输入数据的量)之外，压缩模块40在外围处理器38上对输入数据解压缩的能力还提高了在外围设备24中传送信息的速率(通过压缩系数)。由于外围信息存储器36和外围处理器38之间的信息传输能够成为外围设备24上的信息处理的瓶颈，因此，通过从外围信息存储器36向外围处理器38传送压缩的输入数据而实现的信息传送速率的提高可显著提高外围设备24上的处理效率(例如，节省时间，等等)。在一些实现中，外围信息存储器36和外围处理器38之间的压缩信息的传递可把I/O限制(例如，受到通过这些组件之间的瓶颈来传递必需信息所需的时间量的限制)的处理转变成计算限制(例如，受到外围处理器38所提供的计算能力的限制)的处理。
处理模块42可处理由压缩模块40解压缩的输入数据以生成输出数据。例如，在生成的输出数据包括在作为震源所产生的一个或多个地震炮的结果而在关心的地震体积中存在地震波的时间内的给定时刻，关心的地震体积内的一个或多个地震波场的情况下，处理模块42可包括成像或地震处理算法。
一旦处理模块42生成了输出数据，压缩模块40压缩输出数据。可按照与压缩输入数据的压缩算法相同或类似的压缩算法来压缩输出数据。输出数据的压缩可向系统20提供若干增强中的一个或多个。例如，在外围处理器38上的输出数据的压缩可提高从外围处理器38向外围信息存储器36传送输出数据的速率、通过外围总线20从外围设备24向主系统22传送输出数据的速率、和/或能够保存在外围信息存储器36中的输出数据的量。
在外围处理器38包括FPGA的实施例中，输入数据由外围处理器38接收，并按照为预定计算建立的互连，流经外围处理器38的各个逻辑块。更具体地说，压缩的输入数据首先被提供给与压缩模块40相关联的逻辑块以便解压缩，随后被路由通过与处理模块42相关联的逻辑块以生成输出数据，随后将输出数据路由通过与压缩模块40相关联的逻辑块以压缩输出数据，以便传输给外围信息存储器36。压缩的输出数据从外围信息存储器36被传送给主系统22。
图3图解说明了在经由外围总线与主计算系统操作耦接的外围设备上处理数据的方法44。尽管下面关于上面说明和图2中图示的系统20的各个组件讨论方法44的操作，然而应认识到，这只是出于举例说明的目的，可用备选组件和/或系统来实现方法44，而不脱离本公开的范围。此外，下面提供的方法44的操作是例证性的。在一些实施例中，可在存在未说明的一个或多个另外的操作，和/或没有所讨论的一个或多个操作的情况下实现方法44。另外，图3中图示和下面说明方法44的各个操作的顺序并不是限制性的。
在操作46，识别要处理的输入数据。输入数据包括将使得整个处理操作能够被执行的一组完整输入数据。在一些情况下，整个处理操作可包括确定与关心的地震体积有关的信息。例如，与关心的地震体积有关的信息可包括在作为震源所产生的一个或多个地震炮的结果而在关心的地震体积中存在地震波的时间内的给定时刻，关心的地震体积内的一个或多个地震波场。在这样的情况下，所述一组完整输入数据可包括关心的地震体积的一个或多个完整模型(例如，速度模型、密度模型、弹性模型，等等)、由在至少一个地震炮所引起的地震波传播通过关心的地震体积时分别生成时变数据的地震传感器的阵列获得的读数、和/或描述引入关心的地震体积内的至少一个地震炮的信息(例如，波形，等等)中的一个或多个。在一个实施例中，操作46由与输入数据模块32(示于图2中，并在上面说明)相同或相似的主计算系统的输入数据模块执行。
在操作48，压缩在操作46识别的输入数据。在一个实施例中，操作48由与压缩模块34(示于图2中，并在上面说明)相同或相似的主计算系统的压缩模块执行。
在操作50，通过外围总线把压缩的输入数据从主计算系统传给外围设备。因而，操作50包括主计算系统对压缩输入数据的传输，和外围设备对压缩输入数据的接收。
在操作52，压缩的输入数据被保存在外围设备上。在一个实施例中，在操作52被同时保存在外围设备上的一组输入数据包括一组完整输入数据，所述一组完整输入数据使得能够在减少或消除在外围设备处接收另外的输入数据以完成完整处理操作的要求的情况下，对输入数据进行完整的处理操作。例如，在一些情况下，所述一组完整输入数据包括关心的地震体积的一个或多个完整模型(例如，速度模型、密度模型、弹性模型，等等)、由在至少一个地震炮所引起的地震波传播通过关心的地震体积时分别生成时变数据的地震传感器的阵列获得的读数、和/或描述引入关心的地震体积内的至少一个地震炮的信息(例如，系数，等等)中的一个或多个。在一个实施例中，操作52包括把所述一组完整输入数据存储在形成在外围设备上的外围信息存储器中，所述外围信息存储器与外围信息存储器6(示于图2中，并在上面说明)相同或相似。
在操作54，在外围设备内，把压缩的输入数据从外围存储器传给在外围设备上形成的外围处理器。因而，操作54包括从外围信息存储器传输压缩的输入数据，和外围处理器对压缩的输入数据的接收。在一个实施例中，外围处理器与外围处理器38(示于图2中，并在上面说明)相同或相似。
在操作56，外围处理器解压缩接收的输入数据。在一个实施例中，操作56由与压缩模块40(示于图2中，并在上面说明)相同或相似的压缩模块进行。
在操作58，按照一个或多个预定算法来处理解压缩的输入数据以生成输出数据。在一个实施例中，操作58由与处理模块42(示于图2中，并在上面说明)相同或相似的处理模块进行。应认识到，在一些情况下，操作58可被实现成上述操作56和58的混合操作，其中可在不解压缩(或完全解压缩)的情况下，处理压缩(或部分压缩)的输入数据。
在操作60，外围处理器压缩在操作58生成的输出数据。在一个实施例中，操作60由进行操作56的压缩模块进行。
在操作62，把压缩的输出数据从外围处理器传给外围信息存储器。因而，操作62包括从外围处理器传送压缩的输出数据，和外围信息存储器对压缩的输出数据的接收。
在操作64，压缩的输出数据被保存在外围设备上。在一个实施例中，压缩的输出数据被保存在外围信息存储器上。
在操作66，经由外围总线把压缩的输出数据从外围设备传给主计算系统。因而，操作66包括从外围设备传送压缩的输出数据，和主计算系统对压缩的输出数据的接收。
在操作68，在主计算系统上对压缩的输出数据解压缩。在一个实施例中，操作68由进行操作48的压缩模块进行。
应认识到，这里仅仅出于举例说明的目的，提供了系统20和方法44在确定与关心的地震体积有关的信息方面的描述。本公开在其范围内包括其中按照这里说明的方式，在主计算系统和外围设备内，以及在主计算系统和外围设备之间管理和传输压缩信息提高外围设备上由主计算系统管理的处理的效率的实施例。处理效率方面的这种提高可以是提高在主计算系统和外围设备之间传送的数据的有效速率、增大外围设备上用于输入数据的有效存储空间(从而降低和/或消除在数据处理期间，外围设备按照进行中的方式来接收输入数据的需要)、和/或提高在存储和处理之间在外围设备内传送的数据的有效速率中的一个或多个的结果。
尽管基于目前认为最实际并且优选的实施例详细举例说明了本发明，然而细节只是用于举例说明，本发明并不局限于公开的实施例，相反，本发明意图覆盖在附加权利要求的精神和范围内的修改和等同方案。例如，在可能的程度上，本发明预期任意实施例的一个或多个特征能够与任何其它实施例的一个或多个特征结合。

Claims (15)

1.一种在经由外围总线与主计算系统操作耦接的外围设备上处理数据的方法，所述方法包括：
在外围设备处通过外围总线从主计算系统接收全部或基本上全部的一组完整输入数据，其中，外围设备通过外围总线以压缩格式接收所述输入数据，其中，所述一组完整输入数据包含(i)关心的地震体积的一个或多个完整模型，和/或(ii)由在至少一个地震炮期间分别生成时变数据的地震传感器的阵列获得的关心的地震体积内的所述至少一个地震炮的一组完整读数；
把全部或基本上全部的所述一组完整输入数据保存到包含在外围设备内的外围信息存储器上；
以压缩格式把包含在保存的一组输入数据中的输入数据从外围信息存储器传给包括在外围设备内的外围处理器；以及
实现所述外围处理器，以处理从外围信息存储器接收的输入数据，从而确定与关心的地震体积内的地震波的存在有关的一组完整输出数据。
2.按照权利要求1所述的方法，其中，根据保存的一组输入数据来确定所述一组完整输出数据，而不访问其它输入数据。
3.按照权利要求1所述的方法，其中，所述一组完整输出数据包括关心的地震体积内的一个或多个地震波场，其中，关心的地震体积内的每个地震波场代表在特定时刻存在于关心的地震体积内的地震波。
4.按照权利要求1所述的方法，其中，关心的地震体积的一个或多个完整模型包括关心的地震体积的速度模型和/或关心的地震体积的密度模型。
5.一种在经由外围总线与主计算系统操作耦接的外围设备上处理数据的方法，所述方法包括：
在外围设备处通过外围总线从主计算系统接收输入数据，其中，外围设备通过外围总线以压缩格式接收所述输入数据；
以压缩格式把输入数据保存在包括在外围设备内的外围信息存储器上；
以压缩格式把输入数据从外围信息存储器传给包括在外围设备内的外围处理器；
实现外围处理器，以解压缩输入数据；以及
实现外围处理器，以按照预定计算算法来处理解压缩的输入数据，从而产生输出数据。
6.按照权利要求5所述的方法，还包括：实现外围处理器，以压缩输出数据。
7.按照权利要求5所述的方法，其中，外围处理器包括现场可编程门阵列。
8.按照权利要求5所述的方法，其中，外围总线包括PCI总线、PCIe总线、PCI-X总线、PCIe-2.0总线、PCIe-3.0总线或者HTX总线中的一个或多个。
9.按照权利要求5所述的方法，其中，实现外围处理器以解压缩输入数据包括部分解压缩输入数据，其中，实现外围处理器以处理解压缩的输入数据包括：按照预定计算算法来处理部分解压缩的输入数据，从而产生输出数据。
10.一种被配置成按照预定计算算法来处理数据的系统，所述系统包含：
管理系统内的处理的一个或多个系统处理器；
与所述一个或多个系统处理器通信的系统信息存储器，其中，利用系统信息存储器的信息的电子存储由所述一个或多个系统处理器管理；
外围总线，所述外围总线被配置成提供外围设备与所述一个或多个系统处理器和/或系统信息存储器之间的通信接口；以及
外围设备，所述外围设备经由所述外围总线与所述一个或多个系统处理器和/或系统信息存储器通信，其中，所述外围设备包括：
外围信息存储器，所述外围信息存储器经由所述外围总线从所述一个或多个系统处理器和/或系统信息存储器接收信息，接收的信息包括已被压缩成压缩格式的输入数据，其中，外围信息存储器以压缩格式保存所述输入数据；和
外围处理器，所述外围处理器从外围信息存储器接收压缩的输入数据，所述外围处理器被配置成对压缩的输入数据解压缩，按照预定计算算法来处理输入数据以产生输出数据，以及压缩所述输出数据。
11.按照权利要求10所述的系统，其中，所述外围设备还被配置成通过所述外围总线输出由所述外围处理器生成的压缩的输出数据。
12.按照权利要求10所述的系统，其中，所述外围处理器包括现场可编程门阵列。
13.按照权利要求10所述的系统，其中，所述外围总线包括PCI总线、PCIe总线、PCI-X总线、PCIe-2.0总线、PCIe-3.0总线或者HTX总线中的一个或多个。
14.一种被配置成与计算机系统一起实现的外围设备，所述外围设备包括：
通信接口，所述通信接口被配置成构成用于所述计算机系统和外围设备之间的通信的外围总线；
外围信息存储器，所述外围信息存储器经由所述通信接口从计算机系统接收信息，接收的信息包含输入数据，其中，所述外围信息存储器以压缩格式保存输入数据；以及
外围处理器，所述外围处理器从外围信息存储器接收压缩的输入数据，所述外围处理器被配置成对压缩的输入数据解压缩，按照预定计算算法来处理输入数据以产生输出数据，以及压缩所述输出数据。
15.按照权利要求14所述的外围设备，其中，压缩的输出数据以压缩形式通过所述外围总线从所述外围设备传出。
CN200980129067.2A 2008-07-31 2009-06-25 在外围设备上处理数据的系统和方法 Active CN102105869B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/184,144 2008-07-31
US12/184,144 US8281056B2 (en) 2008-07-31 2008-07-31 System and method of processing data on a peripheral device configured to communicate with a host computing system over a peripheral BUS
PCT/US2009/048582 WO2010014321A2 (en) 2008-07-31 2009-06-25 System and method of processing data on a peripheral device

Publications (2)

Publication Number Publication Date
CN102105869A true CN102105869A (zh) 2011-06-22
CN102105869B CN102105869B (zh) 2015-05-06

Family

ID=41609470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980129067.2A Active CN102105869B (zh) 2008-07-31 2009-06-25 在外围设备上处理数据的系统和方法

Country Status (8)

Country Link
US (1) US8281056B2 (zh)
EP (1) EP2307970B1 (zh)
CN (1) CN102105869B (zh)
AU (1) AU2009277008B2 (zh)
BR (1) BRPI0916406B1 (zh)
CA (1) CA2728812C (zh)
EA (1) EA017109B1 (zh)
WO (1) WO2010014321A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102801802A (zh) * 2012-08-08 2012-11-28 浪潮集团有限公司 一种提高云存储磁盘空间使用效率的方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938562B2 (en) * 2010-06-25 2015-01-20 Maxeler Technologies, Ltd. Method of, and apparatus for, mitigating memory bandwidth limitations when performing numerical calculations
WO2014035488A1 (en) * 2012-08-29 2014-03-06 Chevron U.S.A. Inc. System and method of processing seismic data on a co-processor device
US20140169133A1 (en) * 2012-12-13 2014-06-19 Chevron U.S.A. Inc. Memory-bound surface-related multiple prediction method for large datasets
US9830289B2 (en) 2014-09-16 2017-11-28 Apple Inc. Methods and apparatus for aggregating packet transfer over a virtual bus interface
US10078361B2 (en) 2014-10-08 2018-09-18 Apple Inc. Methods and apparatus for running and booting an inter-processor communication link between independently operable processors
US20180011772A1 (en) * 2015-03-31 2018-01-11 Hewlett-Packard Development Company, L.P. Peripheral device operation
US10042794B2 (en) 2015-06-12 2018-08-07 Apple Inc. Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
US10085214B2 (en) 2016-01-27 2018-09-25 Apple Inc. Apparatus and methods for wake-limiting with an inter-device communication link
US10572390B2 (en) 2016-02-29 2020-02-25 Apple Inc. Methods and apparatus for loading firmware on demand
US10198364B2 (en) 2016-03-31 2019-02-05 Apple Inc. Memory access protection apparatus and methods for memory mapped access between independently operable processors
WO2018063368A1 (en) * 2016-09-30 2018-04-05 Hewlett-Packard Development Company, L.P. Safe peripheral device communications
US10775871B2 (en) 2016-11-10 2020-09-15 Apple Inc. Methods and apparatus for providing individualized power control for peripheral sub-systems
US10591976B2 (en) 2016-11-10 2020-03-17 Apple Inc. Methods and apparatus for providing peripheral sub-system stability
US10346226B2 (en) 2017-08-07 2019-07-09 Time Warner Cable Enterprises Llc Methods and apparatus for transmitting time sensitive data over a tunneled bus interface
US10331612B1 (en) 2018-01-09 2019-06-25 Apple Inc. Methods and apparatus for reduced-latency data transmission with an inter-processor communication link between independently operable processors
US11381514B2 (en) 2018-05-07 2022-07-05 Apple Inc. Methods and apparatus for early delivery of data link layer packets
US10430352B1 (en) 2018-05-18 2019-10-01 Apple Inc. Methods and apparatus for reduced overhead data transfer with a shared ring buffer
US10585699B2 (en) 2018-07-30 2020-03-10 Apple Inc. Methods and apparatus for verifying completion of groups of data transactions between processors
US10719376B2 (en) 2018-08-24 2020-07-21 Apple Inc. Methods and apparatus for multiplexing data flows via a single data structure
US10838450B2 (en) 2018-09-28 2020-11-17 Apple Inc. Methods and apparatus for synchronization of time between independently operable processors
US10789110B2 (en) 2018-09-28 2020-09-29 Apple Inc. Methods and apparatus for correcting out-of-order data transactions between processors
US11061612B2 (en) * 2019-05-20 2021-07-13 Micron Technology, Inc. Internal communication interface management

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002411A (en) * 1994-11-16 1999-12-14 Interactive Silicon, Inc. Integrated video and memory controller with data processing and graphical processing capabilities
US5655138A (en) * 1995-04-11 1997-08-05 Elonex I. P. Holdings Apparatus and method for peripheral device control with integrated data compression
US5684693A (en) * 1995-11-14 1997-11-04 Western Atlas International, Inc. Method for bit-stream data compression
US6034538A (en) * 1998-01-21 2000-03-07 Lucent Technologies Inc. Virtual logic system for reconfigurable hardware
US6636639B1 (en) * 1999-04-01 2003-10-21 Canon Kabushiki Kaisha Image recording apparatus, image recording method and storage medium
US6424918B1 (en) * 1999-04-02 2002-07-23 Conoco Inc. Method for integrating gravity and magnetic inversion data with model based seismic data for oil, gas and mineral exploration and production
US6580751B1 (en) * 2000-02-01 2003-06-17 Halliburton Energy Services, Inc. High speed downhole communications network having point to multi-point orthogonal frequency division multiplexing
US7418344B2 (en) * 2001-08-02 2008-08-26 Sandisk Corporation Removable computer with mass storage
KR20030020536A (ko) 2001-09-01 2003-03-10 한국수력원자력 주식회사 지진감시 및 분석 시스템
US6957147B2 (en) * 2002-03-12 2005-10-18 Sercel, Inc. Data management for seismic acquisition using variable compression ratio as a function of background noise
US7298671B2 (en) * 2002-04-24 2007-11-20 Ascend Geo, Llc Seismic-data acquisition methods and apparatus
US6996470B2 (en) 2003-08-01 2006-02-07 Moac Llc Systems and methods for geophysical imaging using amorphous computational processing
US7107153B2 (en) * 2004-04-02 2006-09-12 Schlumberger Technology Corporation Data compression methods and systems
US20070219766A1 (en) * 2006-03-17 2007-09-20 Andrew Duggleby Computational fluid dynamics (CFD) coprocessor-enhanced system and method
US7826307B2 (en) * 2007-10-08 2010-11-02 Westerngeco L.L.C. Identifying an internal multiple generator in a subterranean structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102801802A (zh) * 2012-08-08 2012-11-28 浪潮集团有限公司 一种提高云存储磁盘空间使用效率的方法

Also Published As

Publication number Publication date
AU2009277008A1 (en) 2010-02-04
BRPI0916406B1 (pt) 2020-05-19
BRPI0916406A2 (pt) 2016-02-16
WO2010014321A2 (en) 2010-02-04
WO2010014321A3 (en) 2010-04-01
EP2307970B1 (en) 2014-12-10
US8281056B2 (en) 2012-10-02
US20100030932A1 (en) 2010-02-04
EP2307970A4 (en) 2013-03-13
CA2728812A1 (en) 2010-02-04
AU2009277008B2 (en) 2015-07-09
EA201170260A1 (ru) 2011-06-30
CN102105869B (zh) 2015-05-06
EP2307970A2 (en) 2011-04-13
EA017109B1 (ru) 2012-09-28
CA2728812C (en) 2016-08-16

Similar Documents

Publication Publication Date Title
CN102105869A (zh) 在外围设备上处理数据的系统和方法
KR102397415B1 (ko) 신경망 계산 유닛에서 입력 데이터의 희소성 이용
CN103119471A (zh) 用于生成地下构造的图像的系统和方法
CN109284824B (zh) 一种基于可重构技术的用于加速卷积和池化运算的装置
EP3039458B1 (en) Unified application framework for finite-difference modeling
CN110825436B (zh) 应用于人工智能芯片的计算方法和人工智能芯片
US8880762B2 (en) System and method of processing seismic data on a co-processor device
US20210042616A1 (en) Arithmetic processing device
Ahmad et al. FFConv: an FPGA-based accelerator for fast convolution layers in convolutional neural networks
CN109857744A (zh) 稀疏张量计算方法、装置、设备及存储介质
CN105531602B (zh) 利用多个加速处理部件(apc)实现时域有限差分模型的系统和方法
CN107678781B (zh) 处理器以及用于在处理器上执行指令的方法
US9437238B2 (en) System and method of processing seismic data on a co-processor device
WO2014035488A1 (en) System and method of processing seismic data on a co-processor device
CN113986194A (zh) 基于预处理的神经网络近似乘法器实现方法及装置
CN111382856B (zh) 数据处理装置、方法、芯片及电子设备
CN111382853B (zh) 数据处理装置、方法、芯片及电子设备
CN113961249A (zh) 基于卷积神经网络的risc-v协处理系统和方法
Maya-Rueda et al. FPGA processor for real-time optical flow computation
CN111382855B (zh) 数据处理装置、方法、芯片及电子设备
Medeiros et al. FPGA-based architecture to speed-up scientific computation in seismic applications
CN117435855B (zh) 用于进行卷积运算的方法、电子设备和存储介质
Alaeddine et al. An Efficient Deep Network in Network Architecture for Image Classification on FPGA Accelerator
Alaeddine et al. A Pipelined Energy-efficient Hardware Accelaration for Deep Convolutional Neural Networks
Wang et al. Design of a YOLO Model Accelerator Based on PYNQ Architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant