CN102075578A - 基于分布式存储单元的层次化片上网络架构 - Google Patents
基于分布式存储单元的层次化片上网络架构 Download PDFInfo
- Publication number
- CN102075578A CN102075578A CN2011100216939A CN201110021693A CN102075578A CN 102075578 A CN102075578 A CN 102075578A CN 2011100216939 A CN2011100216939 A CN 2011100216939A CN 201110021693 A CN201110021693 A CN 201110021693A CN 102075578 A CN102075578 A CN 102075578A
- Authority
- CN
- China
- Prior art keywords
- bus
- bunch
- storage unit
- memory cell
- noc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 34
- 238000013517 stratification Methods 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000010276 construction Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000006855 networking Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明公开了一种基于分布式存储单元的层次化片上网络架构，该层次化片上网络架构顶层采用二维网格架构集成运算簇及全局共享存储单元；在运算簇内部采用由簇内总线和私有总线构成的层次化总线架构，且簇内总线和私有总线通过总线桥通讯；所述簇内总线上集成网络接口和簇内共享存储单元；所述私有总线上集成私有存储单元和处理器核。本发明中存储系统分为三级：单核私有存储单元，簇内共享存储单元和全局共享存储单元。本发明采用层次化总线及网络架构混合互连方式构建整个NoC通信系统，同时将存储单元也划分到各个层次，有效提高系统通信性能，缓解访存压力，改善片上网络整体通讯性能。
Description
技术领域
本发明涉及一种层次化片上网络（Network on chip，NoC）架构及其分布式存储方案，具体地说是一种能改善NoC通信瓶颈问题并提高其整体访存能力的系统架构及分布式存储方案。
背景技术
随着半导体工艺技术的快速发展，微电子技术从集成电路(Integrated Circuits, IC)设计向系统芯片(System on a chip, SoC)设计飞速转变着。然而随着工艺技术的持续发展，出现了一些与SoC自身特征相关的问题，且这类问题在SoC传统架构下难以解决。基于此情形，NoC概念在1999年左右被提出。其核心思想是计算单元与通信架构相互分离，而其通信部分则借鉴了计算机网络技术，并将其移植到集成电路设计中来，这样便可以从体系结构上解决片上通信的瓶颈问题。
由上述内容不难看出，NoC的核心问题即通信架构设计问题。图1为现有NoC结构示意图；图2为图1中路由节点结构示意图。以二维网格架构为例，NoC的基本结构都是由资源节点（Resource）、路由节点（Router）、通道（Channel）和网络接口（Network Interface，NI）组成的，而通讯节点本身则由若干对输入、输出通道组成。近年来，各研究小组先后提出了各种NoC拓扑架构，如蜂窝架构、二维折叠环架构等等。
由NoC拓扑结构的几何特点，我们不难看出，在核数众多的情况下，NoC架构相较于传统总线架构，优势极为明显，各核之间并发访存能力得以大幅提高。然而，如果核数较少，那么由于各核之间通讯需要经过NI、Router等中间模块，其通信效率显然不如基于时分复用技术的传统总线架构多核互连方案。
实际应用中，往往局部各核之间通信频繁，而系统整体的访存需求也希望尽可能提高并发访问能力，现有的层次化片上网络结构已不能满足要求。
发明内容
为了有效提高NoC通信能力，增加通信效率，进而整体提升NoC系统性能，本发明的目的是提供一种基于分布式存储单元的层次化片上网络架构。该网络架构将片上多核系统划分为多个层次，采用层次化总线及网络架构混合互连方式构建整个NoC通信系统，网络和总线之间则通过网络接口连接，同时将存储单元也划分到各个层次，可以有效提高系统通信性能，缓解访存压力，改善片上网络整体通讯性能。
本发明的目的是通过以下技术方案来实现的：
一种基于分布式存储单元的层次化片上网络架构，其特征在于：该层次化片上网络架构顶层采用二维网格架构集成运算簇及全局共享存储单元；在运算簇内部采用由簇内总线和私有总线构成的层次化总线架构，且簇内总线和私有总线通过总线桥通讯；所述簇内总线上集成网络接口和簇内共享存储单元；所述私有总线上集成私有存储单元和处理器核。
本发明中，运算簇内部使用总线协议，二维网格架构使用网络包交换协议，两种协议之间通过网络接口完成相互转换。
本发明中存储系统分为三级：单核私有存储单元，簇内共享存储单元和全局共享存储单元。私有总线上的私有存储单元只能被该私有总线上的处理器核访问，即单核内的私有存储单元只能被该单核自身访问；簇内共享存储单元只能被该簇内的处理器核访问，即簇间共享存储单元只能被该簇内各核访问；全局共享存储单元则能够被运算簇中的全部处理器核访问，即全局共享存储单元则能够被所有运算簇中所有核访问。
本发明将片上多核系统划分为多个层次，采用层次化总线及网络架构混合互连方式构建整个NoC通信系统，层间则通过网络接口连接，同时将存储单元也划分到各个层次。
本发明依据通信密集度的不同，将片上多核划分为若干簇（Cluster），簇内各核通信较为频繁，而簇间通信压力则相对缓和，因此对簇内和簇间通信架构予以分别考虑。
簇内采用层次化总线架构连接，如图3所示（以四核为例）。各簇由若干个核（一般小于6）及相应部件组成，各核拥有自己的私有总线（低层次总线）及私有存储单元（Private Memory）。该私有总线上除配置有标准总线所需要的解码单元（Decoder）、仲裁单元（Arbiter）等相关部件（图中省略，仅在簇内总线处示意）之外，还挂接有总线桥（Bridge），用以私有总线和簇内总线（高层次总线）的连接。簇内总线与私有总线类似，除配置有标准总线所需要的各种相应功能模块之外，还挂接有网络接口单元NI，用以实现簇与上层网络之间的连接。
簇间互连则采用NoC常见的网络架构，如图4所示（以二维网格架构为例），由本地子系统、路由节点及通道组成。其中本地系统（Local System，LS）包括两种类型，一是运算簇架构，二是全局共享存储单元，两者均通过各自的网络接口连接到路由节点，进而构成全局网络架构。
由于访存问题一直是NoC系统的瓶颈问题，基于上述架构，这里采用层次化存储分布方案，将存储单元划分为三个层次，即私有存储单元、簇内共享存储单元和全局共享存储单元。
其中，私有存储单元位于私有总线上，能且仅能被和其位于同一私有总线上的核访问，由于各核分别拥有各自的私有总线及私有存储单元，各核可以同时对其进行访问，且由于访问过程局限在私有总线内，因此速度很快。而在实际应用当中，各核对私有存储的访问又是最为频繁的，所以这一方案可以大幅提升其访问能力。
簇间共享存储单元挂接在簇内总线上，可以被簇内所有核访问。当簇内各核需要访问该存储单元时，需要通过总线桥来完成访问过程，但由于访问仅局限在簇内，且每个簇集成的核数有限，因此其访问速度也相对较快。同时由于各簇相对独立，因此各簇中的核可以并行访问簇内共享存储单元。考虑到实际应用中，通信密集度较高的核将被尽可能划分在同一簇内，因此该方案可以明显提升簇内核间数据交互能力。
全局共享存储单元作为本地系统的一种，直接通过为其单独配置的NI连接到路由节点，可被片上所有核访问。当各核需要访问该存储单元时，需要先后通过私有总线、总线桥、簇内总线、NI、多个路由节点及路由节点间的通道，因此访问速度相对较慢。但实际应用中，簇间数据交互往往相对较少，且由于网络架构中路由方法的灵活性，各簇可以同时对位于不同网路节点位置的全局共享存储单元进行访问，因此该方案仍然保持了NoC网络架构的灵活性和通用性。
本发明面向NoC的通信架构，结合实际应用中常见的局部通信密集的特点，是一种层次化总线、网络结构混合互联的NoC架构，且基于该架构采用了一种层次化存储分布方案。
本发明的有益效果是：充分发挥层次化总线及网络架构各自优势，提高NoC通信能力，缓解访存瓶颈问题，很大程度上改善NoC系统整体性能。
本发明可以有效提高系统通信性能，缓解访存压力，对改善片上网络整体通讯性能有着积极良好的应用价值。
附图说明
图1为现有NoC结构示意图；
图2为图1中路由节点结构示意图；
图3是本发明的架构示意图；
图4是二维网格网络架构示意图；
图5是非层次化NoC系统簇架构示意图；
图6是H3MP-16系统应用演示示意图；
图7是H3MP-16系统整体架构示意图；
图8是H3MP-16系统簇架构示意图；
图9是非层次化NoC系统和层次化NoC系统采用循环分行法完成矩阵求逆各自所需的执行时间对比图。
具体实施方式
下面结合附图对本发明层次化片上网络架构进行详细的说明。
一种本发明所述的基于分布式存储单元的层次化片上网络架构，见图3、图4和图5。其中图3是图3是本发明的架构示意图；图4是二维网格网络架构示意图；图5是非层次化NoC系统簇架构示意图。该网络架构将片上多核系统划分为多个层次，采用层次化总线及网络架构混合互连方式构建整个NoC通信系统，总线和网络之间则通过网络接口连接，同时将存储单元也划分到各个层次。该架构中，采用二维网格架构集成运算簇及全局共享存储单元。运算簇内部采用层次化总线架构——簇内总线和私有总线，二者通过总线桥通讯；其中簇内总线上集成网络接口和簇内共享存储单元；私有总线上集成私有存储单元和处理器核。故本架构中存储系统分为三级：单核私有存储单元，簇内共享存储单元和全局共享存储单元。其中，单核内的私有存储单元只能被该单核自身访问，簇间共享存储单元只能被该簇内各核访问，全局共享存储单元则能够被所有运算簇中的所有核访问。
为实现包转发和流媒体处理的功能，设计了一款单片集成16核的NoC原型演示系统（H3MP-16）。该系统由4台带1G网络接口的高分辨显示（1600*1200）PC和1款含4个1G网络接口的FPGA系统组成，如图6所示。
该系统的主要功能是：通过四个千兆网口，同时接收4台PC以准同步方式将各自流媒体解压后的以太网数据包，然后在系统内部经过处理后，完成本地影像源与其他任意一台PC中影像源的叠加运算，并将结果重新封装成以太网包，交由本地PC端播放。该系统最终可以同时实现对四幅影像的淡入淡出（Fade-in-Fade-out）效果。
具体而言，该应用演示系统采用二维网格结构和层次化总线的混合架构，并采用层次化存储分布方案，以满足系统对访存能力的巨大需求。其系统架构示意图如图7所示。
首先，根据通信密集度的不同，对H3MP-16采用层次化系统架构，顶层采用3*3的二维网格结构，底层为集成4个核的处理单元（即上述讨论的簇）。各网络节点采用专门针对片上网络通信特点而设计的包-电路交换路由器，可以保证各簇之间大量数据的快速传输。
除基本计算和通讯单元外，该系统还集成了4组千兆网络接口（最高吞吐率可达8Gbps），1组DDR II接口，1组PCI接口和1组Flash接口，上述所有接口均通过各自的NI链接到路由节点，进而构成完整的片上网络通信架构。
其次，对于各簇而言，其内部架构如图8所示。每簇集成4个32位RISC核，同时每核集成数据存储单元和指令存储单元。同时，在簇内总线上还挂接了一个大小为64K的包缓存单元（即簇内共享存储单元），为了进一步提高簇内数据共享能力，簇内总线上集成了一个高速的直接内存访问单元（DMA），并为其设置了专用数据通道。同时，在簇内总线上还集成有网络接口单元，用以簇内各核和片上其他单元之间的数据交互。
H3MP-16应用演示系统最终在Xilinx公司的FPGA上实现（XC5VLX330T），可实时完成4幅分辨率为720*480，帧率为30帧/s影像的淡入淡出效果。
效果实施例1
为验证本发明提出的层次化NoC架构及其分布式存储方案的优势，搭建了基于SystemC语言的周期精确系统级仿真平台。该平台采用如图4所示的二维网格架构，簇内则先后采用如图3所示的层次化架构及如图5所示的非层次化架构予以实现。
为了体现本发明的优势，选择了数字信号处理中常见的矩阵求逆运算为例，对阶数不同的矩阵采用循环分行法进行并行化处理。各簇采用四个核，由两簇共同完成对放置于全局共享存储单元中的矩阵的求逆过程，并在完成后将运算结果写回。
运行结果如图9所示。由图可知，采用本发明提出的层次化NoC架构可以提升运行效率，缩短执行时间，虽然由于矩阵阶数的变化而导致其优化程度有所变化，但总体而言，层次化架构在各种情形下均大幅提升了系统性能。
本发明可以有效提高系统通信性能，缓解访存压力，对改善片上网络整体通讯性能有着积极良好的应用价值。
Claims (3)
1.一种基于分布式存储单元的层次化片上网络架构，其特征在于：该层次化片上网络架构顶层采用二维网格架构集成运算簇及全局共享存储单元；在运算簇内部采用由簇内总线和私有总线构成的层次化总线架构，且簇内总线和私有总线通过总线桥通讯；所述簇内总线上集成网络接口和簇内共享存储单元；所述私有总线上集成私有存储单元和处理器核。
2.根据权利要求1所述的基于分布式存储单元的层次化片上网络架构，其特征在于：运算簇内部使用总线协议，二维网格架构使用网络包交换协议，两种协议之间通过网络接口完成相互转换。
3.根据权利要求1所述的基于分布式存储单元的层次化片上网络架构，其特征在于：私有总线上的私有存储单元只能被该私有总线上的处理器核访问；簇内共享存储单元只能被该簇内的处理器核访问；全局共享存储单元则能够被运算簇中的全部处理器核访问。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100216939A CN102075578A (zh) | 2011-01-19 | 2011-01-19 | 基于分布式存储单元的层次化片上网络架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100216939A CN102075578A (zh) | 2011-01-19 | 2011-01-19 | 基于分布式存储单元的层次化片上网络架构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102075578A true CN102075578A (zh) | 2011-05-25 |
Family
ID=44033919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100216939A Pending CN102075578A (zh) | 2011-01-19 | 2011-01-19 | 基于分布式存储单元的层次化片上网络架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102075578A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102413036A (zh) * | 2011-08-22 | 2012-04-11 | 复旦大学 | 一种实时部分动态可重构系统 |
| CN102497411A (zh) * | 2011-12-08 | 2012-06-13 | 南京大学 | 面向密集运算的层次化异构多核片上网络架构 |
| CN103106174A (zh) * | 2011-11-09 | 2013-05-15 | 深圳市德赛微电子技术有限公司 | 一种复杂soc的片上通信方法 |
| CN103986664A (zh) * | 2014-05-15 | 2014-08-13 | 厦门大学 | 一种用于片上网络的混合互连Mesh拓扑结构及其路由算法 |
| CN105988970A (zh) * | 2015-02-12 | 2016-10-05 | 华为技术有限公司 | 共享存储数据的处理器和芯片 |
| CN107870871A (zh) * | 2016-09-23 | 2018-04-03 | 华为技术有限公司 | 分配缓存的方法和装置 |
| WO2020078470A1 (zh) * | 2018-10-18 | 2020-04-23 | 上海寒武纪信息科技有限公司 | 片上网络数据处理方法及装置 |
| CN113297097A (zh) * | 2021-05-27 | 2021-08-24 | 中国电子科技集团公司第五十八研究所 | 一种面向封装级多处理器的混合地址编程方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145140A (zh) * | 2007-07-11 | 2008-03-19 | 南京大学 | 基于片上多处理器系统的动态自适应总线仲裁器 |
| CN101739241A (zh) * | 2008-11-12 | 2010-06-16 | 中国科学院微电子研究所 | 一种片上多核dsp簇和应用扩展方法 |
| EP2202945A1 (en) * | 2008-12-26 | 2010-06-30 | Huawei Technologies Co., Ltd. | Distributed network construction and storage method, apparatus, and system |
-
2011
- 2011-01-19 CN CN2011100216939A patent/CN102075578A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145140A (zh) * | 2007-07-11 | 2008-03-19 | 南京大学 | 基于片上多处理器系统的动态自适应总线仲裁器 |
| CN101739241A (zh) * | 2008-11-12 | 2010-06-16 | 中国科学院微电子研究所 | 一种片上多核dsp簇和应用扩展方法 |
| EP2202945A1 (en) * | 2008-12-26 | 2010-06-30 | Huawei Technologies Co., Ltd. | Distributed network construction and storage method, apparatus, and system |
Non-Patent Citations (2)
| Title |
|---|
| 曹祥等: "面向层次化NoC的混合并行编程模型", 《计算机工程》 * |
| 杨盛光等: "多处理器NoC仿真平台", 《系统仿真学报》 * |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102413036A (zh) * | 2011-08-22 | 2012-04-11 | 复旦大学 | 一种实时部分动态可重构系统 |
| CN103106174A (zh) * | 2011-11-09 | 2013-05-15 | 深圳市德赛微电子技术有限公司 | 一种复杂soc的片上通信方法 |
| CN102497411A (zh) * | 2011-12-08 | 2012-06-13 | 南京大学 | 面向密集运算的层次化异构多核片上网络架构 |
| CN102497411B (zh) * | 2011-12-08 | 2014-01-15 | 南京大学 | 面向密集运算的层次化异构多核片上网络架构 |
| CN103986664A (zh) * | 2014-05-15 | 2014-08-13 | 厦门大学 | 一种用于片上网络的混合互连Mesh拓扑结构及其路由算法 |
| CN103986664B (zh) * | 2014-05-15 | 2017-06-27 | 厦门大学 | 一种用于片上网络的混合互连Mesh拓扑结构及其路由算法 |
| CN105988970B (zh) * | 2015-02-12 | 2019-10-01 | 华为技术有限公司 | 共享存储数据的处理器和芯片 |
| CN105988970A (zh) * | 2015-02-12 | 2016-10-05 | 华为技术有限公司 | 共享存储数据的处理器和芯片 |
| CN107870871B (zh) * | 2016-09-23 | 2021-08-20 | 华为技术有限公司 | 分配缓存的方法和装置 |
| CN107870871A (zh) * | 2016-09-23 | 2018-04-03 | 华为技术有限公司 | 分配缓存的方法和装置 |
| US11880328B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| US11797467B2 (en) | 2018-10-18 | 2023-10-24 | Shanghai Cambricon Information Technology Co., Ltd. | Data processing device with transmission circuit |
| US11809360B2 (en) | 2018-10-18 | 2023-11-07 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| US11841816B2 (en) | 2018-10-18 | 2023-12-12 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| US11868299B2 (en) | 2018-10-18 | 2024-01-09 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| US11880330B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| WO2020078470A1 (zh) * | 2018-10-18 | 2020-04-23 | 上海寒武纪信息科技有限公司 | 片上网络数据处理方法及装置 |
| US11880329B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Arbitration based machine learning data processor |
| US11960431B2 (en) | 2018-10-18 | 2024-04-16 | Guangzhou University | Network-on-chip data processing method and device |
| US11971836B2 (en) | 2018-10-18 | 2024-04-30 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| CN113297097A (zh) * | 2021-05-27 | 2021-08-24 | 中国电子科技集团公司第五十八研究所 | 一种面向封装级多处理器的混合地址编程方法 |
| CN113297097B (zh) * | 2021-05-27 | 2022-09-02 | 中国电子科技集团公司第五十八研究所 | 一种面向封装级多处理器的混合地址编程方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102075578A (zh) | 基于分布式存储单元的层次化片上网络架构 | |
| Moraes et al. | HERMES: an infrastructure for low area overhead packet-switching networks on chip | |
| Durand et al. | Euroserver: Energy efficient node for european micro-servers | |
| Flich et al. | Designing network on-chip architectures in the nanoscale era | |
| CN102497411B (zh) | 面向密集运算的层次化异构多核片上网络架构 | |
| CN101739241A (zh) | 一种片上多核dsp簇和应用扩展方法 | |
| CN105207957B (zh) | 一种基于片上网络多核架构的系统 | |
| CN103106173A (zh) | 多核处理器核间互联的方法 | |
| CN102136012A (zh) | SystemC系统级综合方法 | |
| Joseph et al. | Area and power savings via asymmetric organization of buffers in 3D-NoCs for heterogeneous 3D-SoCs | |
| Lee et al. | Communication-aware task assignment algorithm for MPSoC using shared memory | |
| Wang et al. | A flexible high speed star network based on peer to peer links on FPGA | |
| Seifi et al. | Clustered NOC, a suitable design for group communications in Network on Chip | |
| Balkan et al. | An area-efficient high-throughput hybrid interconnection network for single-chip parallel processing | |
| Lafi et al. | An efficient hierarchical router for large 3D NoCs | |
| Minkenberg et al. | End-to-end modeling and simulation of high-performance computing systems | |
| Yu et al. | Performance and power consumption analysis of memory efficient 3D network-on-chip architecture | |
| Xiao et al. | Design of AXI bus based MPSoC on FPGA | |
| Di et al. | Microprocessor architecture and design in post exascale computing era | |
| Bahn et al. | On design and application mapping of a Network-on-Chip (NoC) architecture | |
| Bouhraoua et al. | Improved modified fat-tree topology network-on-chip | |
| CN102158380B (zh) | 一种基于统计时分复用技术的多簇片上网络架构 | |
| Groeneveld et al. | ISPD 2021 wafer-scale physics modeling contest: A new frontier for partitioning, placement and routing | |
| Vivet et al. | Faust, an asynchronous network-on-chip based architecture for telecom applications | |
| Duan et al. | Research on Double-Layer Networks-on-Chip for Inter-Chiplet Data Switching on Active Interposers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110525 |