CN102054815B - 光电元件 - Google Patents

Abstract

本发明提供一种光电元件，包括基底、基底上的底层、底层上方的光波导、覆盖光波导的介电层、制作于基底上的集成电路，以及设于光电元件边缘且位于光波导上方介电层中的上述聚光构件。聚光构件的倒半船形状的较宽端朝向光电元件的外侧，且底层与介电层的折射率小于光波导。集成电路包括多层内连线，该多层内连线位于介电层中，且与该些插塞和该些导电层同步形成。

Description

光电元件

技术领域

本发明涉及光电元件(optoelectronic device)，特别是涉及一种具有聚光构件以接收光信号，并将光信号转为电信号的光电元件。

背景技术

接收光信号并将其转为电信号的光电元件一般包括：从光纤等光信号源接收光信号的耦合器(coupler)，将光信号转为电信号的调变器(modulator)，以及控制调变器的集成电路等，其中光信号是以光波导来传送。

此种光电元件的已知作法是将含互补式金属氧化物半导体晶体管等的集成电路形成在芯片上，耦合器及光波导等光学构件形成在另一芯片上，再以导线连接。然而，此种工艺甚为复杂而费时费工。

发明内容

本发明提供一种光电元件，其聚光构件可与集成电路制作在同一芯片上。

本发明的光电元件包括基底、基底上的底层、底层上方的光波导、覆盖光波导的介电层、制作于该基底上的集成电路，以及设于光电元件边缘且位于光波导上方介电层中的上述聚光构件。上述聚光构件的倒半船形状的较宽端朝向光电元件的外侧，且上述底层与介电层的折射率小于光波导。该集成电路包括多层内连线，该多层内连线位于该介电层中，且与该些插塞和该些导电层同步形成。

在实施例中，上述插塞与导电层的材料包括金属。

在实施例中，上述底层的材料包括氧化硅，且光波导的材料包括硅。

在实施例中，上述基底为SOI基底，底层为此SOI基底的绝缘层，且光波导由此SOI基底的硅层定义而得。

在实施例中，上述基底为整体(bulk)基底，底层为嵌入此整体基底中的绝缘层，且光波导由此绝缘层上的复晶硅层定义而得。

在实施例中，上述多层内连线、插塞及导电层的材料可为金属。上述介电层可包括层间介电(ILD)层及多层金属间介电(IMD)层。当上述基底为SOI基底时，上述底层为此SOI基底的绝缘层，且上述集成电路的有源层与上述光波导由此SOI基底的硅层定义而得。当上述基底为整体基底时，上述底层为嵌入此整体基底中的绝缘层，且集成电路中的多个栅极与上述光波导由此整体基底上的复晶硅层定义而得。

由于本发明的聚光构件包括多层导电插塞与多层导电层，故其工艺可与集成电路的多层内连线工艺整合，从而节省许多工艺时间和成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1绘示本发明实施例的聚光构件及其下的光波导，以及此二者和作为光信号源的光纤的位置关系。

图2为本发明第一实施例的光电元件的剖面示意图，其中包括图1所示聚光构件的I-I’剖面图。

图3为本发明第二实施例的光电元件的剖面示意图，其中包括图1所示聚光构件的I-I’剖面图。

附图标记说明

10：光纤

100/100’：聚光构件/多层内连线

100a、100a’：导电插塞

100b、100b’：导电层

110、110a、110b：光波导

110a’：有源层

110b’、230：栅极

200：SOI基底

210、310：绝缘层

220、320：元件隔离层

240、340：源/漏极区

250、350：层间介电(ILD)层

260、360：金属间介电(IMD)层

300：整体(bulk)基底

I-I’：剖面线

具体实施方式

以下各实施例只是用以进一步说明本发明，并非用以限制本发明的范围。

图1绘示本发明实施例的聚光构件及其下的光波导，以及此二者和作为光信号源的光纤的位置关系。图2为本发明第一实施例的光电元件的剖面示意图，其中包括图1所示聚光构件的I-I’剖面图。

请参照图1、2，聚光构件100设置于光电元件(图2)的边缘，包括多层导电插塞100a与多层导电层100b，且位于光波导110(a)上方。这些导电插塞100a与导电层100b由下至上交替堆叠，其中除最上层导电层100b外皆呈弯折状，且愈上层者尺寸愈小，从而合组成倒半船形状。此倒半船形状的较宽端朝向光电元件的外侧，以将来自光纤10的光的大部分聚集到船首部。聚集到船首部的光会进入光波导110(a)而传送到调变器(未绘示)。

各导电插塞100a、导电层100b的材料例如为钨、铜、铝、钛、氮化钛、钽、氮化钽或此等金属的任意组合或合金，且可位于覆盖光波导110(a)的介电层中。如图2所示，此介电层可包括层间介电层250及多层金属间介电层260。此聚光构件100以及其所围住的部分层间介电层250与部分金属间介电层260合组成上述光电元件的耦合器(coupler)。

请续参照图2，本发明第一实施例的光电元件包括SOI基底200，由SOI基底200的硅层定义而得的光波导110a与集成电路的有源层110a’，覆盖光波导110a与有源层110a’的介电层(含层间介电层250与多层金属间介电层260)，以及位于此介电层中的聚光构件100和集成电路的多层内连线100’。其中，SOI基底200的绝缘层210作为光波导110a下的底层，材料通常为氧化硅。由于绝缘层210及层间介电层250的折射率小于硅，故进入硅材料的光波导110a的光不易逸出，而可防止信号强度的损失。

上述聚光构件100位于光电元件的边缘，且与多层内连线100’同步形成。亦即，聚光构件100中每一层导电插塞100a与多层内连线100’中同层的导电插塞100a’一起形成，且聚光构件100中每一层导电层100b与多层内连线100’中同层的导电层100b’一起形成。各层导电插塞100a/a’或导电层100b/b’的材料例如为钨、铜、铝、钛、氮化钛、钽、氮化钽或此等金属的任意组合或合金。

此外，还有元件隔离层220形成在上述硅层中以定义出有源层110a’，且有互补式金属氧化物半导体(CMOS)晶体管的栅极230形成在有源层110a’上方，源/漏极区240形成在栅极230两侧的有源层110a’中。

图3为本发明第二实施例的光电元件的剖面示意图，其中包括图1所示聚光构件的I-I’剖面图。

在此第二实施例的光电元件中，聚光构件100亦包括位于覆盖光波导110b的介电层(含层间介电层350及多层金属间介电层360)中的多层导电插塞100a与多层导电层100b。与第一实施例不同之处在于：基底为整体(bulk)基底300，光波导110b下的底层为嵌入基底300中的厚绝缘层310，且集成电路中互补式金属氧化物半导体晶体管的栅极110b’与光波导110b由基底300上的复晶硅层定义而得。由于绝缘层310及层间介电层350的折射率小于硅，故进入硅材料的光波导110b的光不易逸出，而可防止信号损失。

上述绝缘层310的材料例如为氧化硅。此外，还有厚度远小于绝缘层310的元件隔离层320形成在集成电路区的基底300中，且有CMOS晶体管的源/漏极区340形成在栅极110b’两侧的基底300中。

由于本发明的上述两实施例的聚光构件皆是由多层导电插塞与多层导电层构成，其工艺与集成电路的多层内连线工艺整合，故可节省许多工艺时间和成本。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定为准。

Claims (9)

1.一种光电元件，包括：

基底；

底层，位于该基底上；

光波导，位于该底层上方；

介电层，覆盖该光波导；以及

聚光构件，位于该光电元件的边缘，包括位于该光波导上方的该介电层中的多层导电插塞与多层导电层，该些插塞与该些导电层组成倒半船形状，且该倒半船形状的较宽端朝向该光电元件的外侧；

集成电路，制作于该基底上，该集成电路包括多层内连线，该多层内连线位于该介电层中，且与该些插塞和该些导电层同步形成；

其中，该底层与该介电层的折射率小于该光波导。

2.如权利要求1所述的光电元件，其中该些插塞与该些导电层的材料包括金属。

3.如权利要求1所述的光电元件，其中该底层的材料包括氧化硅，且该光波导的材料包括硅。

4.如权利要求1所述的光电元件，其中该基底为绝缘体上硅基底，该底层为该绝缘体上硅基底的绝缘层，且该光波导由该绝缘体上硅基底的硅层定义而得。

5.如权利要求1所述的光电元件，其中该基底为整体基底，该底层为嵌入该整体基底中的绝缘层，且该光波导由该绝缘层上所形成的复晶硅层定义而得。

6.如权利要求1所述的光电元件，其中该多层内连线、该些插塞及该些导电层的材料包括金属。

7.如权利要求1所述的光电元件，其中该介电层包括层间介电层及多层金属间介电层。

8.如权利要求1所述的光电元件，其中该基底为绝缘体上硅基底，该底层为该绝缘体上硅基底的绝缘层，且该集成电路的有源层与该光波导由该绝缘体上硅基底的硅层定义而得。

9.如权利要求1所述的光电元件，其中该基底为整体基底，该底层为嵌入该整体基底中的绝缘层，且该集成电路中的金属氧化物半导体晶体管的栅极与该光波导由该整体基底上所形成的复晶硅层定义而得。

Images