CN102054064A - 电路直流工作点模拟的初始值猜测方法与装置 - Google Patents
电路直流工作点模拟的初始值猜测方法与装置 Download PDFInfo
- Publication number
- CN102054064A CN102054064A CN2009102096281A CN200910209628A CN102054064A CN 102054064 A CN102054064 A CN 102054064A CN 2009102096281 A CN2009102096281 A CN 2009102096281A CN 200910209628 A CN200910209628 A CN 200910209628A CN 102054064 A CN102054064 A CN 102054064A
- Authority
- CN
- China
- Prior art keywords
- circuit
- digital circuit
- point
- value
- computing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种电路直流工作点模拟的初始值猜测方法与装置,该初始值猜测方法包含如下步骤:通过电路识别技术或图识别技术将要模拟的电路分为数字电路及模拟电路;利用逻辑模拟计算该数字电路的直流工作点;利用解非线性方程的方法计算该模拟电路的直流工作点;及结合该数字电路的直流工作点及该模拟电路的直流工作点以作为该要模拟的电路的初始猜测值。
Description
技术领域
本发明是关于一种求解电路直流工作点的方法与装置,尤其是关于电路直流工作点模拟的初始值猜测方法与装置。
背景技术
电路模拟软件(Simulation Program with Integrated Circuit Emphasis,HSPICE)在进行任何形式,例如瞬时或小讯号分析的模拟前,首先需进行直流分析,藉以建立电路的直流偏压点。为了建立电路的直流分析点,HSPICE必须求解描述电路行为的一组非线性方程式,其可藉由使用牛顿法(Newton-Raphson Algorithm,N-R算法)进行迭代以达成。N-R算法的步骤为首先给定一适当的初始值后,代入方程式中以进行迭代,直至相邻两次的解向量彼此间差的绝对值小于某一设定的允许误差为止。
N-R算法在某些状况下会出现不收敛的问题,例如当该非线性方程式为不连续,或者该初始值不足够接近真实解时。当该初始值不足够接近真实解时,HSPICE会增加迭代运算的数目或是在减少步进大小(step size)后重新进行运算,该些步骤增加了模拟时间并且在该些步骤后节点电压或电流可能依旧不收敛使得模拟中断。
电路直流工作点的模拟通常使用解非线性方程的方法,如牛顿法,同轮法等。而收敛性是这些方法所遇到的最大问题。如果初始猜测值离真实工作点较远,则迭代次数多,模拟时间长,甚至造成解決方法不收敛而失败。相反,如果初始猜测值离真实工作点近,则迭代次数少,收敛所用时间也短。因此初始值的选择是解非线性方程过程中重要的一环。
目前,用于初始值猜测的方法主要有两种,一种是HSPICE原有的基于每个有源器件(active device)的工作原理,源自于模拟电路通常的工作状态。初始值的猜测使每个有源器件工作在初始开启模式,即假设模拟电路中的有源器件工作在初始开启模式,亦即该些主动组件工作在饱和区(saturationregion)。这样的方法比较适用于模拟电路的工作。因为模拟电路的直流工作点一般使每个有源器件工作在开启状态(比如MOS器件工作在饱和区)等。但是对于数字电路而言却不适合,因为数字电路中有源器件一般工作在开关模式,即三极体区(triode region),很多器件的直流工作点会出于关断状态。因此,默认每个有源器件工作在初始开启模式的初始猜测会距离真实值较远,故此猜测方法并不适用于数字电路的初始值猜测。
另一种初始猜测方法是在HSPICE RF(的后被移植到HSPICE)采用的,其将所有有源器件(主要是晶体管BJT和金属场效应管MOS)当作受控开关逻辑器件(switch logic)。利用开关模拟,其将电源激励以逻辑值传播到电路各个节点,然后以得到的逻辑值转换成相应的电压值作为电路直流工作点的初始值。换言的,基于开关级的逻辑值传播,有助于部分数字电路初始状态的确定,这种方法对于部分纯数字电路有优势。然而,并非所有数字电路均能以开关工作模式来传播逻辑值。而且,对于模拟电路,逻辑值并不能接近其真实工作点,并不适用于模拟电路的初始值猜测。
因而,如何获得适当的初始值,使得HSPICE求解非线性方程组时可以减少运算时间,及如何获得一种更有效的方法,一直是业界关注的问题。
发明内容
本发明提供一种电路直流工作点模拟的初始值猜测方法与装置,其利用识别技术,试图对电路进行模拟和数字部分的划分,用不同的方式确定每个部分的初始值,以得到整个电路有效的初始值。同时,对数字部分初始值的逻辑模拟在通常的逻辑模拟上做适当的修改,使的能在最大程度上确定数字部分节点的逻辑初始值。在模拟电路中使用传统求解非线性方程组的方法,例如N-R算法,以求得直流工作点。将数字电路中求得的直流工作点和模拟电路中求得的直流工作点个别作为整体集成电路求解直流工作点的初始猜测值以获得该集成电路的最终解。由于该些初始猜测值是基于不同的电路属性而获得,其较接近电路的真实解,故可大幅增加电路模拟器的收敛速度和缩短运算时间。
本发明的一实施例的电路直流工作点模拟的初始值猜测方法包含如下步骤:通过电路识别技术或图识别技术将要模拟的电路分为数字电路及模拟电路;利用逻辑模拟计算该数字电路的直流工作点;利用解非线性方程的方法计算该模拟电路的直流工作点;及结合该数字电路的直流工作点及该模拟电路的直流工作点以作为该要模拟的电路的初始猜测值。
本发明的一实施例的电路直流工作点模拟的初始值猜测装置,包含:一识别单元、一第一计算单元、一第二计算单元及一读取单元。该识别单元根据一电路识别技术或图识别技术将要模拟的电路分为数字电路及模拟电路。该第一计算单元利用逻辑模拟计算该数字电路的直流工作点。该第二计算单元利用解非线性方程的方法计算该模拟电路的直流工作点。该读取单元结合该数字电路的直流工作点及该模拟电路的直流工作点以作为该要模拟的电路的初始猜测值。
附图说明
图1是本发明的一实施例的电路直流工作点模拟的初始值猜测流程图;
图2是本发明的一实施例的修改后的逻辑模拟器的流程图;
图3是本发明的一实施例的逻辑模拟的流程图;
图4是本发明的一实施例的锁存器模拟子程序的流程图;
图5是本发明的一实施例的用以猜测电路直流工作点模拟的初始值的装置;
图6是本发明的一实施例的识别单元的进一步示意图;及
图7是本发明的一实施例的第一计算单元的进一步示意图。
具体实施方式
为便于更好的理解本发明的精神,以下结合本发明的优选实施例对其作进一步说明。本发明在此所探讨的方向为一种电路直流工作点模拟的初始值猜测方法与装置。为了能彻底地了解本发明,将在下列的描述中提出详尽的步骤及组成。显然地,本发明的施行并未限定于电路设计的技艺者所熟习的特殊细节。另一方面,众所周知的组成或步骤并未描述于细节中,以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下,然而除了这些详细描述的外,本发明还可以广泛地施行在其它的实施例中,且本发明的范围不受限定,其以专利范围为准。
图1是本发明的一实施例的电路直流工作点模拟的初始值猜测流程图。在步骤101,首先建立电路直流拓扑结构,简化线性组件,为接下来的分析作准备。在步骤102,识别电路中的电源节点,以及动态受控的电源节点。该些动态受控的电源节点往往具有非线性特性,不易收敛,因此有必要予以识别并加以管控。在步骤103,建立纯金属场效应管网络(MOS network),以简化电路。在步骤104,从MOS网络中识别数字逻辑电路模块。现今集成电路的设计通常为混合电路设计,亦即该集成电路为模拟电路和数字电路的集合。本步骤在于透过电路识别技术,在HSPICE模拟的电路中首先识别出电路的属性,例如该电路属于模拟电路部分或属于数字电路部分。接着,根据电路的属性以不同的方式求解电路的直流工作点。在步骤105,建立数字逻辑电路模块网络,并放入逻辑模拟器中。一般而言,数字电路模拟在逻辑级模拟中已经非常成熟,且算法复杂性不高。数字电路直流工作点的求解方法为将数字电路由传输级电路转为逻辑级电路后,使用改良的逻辑模拟技术以求得数字电路的逻辑值作为直流工作点的初始值。本发明另提出改良的逻辑模拟技术,将在以下的实施例再予以详述。在步骤106,还原电路未识别部分的线性组件组成模拟电路模块。模拟电路直流工作点的求解方法为以描述电路行为的节点分析法求得一组非线性方程式后,藉由N-R算法进行迭代以获得模拟电路直流工作点。在步骤107,建立独立电源激励并做初始传播。以上的步骤可视为识别阶段及准备阶段。
在步骤108,判断数字模块的输入激励确定了吗?若答案为是,则进入步骤109,否则进入步骤110。在步骤109,使用修改了的逻辑模拟器模拟数字逻辑电路模块网络,这些修改系为了搭配本发明模拟所具有的特性而设计,尽量降低不确定节点的数目,例如去除逻辑级模拟中的时间延迟技术和严格遵守数字电路输入输出、对锁存器(只有两种状态)两端节点自建合适的逻辑值、剔除反相器环的振荡电路、及识别且修改动态电路为静态数字电路(源电压已确定),且使用启发式算法以确定其工作状态等方式。在步骤110,使用宽松的容差求解模拟电路模块。由于本发明只是要求出一个较可靠的初值,并不是要直接求出一个精确的直流工作点,因此可以使用一个较宽松的容差以增进执行上的速度。在步骤111,判断边界节点値稳定了吗?当混合电路中的模拟电路和数字电路彼此之间存在回馈时,则电路模拟器通过多次迭代,在其边界值稳定后,以该稳定解作为该些相关联的电路的初始猜测值。若步骤111的答案为是,则进入步骤112,否则进入步骤108。在步骤112,读取逻辑模拟结果并转换成相应节点电压値。在步骤113,将所得结果写入HSPICE直流工作点初始猜测数组。由于该些初始猜测值较接近电路的真实解,故可大幅增加电路模拟器的收敛速度和缩短运算时间。
为了使本领域通常知识者可以透过本实施范例的教导实施本揭露,以下進一步结合图2至图4说明本發明方法的流程。
图2是本发明的一实施例的修改后的逻辑模拟器的流程图。在步骤201,将数字电路模块的输入激励放入传播队列,为接下来的分析作准备。在步骤202,调用逻辑模拟子程序。在步骤203,判断逻辑模拟是否成功?若答案为是,则进入步骤204,否则判断模拟失败退出。在步骤204,调用锁存器模拟子程序。因为锁存器只有两种状态,因此可以先预设为其中一种,若不对,再换为另一种。因此如果发现锁存器的端节点为逻辑‘任意值’,则使用启发式算法确定其端节点的逻辑值。在步骤205,判断逻辑模拟是否成功?若答案为是,则进入步骤206,否则判断模拟失败退出。在步骤206,检查所有静态内存(SRAM)模块,并将不定态的SRAM置为”01”状态,并判断模拟成功退出。由于SRAM的存在不会影响直流工作点,因此在判断直流工作点的初始猜测数组可以回避这类电路,以大幅增加电路模拟器的收敛速度和缩短运算时间。
图3是本发明的一实施例的逻辑模拟的流程图。在步骤301,判断队列是否为空?若答案为是,则模拟成功正常退出,否则进入步骤302。在步骤302,从队列中依次取出一个节点N。在步骤303,检视每个和节点N相连的逻辑门。在步骤304,判断逻辑门是否为反相器?若答案为是,则进入步骤307,否则进入步骤305。由于反相器遵守单入单出,逻辑值翻转的规则,因此如果反相器的输出是确定的逻辑值,则其输入值也可以由逻辑模拟得到。换言的,本步骤采用的逻辑模拟可以一些功能模块的输出传到输入。在步骤305,判断逻辑门的输入端口是否和此节点相连么?若答案为是,则进入步骤307,否则进入步骤306。在步骤306,判断是否逻辑门的双向端口和此节点相连吗?若答案为是,则进入步骤307,否则回到步骤301。以上的步骤可视为准备阶段。
在步骤307,计算逻辑门的端口节点的逻辑値。在步骤308,检视每个端口节点M。在步骤309,判断是否节点M的逻辑値有变化吗?若答案为是,则进入步骤310,否则进入步骤312。在步骤310,判断节点M是否由不定态变成逻辑値(0或1)?若答案为是,则进入步骤311,否则模拟失败退出。这个步骤的目的是为了尽可能降低不定态的情形。在步骤311,将节点M加入传播队列。在步骤312,判断是否所有端口节点分析完了吗?若答案为是,则进入步骤313,否则回到步骤308。在步骤313,判断是否和节点M相连的逻辑们都分析完了吗?若答案为是,则回到步骤301,否则回到步骤303。
图4是本发明的一实施例的锁存器模拟子程序的流程图。在步骤401,锁存器扫指针为0。在步骤402,判断是否所有锁存器都扫描过了吗?若答案为是,则模拟成功退出,否则进入步骤403。在步骤403,扫描下一个锁存器。在步骤404,判断是否该锁存器状态确定了吗?若答案为是,则回到步骤402,否则进入步骤405。在步骤405,将该锁存器压入栈。在步骤406,判断是否栈空?若答案为是,则模拟失败退出,否则进入步骤407。在步骤407,取出栈顶锁存器L。在步骤408,判断是否锁存器L状态未定?若答案为是,则进入步骤410,否则进入步骤409。在步骤409,判断是否锁存器L′10′状态尝试过了吗?若答案为是,则进入步骤406,否则进入步骤411。在步骤410,将锁存器置为′01′状态。以上的步骤均是为了尽可能降低锁存器的不定态的情形。在步骤411,将锁存器置为′10′状态。在步骤412,将锁存器端口节点加入逻辑模拟传播队列,并调用逻辑模拟子程序。在步骤413,判断是否逻辑模拟成功吗?若答案为是,则回到步骤402,否则进入步骤414。在步骤414,因为判定逻辑模拟失败,因此必须恢复本次模拟所引起的逻辑値变化的节点为以前的逻辑値。在步骤415,将锁存器L重新压入栈,并进入步骤402。
图5是本发明的一实施例的用以猜测电路直流工作点模拟的初始值的装置。该装置50包含一识别单元51、一第一计算单元52、一第二计算单元53及一读取单元54,以下即予以详细说明。
该识别单元51根据一电路功能性识别技术或图形识别技术将要模拟的电路分为数字电路及模拟电路。电路识别技术可参考L Yang,C.-J.RichardShi,“FROSTY:A Fast Hierarchy Extractor for Industrial CMOS Circuits”,Technical report,UWEE,Jun 12,2003乙文,或U.Hubner,H.T.Vierhaus,“Partitioning and Analysis of Static Digital CMOS Circuits”,IEEETRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATEDCIRCUITS AND SYSTEMS,VOL.16,NO.11,NOVEMBER 1997乙文,或M.Ohlrich,et al,“SubGemini:Identifying SubCircuits using a Fast SubgraphIsomorphism Algorithm”,30th ACM/IEEE Design Automation Conference,1993乙文。而作为本方法,并不需要完全的精确的识别所有数字电路模块。因而,可以采用其中算法复杂性低的方法,以保证本方法的效率性。而图识别技术,由于其复杂性高,对于初始值猜测的意义不大,可以在某些难以识别或者容易和模拟电路混淆的数字电路识别上使用。
该第一计算单元52利用逻辑模拟计算该数字电路的直流工作点。数字电路模拟在逻辑级模拟中已经非常成熟且算法复杂性不高。然而应用于本方法,主要有一下几点的修改:
1.作为工作点的初始值,并不需要逻辑级模拟中的时间延迟技术和严格遵守数字电路输入输出。例如在逻辑级模拟中,反相器遵守单入单出,逻辑值翻转的规则。但应用于本方法时,如果反相器的输出是确定的逻辑值,则其输入值也可以由逻辑模拟得到。也就是本方法采用的逻辑模拟可以一些功能模块的输出传到输入。
2.在逻辑级的模拟中,逻辑值无法传送到的节点被认为是‘任意值’。但某些数字电路的逻辑值是能够‘自建’的。比如锁存器。因为锁存器只有两种状态,因此可以先预设为其中一种,若不对,再换为另一种。如果锁存器两端节点并没有从激励中传输得到逻辑值,可以‘自建’合适逻辑值。本方法的逻辑模拟过程,在初始模拟结束后,会检测每个识别到的锁存器一类电路,如果其端节点为逻辑‘任意值’,则使用启发式算法确定其端节点的逻辑值。
3.某些数字电路并没有合适的直流工作点,比如基于反相器环的振荡电路。振荡电路和直流工作点的设定无关,因此可以剔除。本方法在识别到该类电路后,确定其输出节点值后,将此类电路从整个电路直流工作点计算中剔除,避免因为没有稳定工作点而导致求解非线性方程方法的收敛失败。
4.对于动态数字电路,即电路的逻辑功能受时钟控制,在通常逻辑级模拟中由于受控时钟处于关断状态而导致这部分所有器件状态不确定。而状态的不确定是求解非线性方程方法失败的重要原因的一,因此本方法将这些动态电路识别出后,作为静态数字电路,使用启发式算法确定其工作状态。虽然这种确定的状态可能不是电路真正的工作状态,然而可以在帮助直流工作点计算后,利用瞬态分析,使电路回到应有的工作状态。
该第二计算单元53利用解非线性方程的方法计算该模拟电路的直流工作点。对于模拟电路部分,使用带有激励和输出的开放式的非线性求解方法,以较为宽松的偏差标准求得其工作点。
该读取单元54结合该数字电路的直流工作点及该模拟电路的直流工作点以作为该要模拟的电路的初始猜测值。如果模拟电路部分和数字部分互有反馈,则分别的计算会使边界节点的值不稳定。在这种情况下,需要通过一定的迭代使边界节点值在一定的偏差标准下稳定。
图6是本发明的一实施例的识别单元51的进一步示意图。该识别单元51包含一功能性识别模块511及一图形识别模块512。该功能性识别模块511主要经由电路特定的功能性及一些工具的帮助(例如layout versusschematic;LVS)而识别出数字电路及模拟电路的位置。该图形识别模块512主要经由电路特定的图形及一些图形比对工具的帮助而识别出数字电路及模拟电路的位置。然以上描述仅是例示,熟悉本项技术人士所知悉的识别单元的类型仍在本发明的权利范围的内。
图7是本发明的一实施例的第一计算单元52的进一步示意图。该第一计算单元52包含一双向传播模块521、一锁存器管理模块522、一过滤模块523、及一时钟管理模块524。该双向传播模块521允许对一些功能模块的讯号由输出传到输入,例如在逻辑级模拟中,反相器遵守单入单出,逻辑值翻转的规则,因此如果反相器的输出是确定的逻辑值,则其输入值也可以由逻辑模拟得到。同时,该双向传播模块521会去除逻辑级模拟中的时间延迟,以加快模拟执行的速度。该锁存器管理模块522负责自建锁存器的逻辑值,其在初始模拟结束后,会检测每个识别到的锁存器一类电路,如果其端节点为逻辑‘任意值’,则使用启发式算法确定其端节点的逻辑值。该过滤模块523主要用于剔除和直流工作点无关的数字电路,例如反相器环的振荡电路,以加快模拟执行的速度,且避免求解非线性方程收敛失败的机率。该时钟管理模块524将逻辑功能受时钟控制的电路转换为静态数字电路,使用启发式算法确定其工作状态,虽然这种确定的状态可能不是电路真正的工作状态,然而可以在帮助直流工作点计算后,利用瞬态分析,使电路回到应有的工作状态。
现代集成电路通常都属于数模混和设计的电路。本解决方法就是通过电路识别技术,将要模拟的电路分成数字电路部分和模拟电路部分。在数字电路部分,本方法利用电路识别技术,试图将其中的数字电路部分由传输级转换成逻辑门级电路。数字电路的工作状态一般在固定激励的情况下可以通过逻辑模拟而确定。数字电路部分使用改进了的逻辑模拟技术,在固定激励下计算其直流工作点,即利用修改了的逻辑模拟求得数字电路部分的逻辑值。电路剩下部分作为模拟电路,使用一般的解非线性方程的方法求其直流工作点。如果模拟电路和数字电路之间互有反馈,则通过多次迭代,使其边界节点稳定。这样模拟电路节点值加上数字电路的直流工作点结合在一起,作为整个电路求解直流工作点的初始猜测值,进而求得整个电路的真正直流工作点。由电路功能划分而得到的初始猜测值,能够比较接近整个电路的真实工作点,因而提高整个电路求解的速度和收敛性。
本发明的技术内容及技术特点已揭示如上,然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此,本发明的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本发明的替换及修饰,并为本专利申请权利要求所涵盖。
Claims (20)
1.一种电路直流工作点模拟的初始值猜测方法,其特征在于包含如下步骤:
通过电路识别技术或图识别技术将要模拟的电路分为数字电路及模拟电路;
利用逻辑模拟计算该数字电路的直流工作点;
利用解非线性方程的方法计算该模拟电路的直流工作点;及
结合该数字电路的直流工作点及该模拟电路的直流工作点以作为该要模拟的电路的初始猜测值。
2.根据权利要求1所述的方法,其特征在于,其中该电路识别技术将数字电路的传输级转换为逻辑门级电路。
3.根据权利要求1所述的方法,其特征在于,其中计算该逻辑模拟是以固定激励的方式求得该数字电路的逻辑值。
4.根据权利要求1所述的方法,其特征在于,其中若该数字电路和该模拟电路之间互有反馈,则通过多次迭代,使其边界值稳定。
5.根据权利要求1所述的方法,其特征在于,其中在进行逻辑模拟时,忽略该数字电路的时间延迟的因素。
6.根据权利要求1所述的方法,其特征在于,其中若该数字电路的一模块的输出是确定的逻辑值,则利用逻辑模拟求得该模块的输入值。
7.根据权利要求1所述的方法,其特征在于,其中在进行逻辑模拟时,当该数字电路的锁存器被判定是任意值时,则使用自发式算法确定该锁存器的端节点的逻辑值。
8.根据权利要求1所述的方法,其特征在于,其中若识别出该数字电路具有反向器环时,则在逻辑模拟时确定该反向器环的输出节点值后,剔除该反向器环。
9.根据权利要求1所述的方法,其特征在于,其中若识别出该数字电路具有受时钟控制的逻辑电路时,则在逻辑模拟时将其转换为不受时钟控制的逻辑电路,并使用自发式算法计算其工作状态。
10.根据权利要求1所述的方法,其特征在于,其另包含使用较宽松的偏差标准以计算该模拟电路的直流工作点的步骤。
11.一种用以猜测电路直流工作点模拟的初始值的装置,其特征在于包含:
一识别单元,根据一电路识别技术或图识别技术将要模拟的电路分为数字电路及模拟电路;
一第一计算单元,利用逻辑模拟计算该数字电路的直流工作点;
一第二计算单元,利用解非线性方程的方法计算该模拟电路的直流工作点;及
一读取单元,结合该数字电路的直流工作点及该模拟电路的直流工作点以作为该要模拟的电路的初始猜测值。
12.根据权利要求11所述的装置,其特征在于,其中该第一计算单元将数字电路的传输级转换为逻辑门级电路。
13.根据权利要求11所述的装置,其特征在于,其中第一计算单元是以固定激励的方式求得该数字电路的逻辑值。
14.根据权利要求11所述的装置,其特征在于,其中若该该第一计算单元和该第二计算单元之间互有反馈,则通过多次迭代,使其边界值稳定。
15.根据权利要求11所述的装置,其特征在于,其中该第一计算单元忽略时间延迟的因素。
16.根据权利要求11所述的装置,其特征在于,其中若该第一计算单元判定该数字电路的一模块的输出是确定的逻辑值,则利用逻辑模拟求得该模块的输入值。
17.根据权利要求11所述的装置,其特征在于,其中若该第一计算单元判定该数字电路的锁存器是任意值时,则使用自发式算法确定该锁存器的端节点的逻辑值。
18.根据权利要求11所述的装置,其特征在于,其中若该第一计算单元识别出该数字电路具有反向器环时,则在逻辑模拟时确定该反向器环的输出节点值后,剔除该反向器环。
19.根据权利要求11所述的装置,其特征在于,其中若该第一计算单元识别出该数字电路具有受时钟控制的逻辑电路时,则在逻辑模拟时将其转换为不受时钟控制的逻辑电路,并使用自发式算法计算其工作状态。
20.根据权利要求11所述的装置,其特征在于,其中该第二计算单元使用较宽松的偏差标准以计算该模拟电路的直流工作点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910209628.1A CN102054064B (zh) | 2009-10-30 | 2009-10-30 | 电路直流工作点模拟的初始值猜测方法与装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910209628.1A CN102054064B (zh) | 2009-10-30 | 2009-10-30 | 电路直流工作点模拟的初始值猜测方法与装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102054064A true CN102054064A (zh) | 2011-05-11 |
CN102054064B CN102054064B (zh) | 2015-01-14 |
Family
ID=43958385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910209628.1A Active CN102054064B (zh) | 2009-10-30 | 2009-10-30 | 电路直流工作点模拟的初始值猜测方法与装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102054064B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104198920A (zh) * | 2014-09-16 | 2014-12-10 | 四川湖山电器有限责任公司 | 功率放大器直流工作点检测仪 |
-
2009
- 2009-10-30 CN CN200910209628.1A patent/CN102054064B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104198920A (zh) * | 2014-09-16 | 2014-12-10 | 四川湖山电器有限责任公司 | 功率放大器直流工作点检测仪 |
CN104198920B (zh) * | 2014-09-16 | 2017-01-25 | 四川湖山电器有限责任公司 | 功率放大器直流工作点检测仪 |
Also Published As
Publication number | Publication date |
---|---|
CN102054064B (zh) | 2015-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kurshan | Analysis of discrete event coordination | |
US6813750B2 (en) | Logic circuit design equipment and method for designing logic circuit for reducing leakage current | |
US6557149B2 (en) | Algorithm for finding vectors to stimulate all paths and arcs through an LVS gate | |
CN101539958B (zh) | 一种标准单元库和集成电路的设计方法和装置 | |
US5282146A (en) | Test assistant system for logical design process | |
US20100211922A1 (en) | Method of Performing Statistical Timing Abstraction for Hierarchical Timing Analysis of VLSI circuits | |
CN103294600B (zh) | 基于Perl的EDIF网表级电路的自动可测性设计系统的自动可测性设计方法 | |
US7124070B2 (en) | Method of and apparatus for, and program for verifying equivalence between behavioral description and register transfer level description | |
KR100521289B1 (ko) | 트랜지스터 회로의 타이밍 특성 추출 방법, 타이밍 특성라이브러리를 기억한 기억 매체, lsi의 설계 방법, 및게이트 추출 방법 | |
Jones et al. | Hierarchical VLSI design systems based on attribute grammars | |
Marchand et al. | Incremental design of a power transformer station controller using a controller synthesis methodology | |
Zeigler | Closure under coupling: concept, proofs, DEVS recent examples (wip) | |
Foster et al. | Formally verified simulations of state-rich processes using interaction trees in Isabelle/HOL | |
CN106980518B (zh) | 工艺设计文件批量检查的方法 | |
Pang et al. | Automatic model generation of IEC 61499 function block using net condition/event systems | |
CN102054064B (zh) | 电路直流工作点模拟的初始值猜测方法与装置 | |
Frey | Analysis of Petri net based control algorithms-basic properties | |
Dussault et al. | A high level synthesis tool for MOS chip design | |
US7260791B2 (en) | Integrated circuit designing system, method and program | |
Daszczuk et al. | System level specification and verification using concurrent state machines and COSMA environment | |
Christensen et al. | PyLSE: A pulse-transfer level language for superconductor electronics | |
US6631506B1 (en) | Method and apparatus for identifying switching race conditions in a circuit design | |
Nawaz et al. | Using PVS for modeling and verification of probabilistic connectors | |
TWI476616B (zh) | Estimation Method and Device of Initial Value for Simulation of DC Working Point | |
US7058908B2 (en) | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |