CN102045156A - 一种多模块数字信号同步处理方法及装置 - Google Patents
一种多模块数字信号同步处理方法及装置 Download PDFInfo
- Publication number
- CN102045156A CN102045156A CN2010105500299A CN201010550029A CN102045156A CN 102045156 A CN102045156 A CN 102045156A CN 2010105500299 A CN2010105500299 A CN 2010105500299A CN 201010550029 A CN201010550029 A CN 201010550029A CN 102045156 A CN102045156 A CN 102045156A
- Authority
- CN
- China
- Prior art keywords
- module
- sampled data
- markers
- sequence number
- primary module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种多模块数字信号同步处理方法及装置,对分别输入多个模块的多路采样数据打上时标,且对相同时刻采样得到的采样数据打上的时标相同;所述多个模块需同步处理采样数据,其中一个模块是作为同步源的主模块,其他模块为被同步的从模块;所述主模块对采样数据进行处理,并将开始处理的采样数据的时标信息传送到所述从模块;所述从模块根据收到的所述时标信息,对具有相同时标的采样数据进行与所述主模块相同的处理。本发明可以实现对输入多个模块的多路数字信号的同步处理。
Description
技术领域
本发明涉及一种多模块数字信号同步处理方法及装置。
背景技术
在对数字信号进行处理的应用中,往往需要将多路数字信号进行同步处理。这些数字信号一般有相同的采样率,并且采用彼此同步的采样时钟。比如,在处理导航卫星信号时,来自不同频率,不同卫星系统甚至不同天线的信号在进行数字采样后,需要基带处理模块对不同的信号源在同一时间区间内的采样信号进行并行处理。同时处理多路信号需要强大的基带处理能力,但是为了平衡芯片的功耗、面积和价格等方面因素,单个芯片的设计规模往往受到一定的限制,只能处理一路或有限路的信号,无法用一个芯片完成所需的全部信号的处理。
系统中包括多个对采样数据进行处理的模块如多个芯片时,由于各模块的上电时间、硬件复位或者软件复位的时间不一致,和/或采样时钟域和模块系统时钟域之间异步FIFO的存在,如何实现各模块对采样数据的同步处理,是急待解决的问题。
发明内容
本发明要解决的技术问题是提供一种多模块数字信号同步处理方法及装置。
为了解决上述问题,本发明提供了一种多模块数字信号同步处理方法,包括:
对分别输入多个模块的多路采样数据打上时标,且对相同时刻采样得到的采样数据打上的时标相同;所述多个模块需同步处理采样数据,其中一个模块是作为同步源的主模块,其他模块为被同步的从模块;
所述主模块对采样数据进行处理,并将开始处理的采样数据的时标信息传送到所述从模块;
所述从模块根据收到的所述时标信息,对具有相同时标的采样数据进行与所述主模块相同的处理。
较佳地,
所述时标为序号标记,所述对多路采样数据打上时标的方式如下:在采样时钟域对多路采样数据打上序号标记,各路采样数据开始打序号标记的时刻和初始序号均相同,所述序号标记在每个采样时钟周期自动加或减n,达到设定的最大值或最小值后从该初始序号重新开始,其中,n为1或大于1的整数。
较佳地,
所述对多路采样数据打上时标按以下方式启动:所述主模块收到系统用于控制各模块开始打时标的第一配置信号后,生成与采样时钟同步的打时标开始指示信号并输出到所述从模块;所述主模块和从模块检测到该打时标开始指示信号后,开始在每个采样时钟时期对采样数据打上时标。
较佳地,
所述对多路采样数据打上时标启动后,按以下方式停止:所述主模块收到系统用于控制各模块停止打时标的第二配置信号后,生成与采样时钟同步的打时标停止指示信号并输出到所述从模块;所述主模块和从模块检测到该打时标停止指示信号后,停止对采样数据打上时标。
较佳地,
所述处理包括对采样数据的存储;
所述主模块对采样数据进行存储,并将存储参数传送到所述从模块,所述存储参数包含所述主模块此次存储的第一个采样数据的时标和对应的存储地址;所述从模块根据主模块传送的所述时标和存储地址的对应关系,以及当前要存储的采样数据的时标确定当前的存储地址;
在存储处理过程中,所述主模块和从模块的存储地址按相同方式变化。
较佳地,
所述处理包括对采样数据的运算;
所述主模块对采样数据进行运算,并将运算参数传送到从模块,所述运算参数包含所述主模块此次运算的第一个采样数据的时标;所述从模块根据主模块传送的该第一个采样数据的时标在本模块找到相应的采样数据,从该采样数据开始所述运算。
较佳地,
所述主模块向从模块传送的运算参数还包括所述主模块此次运算的采样数据的范围信息或此次运算的最后一个采样数据的时标;所述从模块根据主模块传送的该范围信息或最后一个采样数据的时标,确定运算的最后一个采样数据。
相应地,本发明提供的多模块数字信号同步处理装置包括相互连接的需同步处理采样数据的多个模块,所述多个模块中有一个作为同步源的主模块,其他为被同步的从模块,其中;
所述主模块和从模块均包括时标标记单元,用于对输入本模块的一路采样数据打上时标;各时标标记单元为相同时刻采样得到的采样数据打上的时标相同;
所述主模块还包括主同步处理单元,用于对采样数据进行处理,并将开始处理的采样数据的时标信息传送到所述从模块;
所述从模块还包括从同步处理单元,用于根据收到的所述时标信息,对具有相同时标的采样数据进行与所述主模块相同的处理。
较佳地,
所述主模块和从模块的时标标记单元对输入本模块的一路采样数据打上时标的方式如下:从同一时刻开始对采样数据打上序号标记且各时标标记单元使用相同的初始序号,所述序号标记在每个采样时钟周期自动加或减n,达到设定的最大值或最小值后从该初始序号重新开始,其中,n为1或大于1的整数。
较佳地,
所述主模块还包括配置信号寄存器和锁存器,其中:
所述配置信号寄存器,用于暂存系统用于控制各模块开始打序号标记的第一配置信号并将该第一配置信号输出到所述锁存器;
所述锁存器,用于接收该第一配置信号并利用采样时钟对该第一配置信号进行同步锁存,锁存后输出的信号作为打序号标记开始指示信号输出到所述主模块和从模块的时标标记单元;
所述主模块和从模块的时标标记单元检测到打序号标记开始指示信号后,开始对采样数据打上序号标记。
较佳地,
所述配置信号寄存器还用于暂存系统用于控制各模块停止打序号标记的第二配置信号并将该第二配置信号输出到所述锁存器;
所述锁存器,用于接收该第二配置信号并利用采样时钟对该第二配置信号进行同步锁存,锁存后输出的信号作为打序号标记停止指示信号输出到所述主模块和从模块的时标标记单元;
所述主模块和从模块的时标标记单元检测到打序号标记停止指示信号后,停止对采样数据打上时标。
较佳地,
所述多个模块为多个芯片,所述主模块指所述多个芯片中工作于主芯片模式的芯片,所述从模块指所述多个芯片中工作于从芯片模式的芯片。
本发明对多路采样数据中相同时刻的采样数据打上相同的序号标记,利用该序号标记,各模块就能处理相同时间段的采样数据,完成原来无法完成的多路信号同步处理。如,利用本发明的上述方案,可以实现多个芯片对多个射频通道采样数据的基带同步处理。
附图说明
图1是本发明实施例多模块数字信号同步处理方法的流程图;
图2是本发明实施例多模块数字信号同步处理装置的结构图;
图3是图2中主模块生成打序号标记指示信号的示意图;
图4是利用本发明实现基带同步处理的GPS双频接收机的结构示意图。
具体实施方式
下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
各模块要同步处理采样数据,就需要先对采样数据进行同步。采样数据同步的目标就是将同时刻采样得到的采样数据对应于各模块内部的相同时标,为采样数据的同步处理提供基础,如利用该时标来决定数据处理的开始、结束及相应操作等行为。这样各模块就能对相同时间段的采样数据进行相同处理,完成原来无法完成的对多路采样数据的同步处理。
本实施例实现多模块数字信号同步处理的装置包括需同步处理采样数据的多个模块,其中一个模块是作为同步源的主模块,其他模块为被同步的从模块。上述多个模块可以是多个芯片。相应的数字信号同步处理流程如图1所示,包括:
步骤110,对分别输入多个模块的多路采样数据打上时标,且对相同时刻采样得到的采样数据打上的时标相同;
本实施例中,将序号标记作为时标,为多路采样数据打上时标的具体方式可以为:序号标记是与采样时钟域的采样数据同步的,因此在采样时钟域对多路采样数据打上序号标记,各路采样数据打序号标记的开始时刻和初始序号(如,可以为0或某个预先指定的整数)均相同,序号标记在每个采样时钟周期自动加n或减n,达到设定的最大值或最小值后从该初始序号重新开始其中,n为1或大于1的整数。
为了保证相同时刻的采样数据有相同的序号标记,可以利用打序号标记开始指示信号来统一各模块对各路采样数据打序号标记的开始时刻。对多路采样数据打上时标可以按以下方式启动:主模块收到系统用于控制各模块开始打时标的第一配置信号后,生成与采样时钟同步的打时标开始指示信号并输出到从模块;主模块和从模块检测到该打时标开始指示信号后,开始在每个采样时钟时期对采样数据打上时标。
芯片设计的功耗是一个重要指标,当采样数据同步过程完成以后,不需要再打序号标记。本实施例中,系统可以向主模块重新配置用于控制各模块停止打时标的第二配置信号,以停止打序号标记过程。主模块收到系统用于控制各模块停止打时标的第二配置信号后,生成与采样时钟同步的打时标停止指示信号并输出到从模块;主模块和从模块检测到该打时标停止指示信号后,停止对采样数据打上时标。
上述控制各模块开始/停止打时标的配置信号(包括第一配置信号和第二配置信号)如果是在系统时钟域配置的,可利用采样时钟对配置信号同步锁存去除亚稳态,锁存后输出的信号再作为打序号标记开始/停止指示信号。
序号标记可以添加在采样数据的设定位置,如采样数据的开始或结束位置。序号标记的比特宽度可以根据采样数据同步的总体时延来确定。
需要进行同步的模块所对应的采样数据打上序号标记以后,各模块根据序号标记就可以判断当前处理的采样数据所属的时刻,就可以开始采样数据同步过程。
步骤120,主模块对采样数据进行处理,并将开始处理的采样数据的时标信息传送到从模块;
步骤130,从模块收到所述时标信息后,对具有相同时标的采样数据进行与主模块相同的处理。
对采样数据的处理可以是各种各样的处理,如读、写、运算等等。在某些处理下,主模块还可以向从模块传送一些操作信息,如地址等其他参数。
在一个实例中,各模块需要实现采样数据的同步存储,将相同时刻的采样数据存储到存储器(如FIFO)的相同地址中。此时,主模块进行存储处理时,可以记录存储的第一个采样数据的存储地址和时标,作为运算参数传送到从模块。从模块根据主模块传送的所述时标和存储地址的对应关系,以及当前要存储的采样数据的序号标记确定当前的存储地址。例如,主模块开始处理的采样数据的时标为序号标记50,存储在地址200中,从模块获得该时标和存储地址的对应关系后,如果当前要存储的采样数据为100,则可以确定当前的存储地址为250。当然,所述主模块和从模块的存储地址应按相同方式变化。
在另一实例中,各模块需要对采样数据进行同步运算,该运算应基于相同时间段的采样数据进行。此时,主模块可以将此次运算的第一个采样数据的时标作为运算参数传送到从模块,从模块根据该时标找到相应的采样数据,从该采样数据开始所述运算。在该过程中,主模块还可以指定运算针对的采样数据的范围信息(如数据总长度或采样数据个数等)或运算的最后一个采样数据的时标,也作为运算参数传送到从模块。从模块就可以根据该范围信息或最后一个采样数据的时标确定运算的最后一个采样数据,从而针对相同的采样数据进行相同运算了。
图2为本实施例多模块数字信号同步处理装置的结构图,如图所示,包括多个模块,0#模块为作为同步源的采样数据同步主模块,0#~n#模块为需要被同步的采样数据同步从模块。图中还示出了一个主控模块,该主控模块可以独立的处理芯片如通用处理器、ASIC等,也可以和0#模块0包含在同一芯片中,主控制模块、主模块和从模块之间具有数据/控制接口。在一个实例中,0#~n#模块是相同的基带处理芯片。上述各模块具有独立的中频采样数据接口,可以具有相同或不同的中频采样数据输入,各模块的采样时钟一般来说是相同的。
上述每一个模块可以是一个芯片,这些芯片可以是相同的。主模块可以是多个芯片中工作于主芯片模式的芯片,从模块可以是多个芯片中工作于从芯片模式的芯片,芯片的主芯片模式和从芯片模式可以灵活配置。当然,主模块和从模块也可以是不同的芯片,将某个模块固定作为主模块。
主模块和从模块均包括时标标记单元(图2中未示出),用于对输入本模块的一路采样数据打上时标;各时标标记单元为相同时刻采样得到的采样数据打上的时标相同。
主模块和从模块的时标标记单元对输入本模块的一路采样数据打上时标的方式可以如下:从同一时刻开始对采样数据打上序号标记且各时标标记单元使用相同的初始序号,所述序号标记在每个采样时钟周期自动加n,达到设定的最大值后从该初始序号重新开始,其中,n为1或大于1的整数。
主模块还包括主同步处理单元,用于对采样数据进行处理,并将开始处理的采样数据的时标信息传送到所述从模块;
从模块还包括从同步处理单元,用于根据收到的所述时标信息,对具有相同时标的采样数据进行与所述主模块相同的处理。
主模块和从模块的具体处理的同步,可以参照本实施例方法中的描述。
为了实现主模块和从模块在同一时刻开始对采样数据打上时标,主模块可以产生打序号标记开始指示信号,同时提供给本模块和从模块使用。为此,主模块还包括配置信号寄存器和锁存器,如图3所示,其中:
所述配置信号寄存器,用于暂存系统用于控制各模块开始打序号标记的第一配置信号并将该第一配置信号输出到所述锁存器;
所述锁存器,用于接收第一配置信号并利用采样时钟对该第一配置信号进行同步锁存,锁存后输出的信号作为打序号标记开始指示信号输出到所述主模块和从模块的时标标记单元;
所述主模块和从模块的时标标记单元检测到打序号标记开始指示信号后,开始对采样数据打上序号标记。
为了实现主模块和从模块在同一时刻停止对采样数据打上时标,上述配置信号寄存器和锁存器还可以具有以下功能,其中:
所述配置信号寄存器,还用于暂存系统用于控制各模块停止打序号标记的第二配置信号并将该第二配置信号输出到所述锁存器;
所述锁存器,用于接收该第二配置信号并利用采样时钟对该第二配置信号进行同步锁存,锁存后输出的信号作为打序号标记停止指示信号输出到所述主模块和从模块的时标标记单元;
所述主模块和从模块的时标标记单元检测到打序号标记停止指示信号后,停止对采样数据打上序号标记。
对于根据工作模式来决定主模块和从模块的各个模块来说,每一模块中均可以设置上述配置信号寄存器和锁存器。第一配置信号和第二配置信号可以由主控模块写入主模块内的配置信号寄存器,打序号标记开始指示信号和打序号标记停止指示信号可以利用同一信号线来传输,如在信号电平为1时,表示传输的是打序号标记开始指示信号,在信号电平为0时,表示传输的是打序号标记停止指示信号。
在图2的示例中,进行采样数据同步时,可以由主控模块配置采样数据同步主模块,产生打序号标记开始指示信号和打序号标记停止指示信号,作用于0#~n#模块,使得各模块对同时刻的中频数据打上相同的序号标记,然后进行同步,方法如前所述。打序号标记开始/停止指示信号需要在板级传输,主模块将打序号标记开始/停止指示信号输出到片外,通过板级连接输入到各个从模块。从模块接收外部的打序号标记开始/停止指示信号后,开始/停止对采样数据打上时标。
上述方法的一个应用是GPS双频接收机,接收机的组成如图4所示,卫星信号经过不同的射频前端以后,采用同一时钟进行A/D采样并将采样后得到的L1和L2频率的数字中频信号分别送入0#基带处理芯片和1#基带处理芯片,两个基带处理芯片使用相同的采样时钟并由CPU控制,其中,0#基带处理芯片作为主模块,1#基带处理芯片作为从模块。依靠本发明的同步机制可以实现GPS双频信号的同步跟踪处理。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成,所述程序可以存储于计算机可读存储介质中,如只读存储器、磁盘或光盘等。可选地,上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现,相应地,上述实施例中的各模块/单元可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (13)
1.一种多模块数字信号同步处理方法,包括:
对分别输入多个模块的多路采样数据打上时标,且对相同时刻采样得到的采样数据打上的时标相同;所述多个模块需同步处理采样数据,其中一个模块是作为同步源的主模块,其他模块为被同步的从模块;
所述主模块对采样数据进行处理,并将开始处理的采样数据的时标信息传送到所述从模块;
所述从模块根据收到的所述时标信息,对具有相同时标的采样数据进行与所述主模块相同的处理。
2.如权利要求1所述的方法,其特征在于:
所述时标为序号标记,所述对多路采样数据打上时标的方式如下:在采样时钟域对多路采样数据打上序号标记,各路采样数据开始打序号标记的时刻和初始序号均相同,所述序号标记在每个采样时钟周期自动加或减n,达到设定的最大值或最小值后从该初始序号重新开始,其中,n为1或大于1的整数。
3.如权利要求1或2所述的方法,其特征在于:
所述对多路采样数据打上时标按以下方式启动:所述主模块收到系统用于控制各模块开始打时标的第一配置信号后,生成与采样时钟同步的打时标开始指示信号并输出到所述从模块;所述主模块和从模块检测到该打时标开始指示信号后,开始在每个采样时钟时期对采样数据打上时标。
4.如权利要求3所述的方法,其特征在于:
所述对多路采样数据打上时标启动后,按以下方式停止:所述主模块收到系统用于控制各模块停止打时标的第二配置信号后,生成与采样时钟同步的打时标停止指示信号并输出到所述从模块;所述主模块和从模块检测到该打时标停止指示信号后,停止对采样数据打上时标。
5.如权利要求1或2或4所述的方法,其特征在于:
所述处理包括对采样数据的存储;
所述主模块对采样数据进行存储,并将存储参数传送到所述从模块,所述存储参数包含所述主模块此次存储的第一个采样数据的时标和对应的存储地址;所述从模块根据主模块传送的所述时标和存储地址的对应关系,以及当前要存储的采样数据的时标确定当前的存储地址;
在存储处理过程中,所述主模块和从模块的存储地址按相同方式变化。
6.如权利要求1或2或4所述的方法,其特征在于:
所述处理包括对采样数据的运算;
所述主模块对采样数据进行运算,并将运算参数传送到从模块,所述运算参数包含所述主模块此次运算的第一个采样数据的时标;所述从模块根据主模块传送的该第一个采样数据的时标在本模块找到相应的采样数据,从该采样数据开始所述运算。
7.如权利要求6所述的方法,其特征在于:
所述主模块向从模块传送的运算参数还包括所述主模块此次运算的采样数据的范围信息或此次运算的最后一个采样数据的时标;所述从模块根据主模块传送的该范围信息或最后一个采样数据的时标,确定运算的最后一个采样数据。
8.如权利要求1所述的方法,其特征在于,所述多个模块为多个芯片。
9.一种多模块数字信号同步处理装置,包括相互连接的需同步处理采样数据的多个模块,其特征在于,所述多个模块中有一个作为同步源的主模块,其他为被同步的从模块,其中;
所述主模块和从模块均包括时标标记单元,用于对输入本模块的一路采样数据打上时标;各时标标记单元为相同时刻采样得到的采样数据打上的时标相同;
所述主模块还包括主同步处理单元,用于对采样数据进行处理,并将开始处理的采样数据的时标信息传送到所述从模块;
所述从模块还包括从同步处理单元,用于根据收到的所述时标信息,对具有相同时标的采样数据进行与所述主模块相同的处理。
10.如权利要求9所述的装置,其特征在于:
所述主模块和从模块的时标标记单元对输入本模块的一路采样数据打上时标的方式如下:从同一时刻开始对采样数据打上序号标记且各时标标记单元使用相同的初始序号,所述序号标记在每个采样时钟周期自动加或减n,达到设定的最大值或最小值后从该初始序号重新开始,其中,n为1或大于1的整数。
11.如权利要求9或10所述的装置,其特征在于:
所述主模块还包括配置信号寄存器和锁存器,其中:
所述配置信号寄存器,用于暂存系统用于控制各模块开始打序号标记的第一配置信号并将该第一配置信号输出到所述锁存器;
所述锁存器,用于接收该第一配置信号并利用采样时钟对该第一配置信号进行同步锁存,锁存后输出的信号作为打序号标记开始指示信号输出到所述主模块和从模块的时标标记单元;
所述主模块和从模块的时标标记单元检测到打序号标记开始指示信号后,开始对采样数据打上序号标记。
12.如权利要求11所述的装置,其特征在于:
所述配置信号寄存器还用于暂存系统用于控制各模块停止打序号标记的第二配置信号并将该第二配置信号输出到所述锁存器;
所述锁存器,用于接收该第二配置信号并利用采样时钟对该第二配置信号进行同步锁存,锁存后输出的信号作为打序号标记停止指示信号输出到所述主模块和从模块的时标标记单元;
所述主模块和从模块的时标标记单元检测到打序号标记停止指示信号后,停止对采样数据打上时标。
13.如权利要求9所述的装置,其特征在于:
所述多个模块为多个芯片,所述主模块指所述多个芯片中工作于主芯片模式的芯片,所述从模块指所述多个芯片中工作于从芯片模式的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010550029.9A CN102045156B (zh) | 2010-11-18 | 2010-11-18 | 一种多模块数字信号同步处理方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010550029.9A CN102045156B (zh) | 2010-11-18 | 2010-11-18 | 一种多模块数字信号同步处理方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102045156A true CN102045156A (zh) | 2011-05-04 |
CN102045156B CN102045156B (zh) | 2014-12-10 |
Family
ID=43910979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010550029.9A Active CN102045156B (zh) | 2010-11-18 | 2010-11-18 | 一种多模块数字信号同步处理方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102045156B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110646709A (zh) * | 2019-09-29 | 2020-01-03 | 南瑞集团有限公司 | 一种适用于次同步振荡监控装置的数据汇集方法及系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1474190A (zh) * | 2003-08-12 | 2004-02-11 | 武汉大学 | 一种采用多端信号的输电线路精确故障定位方法及装置 |
CN1936605A (zh) * | 2006-10-10 | 2007-03-28 | 浙江大学 | 一种同步时标可自由设定的广域电网相量同步测量装置 |
CN101316160A (zh) * | 2008-06-11 | 2008-12-03 | 南京磐能电力科技股份有限公司 | 多节点同步采样和数据传输方法 |
US7738501B2 (en) * | 2005-04-15 | 2010-06-15 | Zarlink Semiconductor, Inc. | Method of recovering timing over a granular packet network |
CN101771528A (zh) * | 2008-12-31 | 2010-07-07 | 华为技术有限公司 | 实现时钟同步的方法、装置和系统 |
CN101882989A (zh) * | 2010-05-28 | 2010-11-10 | 四川大学 | 基于分布集成录波器并行总线的同步方法 |
-
2010
- 2010-11-18 CN CN201010550029.9A patent/CN102045156B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1474190A (zh) * | 2003-08-12 | 2004-02-11 | 武汉大学 | 一种采用多端信号的输电线路精确故障定位方法及装置 |
US7738501B2 (en) * | 2005-04-15 | 2010-06-15 | Zarlink Semiconductor, Inc. | Method of recovering timing over a granular packet network |
CN1936605A (zh) * | 2006-10-10 | 2007-03-28 | 浙江大学 | 一种同步时标可自由设定的广域电网相量同步测量装置 |
CN101316160A (zh) * | 2008-06-11 | 2008-12-03 | 南京磐能电力科技股份有限公司 | 多节点同步采样和数据传输方法 |
CN101771528A (zh) * | 2008-12-31 | 2010-07-07 | 华为技术有限公司 | 实现时钟同步的方法、装置和系统 |
CN101882989A (zh) * | 2010-05-28 | 2010-11-10 | 四川大学 | 基于分布集成录波器并行总线的同步方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110646709A (zh) * | 2019-09-29 | 2020-01-03 | 南瑞集团有限公司 | 一种适用于次同步振荡监控装置的数据汇集方法及系统 |
CN110646709B (zh) * | 2019-09-29 | 2022-08-23 | 南瑞集团有限公司 | 一种适用于次同步振荡监控装置的数据汇集方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN102045156B (zh) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110870229B (zh) | 用于使从设备同步的技术 | |
CN108604217B (zh) | 用于跨多个设备的低等待时间低不确定性定时器同步机制的方法和装置 | |
CN101382589B (zh) | 用于获得全球导航卫星系统时间的方法及其装置 | |
US8689035B2 (en) | Communication system, communication interface, and synchronization method | |
CN109863463A (zh) | Ic芯片的时序 | |
US8688874B2 (en) | Method and system for reducing triggering latency in universal serial bus data acquisition | |
CN110543437A (zh) | 跨时钟域的延迟同步 | |
CN100559750C (zh) | 接收并行数据的装置及其方法 | |
JP2000252968A (ja) | マルチモード装置においてシステム内同期を実現するための方法及び回路構成 | |
CN103149579A (zh) | 向传统导航卫星系统接收器中增加多系统功能 | |
JP4440256B2 (ja) | プログラマブル・クロックを備える無線周波数からベースバンドへのシリアルなインターフェース | |
KR20080067685A (ko) | Gps 수신기의 타임라인 관리 | |
US8284820B2 (en) | Shared processor architecture applied to functional stages configured in a receiver system for processing signals from different transmitter systems and method thereof | |
CN102045156B (zh) | 一种多模块数字信号同步处理方法及装置 | |
US8615031B2 (en) | Signal processing method, correlator, software signal receiver by using code cycle | |
CN108351629B (zh) | 功能单元及控制装置 | |
CN114528998B (zh) | 用于量子测控系统的多板卡信号同步方法、设备及介质 | |
JP2012054702A (ja) | Dllを共用してサンプリング位相設定を行うホストコントローラ | |
US10241212B2 (en) | Methods and receivers for processing GNSS signals | |
US20120133380A1 (en) | Test apparatus and test method | |
CN101311871A (zh) | 用于同步集成电路的方法和设备 | |
CN112654082A (zh) | 一种计时装置、基站、定位系统、校准方法和定位方法 | |
US20020110204A1 (en) | Radiofrequency signal receiver with control means for the channels to be controlled | |
CN101449478B (zh) | 在cdma接收器中使用硬件和软件获取、跟踪以及主控的方法 | |
US20240069215A1 (en) | Method and apparatus for lowering processor loading |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |