CN102026005B - 用于h.264色度内插计算的操作方法 - Google Patents

用于h.264色度内插计算的操作方法 Download PDF

Info

Publication number
CN102026005B
CN102026005B CN2010106084074A CN201010608407A CN102026005B CN 102026005 B CN102026005 B CN 102026005B CN 2010106084074 A CN2010106084074 A CN 2010106084074A CN 201010608407 A CN201010608407 A CN 201010608407A CN 102026005 B CN102026005 B CN 102026005B
Authority
CN
China
Prior art keywords
data
pixel
row
colourity
chromatic value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010106084074A
Other languages
English (en)
Other versions
CN102026005A (zh
Inventor
范佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Holdings Ltd Co
Xinyuan Microelectronics (shanghai) Co Ltd
VeriSilicon Microelectronics Beijing Co Ltd
Original Assignee
VERISILICON HOLDINGS CO Ltd
VeriSilicon Microelectronics Shanghai Co Ltd
VeriSilicon Microelectronics Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VERISILICON HOLDINGS CO Ltd, VeriSilicon Microelectronics Shanghai Co Ltd, VeriSilicon Microelectronics Beijing Co Ltd filed Critical VERISILICON HOLDINGS CO Ltd
Priority to CN2010106084074A priority Critical patent/CN102026005B/zh
Publication of CN102026005A publication Critical patent/CN102026005A/zh
Application granted granted Critical
Publication of CN102026005B publication Critical patent/CN102026005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Color Television Image Signal Generators (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明提供一种用于H.264色度内插计算的操作方法,首先将至少三行连续像素点中每相邻两行或两列的相应两像素点的色度值两两组合形成各具有32bit的无符号数据,其中,每一行包含至少两个像素点,随后,基于所形成的各32bit的数据、内插点与相应像素点的位置偏移量、及H.264标准,进行4阶滤波的色度内插,以获得至少一32bit位的中间值,最后,将所述至少一中间值各自的低16bit位数据和高16bit位数据分别移位预设位,以获得行内插点的色度数据,由此,可实现一次色度内插计算得到两个内插结果,极大地提高了H.264色度内插计算速度。

Description

用于H.264色度内插计算的操作方法
技术领域
本发明属于数字信号处理领域,涉及一种用于H.264色度内插计算的操作方法。
背景技术
H.264是由ITU-T视频编码专家组(VCEG)和ISO/IEC动态图像专家组(MPEG)联合组成的联合视频组(JVT,Joint Video Team)提出的高度压缩数字视频编解码器标准。H.264视频标准相比以前的视频标准,具有更高压缩率,更高图像质量的优点,但带来的代价就是计算复杂度和计算量大大增加。
随着人们对视频图像分辨率和视频处理实时性的要求越来越高,视频编解码器的能力已成为制约视频处理技术发展的瓶颈,因此提高视频处理速度已成为视频处理领域的一个迫切要求。
提高视频处理速度可以从两方面入手:一方面采用具有更强大处理能力的处理器,例如使用主频更高、专用指令更多、数据位数更宽(如32位)的处理器,如ARM9,ARM11,C64x等主流处理器;另一方面是从视频处理的具体算法和实现入手,提高视频处理速度。
H.264的色度内插是一个4阶滤波器,一次色度内插的操作数是当前采样点位置的整像素点及其右方、下方、及对角线方向紧邻的3个整像素点。为了提供更逼真、更接近实际物体的影像,H.264视频标准支持1/8色度采样,为了提供更清晰的图像质量,在H.264高级档次中已支持YUV4:2:2甚至YUV4:4:4,也就是色度分量所占的比重已经达到甚至超过亮度分量,而H.264所支持的最小操作色度块达到2x2,4阶滤波器计算量也非常大,所以色度内插操作已成为H.264中耗时最多,计算量最大的模块之一。因此提高视频处理速度的一个重要方法就是加速色度内插计算。
下面先简要介绍H.264色度插值方法。
H.264色度内插介绍
如图1中所示,A、B、C和D为4个整像素点,(xFracC,yFracC)为以分数像素点为单位(即1/8个整像素点距离)的色度位置偏移量,(xC,yC)为内插采样点,各像素点的色度值以[·]表示,例如,像素点A的色度值为[A],由此,
则(xC,yC)的色度值=
((8-xFracC)*(8-yFracC)*[A]+xFracC*(8-yFracC)*[B]+
(8-xFracC)*yFracC*[C]+xFracC*yFracC*[D]+0x20)>>6       (1)
由上可见,如何简化计算,提高色度内插的处理速度,实已成为本领域技术人员亟待解决的问题。
发明内容
本发明的目的在于提供一种用于H.264色度内插计算的操作方法,以提升色度内插时的数据处理速度。
为了达到上述目的及其他目的,本发明提供的用于H.264色度内插计算的操作方法,用于计算像素点之间的内插点的色度值,其中,像素点的色度值以8bit表示,所述方法的包括步骤:1)将至少三行连续像素点中每相邻两行中处在同一列的两像素点的色度值两两组合形成各具有32bit的无符号数据,其中,每一行包含至少两个像素点,在各32bit的无符号数据中,沿列方向其位置在后的像素点的亮度值占据第17至24位,位置在前的像素点的亮度值占据第1至第8位;2)基于所形成的各32bit的数据、内插点与相应像素点的位置偏移量、及H.264标准,进行4阶滤波的色度内插,以获得至少一32bit位的中间值;以及3)将所述至少一中间值各自的低16bit位数据和高16bit位数据分别移位预设位,以获得行内插点的色度数据。
此外,本发明的用于H.264色度内插计算的操作方法,用于计算像素点之间的内插点的色度值,其中,像素点的色度值以8bit表示,所述方法的特征在于包括步骤:1)将至少三行连续像素点中每相邻两列中处在同一行的两像素点的色度值两两组合形成各具有32bit的无符号数据,其中,每一行包含至少两个像素点,在各32bit的无符号数据中,沿行方向其位置在后的像素点的亮度值占据第17至24位,位置在前的像素点的亮度值占据第1至第8位;2)基于所形成的各32bit的数据、内插点与相应像素点的位置偏移量、及H.264标准,进行4阶滤波的色度内插,以获得至少一32bit位的中间值;以及3)将所述至少一中间值各自的低16bit位数据和高16bit位数据分别移位预设位,以获得行内插点的色度数据。
其中,所述色度值可以是U分量值或者V分量值。
综上所述,本发明的用于H.264色度内插计算的操作方法通过将像素点的色度值进行两两组合,可使一次色度内插计算得到两个内插结果,极大地提高了H.264色度内插计算速度,从而有效加速了H.264编解码速度。
附图说明
图1为色度内插中的内插点位置与周围整像素点位置的关系的示意图。
图2为本发明的用于H.264色度内插计算的操作方法的流程图。
具体实施方式
请参阅图1和图2,本发明的用于H.264色度内插计算的操作方法用于计算像素点(即整像素点,如像素点A、B、C、D、E、F、G、H、I等)之间的内插点(也就是各分数像素点,如内插点a、b、c、d等)的色度值。其中,各像素点的色度值以8bit表示,例如,将其存放在一个32bit数据的最低8bit,该数据的高24bit等于0,色度值可以是U分量值,也可以是V分量值。
首先,将至少三行连续像素点中每相邻两行中处在同一列的两像素点的色度值两两组合形成各具有32bit的无符号数据,其中,每一行包含至少两个像素点,在各32bit的无符号数据中,沿行方向其位置在后的像素点的亮度值占据第17至24位,位置在前的像素点的亮度值占据第1至第8位。例如,如图1所示,将3行3列整像素点{{A,B,G},{C,D,H},{E,F,I}}的色度值两两组合,其中,各像素点的色度值以[·]表示,例如,像素点A的色度值表示为[A],两两合并后形成的32bit无符号数据{[A`]、[B`]、[G`]、[C`]、[D`]、[H`]},其中,在无符号数据[A`]中,像素点A的色度值占据第1至第8位,像素点C的色度值占据第17至24位;在无符号数据[B`]中,像素点B的色度值占据第1至第8位,像素点D的色度值占据第17至24位;在无符号数据[G`]中,像素点G的色度值占据第1至第8位,像素点H的色度值占据第17至24位;在无符号数据[C`]中,像素点C的色度值占据第1至第8位,像素点E的色度值占据第17至24位;在无符号数据[D`]中,像素点D的色度值占据第1至第8位,像素点F的色度值占据第17至24位;在无符号数据[H`]中,像素点H的色度值占据第1至第8位,像素点I的色度值占据第17至24位。各无符号数据的获得方式可以是如下方式:
将两像素点中在下方的像素点的色度值左移16位,再与上方像素点的色度值进行或运算,例如,像素点A和像素点C组合时,将像素点A下方的像素点C的色度值左移16位,再与像素点C上方的像素点A进行或(|)运算,由此,两两组合即为:
[A`]=[A]|([C]<<16);[B`]=[B]|([D]<<16);[G`]=[G]|([H]<<16);
[C`]=[C]|([E]<<16);[D`]=[D]|([F]<<16);[H`]=[H]|([I]<<16);
其中,形成的32位的无符号数据中的第24至31位及8至15都为0。
接着,基于所形成的各32bit的数据、内插点与相应像素点的位置偏移量、及H.264标准,进行4阶滤波的色度内插,以获得至少一32bit位的中间值。例如,基于上述获得的各无符号数据、内插点a、b、c、和d等与相应像素点位置偏移量,进行色度内插,即:
T0`=((8-xFracC)*(8-yFracC)*[A`]+xFracC*(8-yFracC)*[B`]+
(8-xFracC)*yFracC*[C`]+xFracC*yFracC*[D`]+0x200020);
T1`=((8-xFracC)*(8-yFracC)*[B`]+xFracC*(8-yFracC)*[G`]+
(8-xFracC)*yFracC*[D`]+xFracC*yFracC*[H`]+0x200020);
其中,(xFracC,yFracC)为以分数像素点为单位(即1/8个整像素点距离)的色度位置偏移量,具体如图1所示。
接着,将所述至少一中间值,例如,T0`、T1`,各自的低16bit位数据和高16bit位数据分别移位预设位,以获得行内插点的色度数据。例如T0`的低16bit位数据T00、高16bit位数据T01、T1`的低16bit位数据T10、高16bit位数据T11即为:
T00=T0`[15:0];
T01=T0`[31:16];
T10=T1`[15:0];
T11=T1`[31:16];
各数据移位6位后,即为:
R00=T00>>6;
R01=T01>>6;
R10=T10>>6;
R11=T11>>6;
其中,R00、R01、R10和R11为色度内插所得的四个内插结果,分别对应于图1中内插点a、b、c及d的四个色度值。
此外,本领域技术人员应该理解,上述是以3行3列整像素点为例进行说明,因此,内插计算后可获得4个内插点的色度值,事实上,并非以此为限,例如,也可仅仅对3行2列的像素点进行色度内插,如此,计算后可获得2个内插点的色度值,还可对4行或4行以上内插处理,在此不再一一详述。
再者,本发明的用于H.264色度内插计算的操作方法还可用于列内插计算,即:将至少三行连续像素点中每相邻两列中处在同一行的两像素点的色度值两两组合形成各具有32bit的无符号数据,其中,每一行包含至少两个像素点,在各32bit的无符号数据中,沿行方向其位置在后的像素点的亮度值占据第17至24位,位置在前的像素点的亮度值占据第1至第8位。仍以图1为例,将3行3列整像素点{{A,B,G},{C,D,H},{E,F,I}}的色度值两两组合,其中,各像素点的色度值以[·]表示,例如,像素点A的色度值表示为[A],两两合并后形成的32bit无符号数据{[A`]、[C`]、[E`]、[B`]、[D`]、[F`]},其中,在无符号数据[A`]中,像素点A的色度值占据第1至第8位,像素点B的色度值占据第17至24位;在无符号数据[C`]中,像素点C的色度值占据第1至第8位,像素点D的色度值占据第17至24位;在无符号数据[E`]中,像素点E的色度值占据第1至第8位,像素点F的色度值占据第17至24位;在无符号数据[B`]中,像素点B的色度值占据第1至第8位,像素点G的色度值占据第17至24位;在无符号数据[D`]中,像素点D的色度值占据第1至第8位,像素点H的色度值占据第17至24位;在无符号数据[F`]中,像素点F的色度值占据第1至第8位,像素点I的色度值占据第17至24位。
接着,基于所形成的各32bit的数据、内插点与相应像素点的位置偏移量、及H.264标准,进行4阶滤波的色度内插,以获得至少一32bit位的中间值,此处理过程如前类似,在此不再重述。
最后,将所述至少一中间值各自的低16bit位数据和高16bit位数据分别移位预设位,例如,6位,即可获得行内插点的色度数据。
综上所述,本发明的用于H.264色度内插计算的操作方法根据H.264色度内插计算的特点和处理器的硬件结构,只需要对像素点的色度值进行两两组合,可使一次色度内插计算得到两个内插结果,极大地提高了H.264色度内插计算速度,从而有效加速了H.264编解码速度。
上述实施例仅列示性说明本发明的原理及功效,而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下,对上述实施例进行修改。因此,本发明的权利保护范围,应如权利要求书所列。

Claims (5)

1.一种用于H.264色度内插计算的操作方法,用于计算像素点之间的内插点的色度值,其中,像素点的色度值以8bit表示,所述方法的特征在于包括步骤:
1)将至少三行连续像素点中每相邻两行中处在同一列的两像素点的色度值两两组合形成各具有32bit的无符号数据,其中,每一行包含至少两个像素点,在各32bit的无符号数据中,沿列方向其位置在后的像素点的亮度值占据第17至24位,位置在前的像素点的亮度值占据第1至第8位;
2)基于所形成的各32bit的数据、内插点与相应像素点的位置偏移量、及H.264标准,进行4阶滤波的色度内插,以获得至少一32bit的中间值;
3)将所述至少一中间值各自的低16bit数据和高16bit数据分别右移6位,以获得行内插点的色度数据。
2.如权利要求1所述的用于H.264色度内插计算的操作方法,其特征在于:每一行包括3个像素点。
3.如权利要求1所述的用于H.264色度内插计算的操作方法,其特征在于:所述色度值包括U分量值或V分量值。
4.一种用于H.264色度内插计算的操作方法,用于计算像素点之间的内插点的色度值,其中,像素点的色度值以8bit表示,所述方法的特征在于包括步骤:
1)将至少三行连续像素点中每相邻两列中处在同一行的两像素点的色度值两两组合形成各具有32bit的无符号数据,其中,每一行包含至少两个像素点,在各32bit的无符号数据中,沿行方向其位置在后的像素点的亮度值占据第17至24位,位置在前的像素点的亮度值占据第1至第8位;
2)基于所形成的各32bit的数据、内插点与相应像素点的位置偏移量、及H.264标准,进行4阶滤波的色度内插,以获得至少一32bit的中间值;
3)将所述至少一中间值各自的低16bit数据和高16bit数据分别右移6位,以获得行内插点的色度数据。
5.如权利要求4所述的用于H.264色度内插计算的操作方法,其特征在于:所述色度值包括U分量值或V分量值。 
CN2010106084074A 2010-12-23 2010-12-23 用于h.264色度内插计算的操作方法 Active CN102026005B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010106084074A CN102026005B (zh) 2010-12-23 2010-12-23 用于h.264色度内插计算的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010106084074A CN102026005B (zh) 2010-12-23 2010-12-23 用于h.264色度内插计算的操作方法

Publications (2)

Publication Number Publication Date
CN102026005A CN102026005A (zh) 2011-04-20
CN102026005B true CN102026005B (zh) 2012-11-07

Family

ID=43866773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106084074A Active CN102026005B (zh) 2010-12-23 2010-12-23 用于h.264色度内插计算的操作方法

Country Status (1)

Country Link
CN (1) CN102026005B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1852434A (zh) * 2006-05-18 2006-10-25 上海交通大学 Avs/h.264色度插值的硬件实现方法及其装置
CN1964493A (zh) * 2006-12-01 2007-05-16 清华大学 H.264解码器的运动补偿插值方法
CN101325719A (zh) * 2008-07-30 2008-12-17 北京中星微电子有限公司 一种图像色度1/4插值方法及其装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006124885A2 (en) * 2005-05-12 2006-11-23 Kylintv, Inc. Codec for iptv
KR100800761B1 (ko) * 2006-10-19 2008-02-01 삼성전자주식회사 계산량을 최소화하는 색차 신호의 보간 방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1852434A (zh) * 2006-05-18 2006-10-25 上海交通大学 Avs/h.264色度插值的硬件实现方法及其装置
CN1964493A (zh) * 2006-12-01 2007-05-16 清华大学 H.264解码器的运动补偿插值方法
CN101325719A (zh) * 2008-07-30 2008-12-17 北京中星微电子有限公司 一种图像色度1/4插值方法及其装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
范佑,等.H_264中整像素和分数像素快速搜索算法.《浙江大学学报(工学版)》.2008,第42卷(第02期), *
赵子梁,等.H.264/AVC中1/4精度内插算法的硬件设计与实现.《中国图象图形学报》.2007,第12卷(第10期), *

Also Published As

Publication number Publication date
CN102026005A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
US11197024B2 (en) Luma-based chroma intra-prediction for video coding
US11910006B2 (en) Intra block copy (IntraBC) cost estimation
US8212823B2 (en) Systems and methods for accelerating sub-pixel interpolation in video processing applications
CN104205845B (zh) 具有统一位宽乘法器的lm模式
TWI482117B (zh) 可程式視訊處理單元之系統與處理方法
CN103260018B (zh) 帧内图像预测编解码方法及视频编解码器
WO2013112739A1 (en) Simplification of lm mode
US7958177B2 (en) Method of parallelly filtering input data words to obtain final output data words containing packed half-pel pixels
Wige et al. Sample-based weighted prediction with directional template matching for HEVC lossless coding
CN1435054A (zh) 用于进行视频图像解码的方法和装置
CN104471937A (zh) 编码装置、解码装置以及程序
JP2022525943A (ja) オプティカルフローベースのビデオフレーム間予測
CN115380532A (zh) 一种帧间预测方法、编码器、解码器及存储介质
CN102026005B (zh) 用于h.264色度内插计算的操作方法
CN113068030B (zh) 视频图像分量预测方法及装置、计算机存储介质
US20150124879A1 (en) Intra prediction device for image
EP2839437B1 (en) View synthesis using low resolution depth maps
CN103533322B (zh) 将yuv帧转码成rgb帧的方法及装置
Fan et al. Co-ViSu: a Video Super-Resolution Accelerator Exploiting Codec Information Reuse
CN102014287B (zh) 用于h.264亮度内插计算的操作方法
RU2822447C2 (ru) Способ и оборудование взаимного прогнозирования
WO2017010664A1 (ko) 스케일러블 영상의 고속 부호화/복호화 방법 및 장치
Shi et al. Color correction and compression for multi-view video using H. 264 features
CN102638678B (zh) 视频编解码帧间图像预测方法及视频编解码器
CN117956168A (zh) 图像编解码方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Operation method for H.264 chromaticity interpolated calculation

Effective date of registration: 20170929

Granted publication date: 20121107

Pledgee: National integrated circuit industry investment fund, Limited by Share Ltd

Pledgor: VeriSilicon Holdings Co., Ltd.|VeriSilicon Microelectronics (Shanghai) Co., Ltd.|VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.|VeriSilicon Microelectronics (Beijing) Co., Ltd.

Registration number: 2017990000922

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20190415

Granted publication date: 20121107

Pledgee: National integrated circuit industry investment fund, Limited by Share Ltd

Pledgor: VeriSilicon Holdings Co., Ltd.|VeriSilicon Microelectronics (Shanghai) Co., Ltd.|VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.|VeriSilicon Microelectronics (Beijing) Co., Ltd.

Registration number: 2017990000922

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 119 and 120, Block A, Information Center Building, Zhongguancun Software Park, 8 Wangxi Road, Haidian District, Beijing

Co-patentee after: Xinyuan Microelectronics (Shanghai) Co., Ltd.

Patentee after: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Co-patentee after: Core holdings limited company

Address before: Room 119 and 120, Block A, Information Center Building, Zhongguancun Software Park, 8 Wangxi Road, Haidian District, Beijing, 100193

Co-patentee before: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

Patentee before: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Co-patentee before: VeriSilicon Holdings Co., Ltd.