CN102017410B - 开关电容器抽选器 - Google Patents

开关电容器抽选器 Download PDF

Info

Publication number
CN102017410B
CN102017410B CN200980116665.6A CN200980116665A CN102017410B CN 102017410 B CN102017410 B CN 102017410B CN 200980116665 A CN200980116665 A CN 200980116665A CN 102017410 B CN102017410 B CN 102017410B
Authority
CN
China
Prior art keywords
sampling capacitor
capacitor device
coupled
base plate
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980116665.6A
Other languages
English (en)
Other versions
CN102017410A (zh
Inventor
卢塞尔·法格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102017410A publication Critical patent/CN102017410A/zh
Application granted granted Critical
Publication of CN102017410B publication Critical patent/CN102017410B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

本发明描述一种开关电容器抽选器，其可衰减位于输出样本速率的奇次谐波处的不良信号分量。在一种设计中，所述开关电容器抽选器包括至少一个取样电容器和多个开关。对于每一取样电容器来说，当选择所述电容器用于顶部充电时，顶板通过第一输入信号充电，且当选择所述电容器用于底部充电时，底板通过第二输入信号充电。对于每一取样电容器来说，当选择所述电容器用于读取时，所述顶板将其所存储的电荷提供到第一输出信号，且所述底板将其所存储的电荷提供到第二输出信号。所述开关将所述至少一个取样电容器耦合到所述第一和第二输入信号以用于充电且耦合到所述第一和第二输出信号以用于读取。

Description

开关电容器抽选器
技术领域
本发明大体上涉及电子元件，且更具体来说涉及一种抽选器。
背景技术
抽选器是以输入样本速率接收输入信号且以输出样本速率提供输出信号的电路块，所述输出样本速率为输入样本速率的分数。抽选过程可导致位于输出样本速率的谐波处的不良信号分量落在所要信号带宽内。这些不良信号分量将接着充当可使性能降级的噪声。抗混叠滤波器(anti-alias filter)可置于抽选器之前且可用以衰减可落在所要信号带宽内的不良信号分量。抗混叠滤波器视输入和输出样本速率以及不良信号分量的所要衰减量而定可为相对复杂的。期望以可降低硬件复杂度的方式执行抽选。
发明内容
本文中描述可衰减可归因于抽选而落在所要信号带宽内的某些不良信号分量的开关电容器抽选器。开关电容器抽选器可将差动输入信号取样到至少一个取样电容器的顶板和底板两者上。此顶部和底部取样可衰减位于输出样本速率的奇次谐波处的不良信号分量，其可放松抗混叠滤波器的要求。
在一种设计中，开关电容器抽选器包括至少一个取样电容器和多个开关。对于每一取样电容器来说，当选择电容器用于顶部充电时，顶板通过第一输入信号充电，且当选择电容器用于底部充电时，底板通过第二输入信号充电。顶部充电指代对电容器的顶板充电，且底部充电指代对电容器的底板充电。对于每一取样电容器来说，当选择电容器用于读取时，顶板将其所存储的电荷提供到第一输出信号，且底板将其所存储的电荷提供到第二输出信号。开关将所述至少一个取样电容器耦合到第一和第二输入信号以用于充电且耦合到第一和第二输出信号以用于读取。开关电容器抽选器可进一步包括耦合于第一输入信号与第二输入信号之间的输入电容器和/或耦合于第一输出信号与第二输出信号之间的输出电容器。第一和第二输入信号可用于输入样本速率处的差动输入信号。第一和第二输出信号可用于输出样本速率处的差动输出信号，所述输出样本速率可为输入样本速率的分数。
在一种设计中，开关电容器抽选器包括一个取样电容器和四个开关。当被选择用于顶部充电时，第一开关将第一输入信号耦合到取样电容器的顶板。当被选择用于底部充电时，第二开关将第二输入信号耦合到取样电容器的底板。当被选择用于读取时，第三开关将取样电容器的顶板耦合到第一输出信号。当被选择用于读取时，第四开关将取样电容器的底板耦合到第二输出信号。
在另一设计中，开关电容器抽选器包括两个取样电容器和八个开关。当第一和第二取样电容器被选择用于顶部充电时，第一和第二开关将第一输入信号分别耦合到第一和第二取样电容器的顶板。当第一和第二取样电容器被选择用于底部充电时，第三和第四开关将第二输入信号分别耦合到第一和第二取样电容器的底板。当第一和第二取样电容器被选择用于读取时，第五和第六开关将第一和第二取样电容器的顶板分别耦合到第一输出信号。当第一和第二取样电容器被选择用于读取时，第七和第八开关将第一和第二取样电容器的底板分别耦合到第二输出信号。
在又一设计中，开关电容器抽选器包括四个取样电容器和16个开关。当四个取样电容器被选择用于顶部充电时，四个开关将第一输入信号耦合到四个取样电容器的顶板。当四个取样电容器被选择用于底部充电时，另外四个开关将第二输入信号耦合到四个取样电容器的底板。当四个取样电容器被选择用于读取时，又另外四个开关将四个取样电容器的顶板耦合到第一输出信号。当四个取样电容器被选择用于读取时，最后四个开关将四个取样电容器的底板耦合到第二输出信号。
在上述设计中的每一者中，对于每一取样电容器来说，额外开关可用以当板正被充电时将未被充电的另一板耦合到参考电压。开关电容器抽选器中的开关可如下文所描述而操作。下文还进一步详细描述本发明的各个方面和特征。
附图说明
图1展示无线通信装置的框图。
图2展示离散时间滤波器和抽选器块的框图。
图3A展示常规抽选的频谱图。
图3B展示通过开关电容器抽选器进行的抽选的频谱图。
图4A展示具有一个取样电容器的开关电容器抽选器。
图4B展示图4A中的开关电容器抽选器的时序图。
图5A展示具有两个取样电容器的开关电容器抽选器。
图5B展示图5A中的开关电容器抽选器的时序图。
图6A展示具有四个取样电容器的开关电容器抽选器。
图6B展示图6A中的开关电容器抽选器的时序图。
图7展示用于开关电容器抽选器的可配置输入电容器。
图8展示用于执行抽选的过程。
具体实施方式
本文中所描述的开关电容器抽选器可用于例如无线通信、计算、网络连接、消费者电子元件等各种应用。开关电容器抽选器还可用于执行从较高样本速率到较低样本速率的抽选的任何装置。开关电容器抽选器可用于各种装置，例如无线通信装置、蜂窝式电话、广播接收器、个人数字助理(PDA)、手持式装置、无线调制解调器、膝上型计算机、无绳电话、蓝牙装置、消费者电子装置等。为清晰起见，下文描述开关电容器抽选器在无线通信装置中的使用，所述无线通信装置可为蜂窝式电话或某一其它装置。开关电容器抽选器可用于其中待避免混叠频带中存在的干扰信号(interferer)到所要信号内的子取样的接收器中。
图1展示无线通信装置100的设计的框图。在此设计中，无线装置100包括支持双向通信的接收器120和发射器140。大体来说，无线装置100可包括用于任何数目的通信系统和频带的任何数目的接收器和任何数目的发射器。
在接收路径上，天线112接收由基站发射的射频(RF)调制信号，且提供所接收的RF信号，所述所接收的RF信号经由RF单元114路由且提供到接收器120。RF单元114可包括RF开关和/或可多路复用RF信号用于发射和接收路径的双工器。在接收器120内，低噪声跨导放大器(LNTA)122放大所接收的RF信号(其可为电压信号)，且提供经放大的RF信号(其可为电流信号)。离散时间取样器124对经放大的RF信号取样且提供模拟样本。离散时间滤波器和抽选器块126对模拟样本进行滤波和抽选且提供第一经滤波的样本。放大器(Amp)128放大第一经滤波的样本且提供第一经放大的样本。离散时间滤波器和抽选器块130对第一经放大的样本进行滤波和抽选且提供第二经滤波的样本。放大器132放大第二经滤波的样本且提供第二经放大的样本。模/数转换器(ADC)134数字化第二经放大的样本且将数字样本提供到数字处理器150。数字样本可由数字处理器150内的数字滤波器152和/或其它处理单元处理。控制信号产生器136产生用于取样器124的取样时钟以及用于块126和130的控制信号。
在发射路径上，数字处理器150处理待发射的数据且将输出码片提供到发射器140。发射器140处理(例如，转换为模拟、滤波、放大和增频转换)输出码片以产生输出RF信号，所述输出RF信号经由RF单元114路由且经由天线112发射。为简单起见，发射器140的细节在图1中未展示。
数字处理器150可包括用于数据发射和接收以及其它功能的各种处理单元。举例来说，数字处理器150可包括数字信号处理器(DSP)、精简指令集计算机(RISC)处理器、中央处理单元(CPU)等。控制器/处理器160可控制无线装置100处的操作。存储器162可存储用于无线装置100的程序代码和数据。数据处理器150、控制器/处理器160和/或存储器162可实施于一个或一个以上专用集成电路(ASIC)和/或其它IC上。
图1展示接收器120的特定设计。大体来说，接收器120内的信号的处理可由一个或一个以上级的放大器、滤波器、抽选器、取样器等执行。可不同于图1中所示的配置来布置这些电路块。此外，图1中未展示的其它电路块也可用以处理接收器内的信号。举例来说，多个级的可变增益放大器(VGA)和低通滤波器可位于离散时间取样器124与ADC 134之间。也可忽略图1中的一些电路块。举例来说，可忽略块130和放大器132，且放大器128可直接驱动ADC 134。可将接收器120的全部或一部分实施于一个或一个以上RF集成电路(RFIC)、混合信号IC等上。
图2展示离散时间滤波器和抽选器块200的设计的框图，其可用于图1中的块126和130中的每一者。在块200内，抗混叠滤波器210以fs的输入样本速率接收模拟样本、对所述模拟样本滤波以衰减归因于后续抽选而可折叠于所要信号带宽内的不良信号分量，且以输入样本速率提供输入样本。开关电容器抽选器220接收且以因子N抽选输入样本，且以fout＝fs/N的输出样本速率提供输出样本，其中N可为任何整数值。离散时间滤波器230对来自抽选器220的输出样本滤波，且以输出样本速率提供经滤波的样本。本文中可互换地使用术语“样本”和“信号”。
图3A展示常规抽选的频谱图。抽选器的输入信号包括具有fsignal的双侧带宽且占据-fsignal/2到+fsignal/2的范围中的频率的所要信号310。因为输入信号处于fs的输入样本速率，所以输入信号的频谱每fs重复。以因子N进行的抽选导致居中于具有输出样本速率(其为m·fs/N，m＝1，...，N-1)的每个谐波处的不良信号分量向下折叠到DC。此混叠产生与所要信号重叠且充当对所要信号的噪声的不良信号分量。
图2中的抗混叠滤波器210可衰减输出样本速率的所有谐波处的不良信号分量。此归因于抽选接着将产生落在所要信号带宽内的少量不良信号分量。抗混叠滤波器210可经设计以具有(i)相对平坦通带以便避免使所要信号的频率响应失真，以及(ii)与所要信号最接近的输出样本速率的第一谐波处的不良信号分量的充分衰减。抗混叠滤波器210的复杂度可视所要信号带宽fsignal、输出样本速率fout和不良信号分量的所要衰减量而定，其中fout视输入样本速率fs和抽选因子N而定。大体来说，期望尽可能多地降低抗混叠滤波器210的复杂度。
在一方面中，可通过可将差动输入信号取样到抽选器内的至少一个取样电容器的顶部/正极和底部/负极板两者上的差动开关电容器结构来实施抽选器220。输出样本速率的奇次谐波(包括fs/N处的第一谐波)处的不良信号分量的高衰减可通过适当控制差动输入信号到取样电容器的顶板和底板上的取样来实现，如下文所描述。
图3B展示通过开关电容器抽选器220进行的抽选的频谱图。具有处于fs/N、3fs/N、...、(N-1)fs/N的输出样本速率的奇次谐波可通过抽选器220衰减。抗混叠滤波器210可接着经设计以衰减具有处于2fs/N、4fs/N、...、(N-2)fs/N的输出样本速率的偶次谐波。最接近的偶次谐波位于2fs/N处，而最接近的奇次谐波位于fs/N处。抗混叠滤波器210的要求可通过抽选器220放松整个倍频程(octave)。此接着可降低抗混叠滤波器210的复杂度，其可产生抗混叠滤波器210的较小面积、较低功率消耗和/或其它优势。
图4A展示具有单一取样电容器的开关电容器抽选器220a的设计的示意图。抽选器220a为图2中的抽选器220的一种设计。抽选器220a接收由分别位于输入节点Ap和An处的Inp和Inn信号构成的差动输入信号。抽选器220a以因子N抽选输入信号，其中N可为任何整数值。抽选器220a提供由分别位于输出节点Zp和Zn处的Outp和Outn信号构成的差动输出信号。
在抽选器220a内，输入电容器400将其顶板耦合到节点Ap且将其底板耦合到节点An。开关412耦合于节点Ap与节点Bp之间。开关414耦合于节点Bp与节点Zp之间。开关422耦合于参考电压Vref与节点Bp之间。Vref可为输入电路的共同模式电压且等于输出电路的共同电压。开关416耦合于节点An与节点Bn之间。开关418耦合于节点Bn与节点Zn之间。开关424耦合于参考电压与节点Bn之间。取样电容器410将其顶板耦合到节点Bp且将其底板耦合到节点Bn。输出电容器420将其顶板耦合到节点Zp且将其底板耦合到节点Zn。开关412、414、416、418、422和424分别由控制信号S1、S3、S2、S3、S2和S1断开和闭合。
在图4A中所示的设计中，输入电容器400直接耦合到差动输入信号，且输出电容器420直接耦合到差动输出信号。取样电容器410对差动输入信号进行取样且将其所存储的电荷提供到差动输出信号。可基于例如待呈现给前置电路(例如，抗混叠滤波器210)的电容、节点Ap和An处的所要电压摆动等各种因数来选择电容器400的电容。较大电容器400对应于较小电压摆动，且反之亦然。抽选器220a具有位于由电容器400和410的电容以及抽选因子N确定的频率处的极。电容器410的电容可经选择以获得抽选器220a的所要频率响应。电容器420的电容可基于后续电路(例如，滤波器230)来选择，且可小于电容器410的电容使得当电容器410耦合到输出时电压降不会过大。
就一些设计来说也可省略输入电容器400。就一些设计来说也可省略输出电容器420。在无输出电容器420的情形下，插入损耗可较大。
图4B展示在N＝4的状况下根据一种设计的图4A中的抽选器220a的控制信号的时序图。在此设计中，取样电容器410的顶板在顶部充电阶段期间充电且在读取阶段期间提供其所存储的电荷。取样电容器410的底板在底部充电阶段期间充电且在读取阶段期间提供其所存储的电荷。
对于从时间T1到时间T2的顶部充电阶段来说，断言S1信号，开关412和424闭合，且电容器410的顶板由Inp信号充电，电容器410的底板连接到Vref。开关424将电容器410的底板维持于已知电压，而电容器410的顶板经由开关412充电。对于从时间T3到时间T4的底部充电阶段来说，断言S2信号，开关416和422闭合，且电容器410的底板由Inn信号充电，电容器410的顶板连接到Vref。对于从时间T4到时间T5的读取阶段来说，断言S3信号，开关414和418闭合，且电容器410的顶板和底板分别将其所存储的电荷提供到Outp和Outn信号。
对于图4B中所示的设计，在任何给定时刻，充电或读取电容器410的至多一个板。顶板读取阶段应在底板充电时完成，且反之亦然。电容器410的每一板在每一输出样本周期的不同非重叠时间间隔中被充电和读取。
为简单起见，图4B展示时间对准的控制信号的上升和下降沿。还可产生控制信号使得上升沿发生在下降沿之后，使得在任何给定时刻仅断言一个控制信号。图4B还展示具有1.5个输入样本周期的持续时间的每一充电阶段和具有0.5个输入样本周期的持续时间的每一读取阶段。充电和读取阶段还可具有其它持续时间。每一读取阶段的持续时间可足够长以允许电容器410将其所存储的电荷提供到输出信号。每一充电阶段的持续时间可尽可能长以允许电容器410从输入信号俘获尽可能多的电荷。
在图4B中所示的一种设计中，可如下产生电容器410的底板的控制信号：
S n = R n + N 2 · T S , 等式(1)
其中Ts＝1/fs为一个输入样本周期，
Rn为取样电容器的顶板的控制信号，
Sn为取样电容器的底板的控制信号，且
n为控制信号的指数，例如，对于抽选器220a，n＝‘a1’或‘a2’。
在等式(1)中所示的设计中，底板的每一Sn信号从顶板的相应Rn信号延迟N/2个输入样本周期。此产生良好的抗混叠性能和输出样本速率的奇次谐波(其处于m·fs/N，m＝1，3，5，...，N-1)的高衰减。
在另一设计中，底板的每一Sn信号可从顶板的相应Rn信号延迟少于或多于N/2(例如，9N/16)个输入样本周期。此可提供输入信号的抗混叠和滤波两者。Rn信号的不同延迟量可提供不良信号分量的不同衰减量以及不同滤波器响应。
图5A展示具有两个取样电容器的开关电容器抽选器220b的设计的示意图。抽选器220b为图2中的抽选器220的另一设计。在抽选器220b内，输入电容器500将其顶板和底板分别耦合到输入节点Ap和An。开关512和514将一个末端耦合到节点Ap且将另一末端分别耦合到节点Bp和Cp。开关516和518将一个末端耦合到节点An且将另一末端分别耦合到节点Bn和Cn。开关522和526将一个末端耦合到Vref且将另一末端分别耦合到节点Bp和Bn。取样电容器510将其顶板和底板分别耦合到节点Bp和Bn。开关524和528将一个末端耦合到Vref且将另一末端分别耦合到节点Cp和Cn。取样电容器520将其顶板和底板分别耦合到节点Cp和Cn。开关532和534将一个末端耦合到节点Zp且将另一末端分别耦合到节点Bp和Cp。开关536和538将一个末端耦合到节点Zn且将另一末端分别耦合到节点Cn和Bn。输出电容器530将其顶板和底板分别耦合到输出节点Zp和Zn。开关512、514、516和518分别由控制信号S1、S2、S2和S1断开和闭合。开关522、524、526和528分别由控制信号S2、S1、S1和S2断开和闭合。开关532、534、536和538由控制信号S3一起断开和闭合。
在图5A中所示的设计中，输入电容器500直接耦合到差动输入信号，且输出电容器530直接耦合到差动输出信号。就一些设计来说，可省略输入电容器500和/或输出电容器530。取样电容器510和520对差动输入信号进行取样且将其所存储的电荷提供到差动输出信号。抽选器220b具有位于由电容器500、510和520的电容以及抽选因子N确定的频率处的极。可基于以上针对图4A中的抽选器220a所描述的考虑来选择电容器500、510、520和530的电容。电容器510和520可具有相同电容。电容器530的电容可小于电容器510和520的组合电容，使得当电容器510和520耦合到输出时，电压降不会过大。
图5B展示在N＝4的状况下根据一种设计的图5A中的抽选器220b的控制信号的时序图。在此设计中，取样电容器510和520的顶板在两个充电阶段期间充电且在读取阶段期间提供其所存储的电荷。取样电容器510和520的底板也在两个充电阶段期间充电且在读取阶段期间提供其所存储的电荷。
对于从时间T1到时间T2的第一充电阶段，断言S1信号，开关512和526闭合，且电容器510的顶板由Inp信号充电。开关518和524也闭合，且电容器520的底板由Inn信号充电。对于从时间T3到时间T4的第二充电阶段，断言S2信号，开关514和528闭合，且电容器520的顶板由Inp信号充电。开关516和522也闭合，且电容器510的底板由Inn信号充电。对于从时间T4到时间T5的读取阶段，断言S3信号，开关532、534、536和538闭合，电容器510和520的顶板将其所存储的电荷提供到Outp信号，且电容器510和520的底板将其所存储的电荷提供到Outn信号。
对于图5B中所示的设计，电容器510和520的顶板在两个非重叠时间间隔期间由Inp信号充电，且在每一输出样本周期中的第三非重叠时间间隔期间将其所存储的电荷提供到Outp信号。Inp信号因此在任何给定时刻对至多一个取样电容器的顶板充电。类似地，电容器510和520的底板在两个非重叠时间间隔期间由Inn信号充电，且在每一输出样本周期中的第三非重叠时间间隔期间将其所存储的电荷提供到Outn信号。Inn信号因此在任何给定时刻对至多一个电容器的底板充电。对于每一电容器，在任何给定时刻充电或读取至多一个板。在每一输出样本周期的不同非重叠时间间隔中充电和读取每一电容器的每一板。
图5A中的抽选器220b可具有少于图4A中的抽选器220a的插入损耗。在抽选器220a中，每一输入信号在一个读取阶段中对单一电容器410充电，所述读取阶段具有少于输入样本周期的一半的持续时间。在抽选器220b中，每一输入信号在两个读取阶段中对两个电容器510和520交替充电。这两个电容器可能够在两个读取阶段上从输入信号收集较多电荷，其接着可产生较少插入损耗。
图6A展示具有四个取样电容器的开关电容器抽选器220c的设计的示意图。抽选器220c为图2中的抽选器220的又一设计。抽选器220c包括输入电容器600、输出电容器650以及两个电容器组602和604。电容器600将其顶板和底板分别耦合到输入节点Ap和An。电容器650将其顶板和底板分别耦合到输出节点Zp和Zn。
在第一电容器组602内，开关612和614将一个末端耦合到节点Ap且将另一末端分别耦合到节点Bp和Cp。开关616和618将一个末端耦合到节点An且将另一末端分别耦合到节点Bn和Cn。开关622和626将一个末端耦合到Vref且将另一末端分别耦合到节点Bp和Bn。取样电容器610将其顶板和底板分别耦合到节点Bp和Bn。开关624和628将一个末端耦合到Vref且将另一末端分别耦合到节点Cp和Cn。取样电容器620将其顶板和底板分别耦合到节点Cp和Cn。开关632和634将一个末端耦合到节点Zp且将另一末端分别耦合到节点Bp和Cp。开关636和638将一个末端耦合到节点Zn且将另一末端分别耦合到节点Cn和Bn。开关612、614、616和618分别由控制信号S1、S2、S2和S1断开和闭合。开关622、624、626和628分别由控制信号S2、S1、S1和S2断开和闭合。开关632、634、636和638由控制信号S34一起断开和闭合。
在第二电容器组604内，开关642和644将一个末端耦合到节点Ap且将另一末端分别耦合到节点Dp和Ep。开关646和648将一个末端耦合到节点An且将另一末端分别耦合到节点Dn和En。开关652和656将一个末端耦合到Vref且将另一末端分别耦合到节点Dp和Dn。取样电容器630将其顶板和底板分别耦合到节点Dp和Dn。开关654和658将一个末端耦合到Vref且将另一末端分别耦合到节点Ep和En。取样电容器640将其顶板和底板分别耦合到节点Ep和En。开关662和664将一个末端耦合到节点Zp且将另一末端分别耦合到节点Dp和Ep。开关666和668将一个末端耦合到节点Zn且将另一末端分别耦合到节点En和Dn。开关642、644、646和648分别由控制信号S3、S4、S4和S3断开和闭合。开关652、654、656和658分别由控制信号S4、S3、S3和S4断开和闭合。开关662、664、666和668由控制信号S12一起断开和闭合。
在图6A中所示的设计中，输入电容器600直接耦合到差动输入信号，且输出电容器650直接耦合到差动输出信号。就一些设计来说，可省略输入电容器600和/或输出电容器650。取样电容器610、620、630和640对差动输入信号进行取样且将其所存储的电荷提供到差动输出信号。抽选器220c具有位于由电容器600、610、620、630和630的电容以及抽选因子N确定的频率处的极。可基于以上针对图4A中的抽选器220a所描述的考虑来选择电容器600、610、620、630和640的电容。电容器610、620、630和640可具有相同电容。
图6B展示在N＝4的状况下根据一种设计的图6A中的抽选器220c的控制信号的时序图。在此设计中，在每一输出样本周期的第一半中对取样电容器610和620的顶板和底板充电且在每一输出样本周期的第二半中读取取样电容器610和620的顶板和底板。在每一输出样本周期的第二半中对取样电容器630和640的顶板和底板充电且在每一输出样本周期的第一半中读取取样电容器630和640的顶板和底板。两个电容器组602和604以交错方式操作。
对于从时间T1到时间T2的第一充电阶段，断言S1信号，开关612、616、624和626闭合，电容器610的顶板由Inp信号充电，且电容器620的底板由Inn信号充电。对于从时间T2到时间T3的第二充电阶段，断言S2信号，开关614、616、622和628闭合，电容器610的底板由Inn信号充电，且电容器620的顶板由Inp信号充电。对于从时间T3到时间T5的第一读取阶段，断言S34信号，开关632、634、636和638闭合，电容器610和620的顶板将其所存储的电荷提供到Outp信号，且电容器610和620的底板将其所存储的电荷提供到Outn信号。
对于从时间T3到时间T4的第三充电阶段，断言S3信号，开关642、648、654和656闭合，电容器630的顶板由Inp信号充电，且电容器640的底板由Inn信号充电。对于从时间T4到时间T5的第四充电阶段，断言S4信号，开关644、646、652和658闭合，电容器630的底板由Inn信号充电，且电容器640的顶板由Inp信号充电。对于从时间T1到时间T3的第二读取阶段，断言S12信号，开关662、664、666和668闭合，电容器630和640的顶板和底板将其所存储的电荷提供到Outp信号，且电容器630和640的底板将其所存储的电荷提供到Outn信号。
对于图6B中所示的设计，四个取样电容器610、620、630和640的顶板在每一输出样本周期中的四个非重叠时间间隔期间由Inp信号充电。Inp信号因此在任何给定时刻对至多一个电容器的顶板充电。电容器610和620的顶板在其未被充电的时间间隔期间将其所存储的电荷提供到Outp信号。电容器630和640的顶板也在其未被充电的时间间隔期间将其所存储的电荷提供到Outp信号。类似地，四个取样电容器610、620、630和640的底板在每一输出样本周期中的四个非重叠时间间隔中由Inn信号充电。Inn信号因此在任何给定时刻对至多一个电容器的底板充电。电容器610和620的底板在其未被充电的时间间隔期间将其所存储的电荷提供到Outn信号。电容器630和640的底板也在其未被充电的时间间隔期间将其所存储的电荷提供到Outn信号。对于每一电容器，在任何给定时刻充电或读取至多一个板。在每一输出样本周期的不同非重叠时间间隔中充电和读取每一电容器的每一板。
图6A中的抽选器220c可具有少于图5A中的抽选器220b和图4A中的抽选器220a的插入损耗。对于抽选器220c，每一输入信号在可具有尽可能小的时间间隙的四个读取阶段中对四个取样电容器610、620、630和640充电。这些电容器可接着能够从输入信号收集尽可能多的电荷，其可产生较少插入损耗。
图4A、图5A和图6A展示可将差动输入信号取样到至少一个取样电容器的顶板和底板两者上的三个开关电容器抽选器设计。也可通过可具有取样电容器和开关的不同布置的其它设计来实施开关电容器抽选器。
图4B、图5B和图6B分别展示图4A、图5A和图6A中的开关电容器抽选器设计的三个实例时序图。也可以其它方式产生用于开关电容器抽选器中的开关的控制信号以允许每一取样电容器的每一板的充电和读取。
在图4A、图5A和图6A中所示的设计中，输入电容器400、500和600具有可基于以上所描述的考虑来选择的固定值。可能需要具有可配置输入电容器。
图7展示可分别用于图4A、图5A和图6A中的输入电容器400、500和600中的每一者的可配置输入电容器700的设计的示意图。在此设计中，输入电容器700包括并联耦合的K个电容器710a到710k，其中通常K＞1且在一种设计中K＝2。电容器710a直接耦合于节点Ap与An之间。电容器710b到710k分别与开关712b到712k串联耦合。电容器710和开关712的每一串联组合耦合于节点Ap与An之间。开关712b到712k分别由控制信号Vb到Vk断开和闭合。电容器710a到710k可具有相同或不同电容。
在图7中所示的设计中，电容器710a始终耦合于节点Ap与An之间。电容器710b到710k中的每一者可经由开关712b到712k中的相应一者耦合于节点Ap与An之间。在另一设计中，电容器710a还可经由开关选择性地耦合于节点Ap与An之间。
可基于所检测的沟道状况来选择跨越节点Ap和An的输入电容。大体来说，较高输入电容可提供输入信号的较多衰减，当检测到大阻断(blocker)时此情形可为合乎需要的。阻断是可远大于所要信号且在频率上可接近所要信号的不良信号。阻断也可称作人为干扰(jammer)。在一种设计中，如果检测到大阻断，那么电容器710b到710k中的一者或一者以上可耦合于节点Ap与An之间。额外电容器可衰减大阻断，其可避免后续电路块的饱和。如果未检测到大阻断，那么仅电容器710a可耦合于节点Ap与An之间。此可提供较大信号摆动，其可减少归因于噪声的降级。
图8展示用于执行抽选的过程800的设计。当选择至少一个取样电容器用于顶部充电时，可通过第一输入信号对所述取样电容器中的每一者的顶板充电(框812)。当选择至少一个取样电容器用于底部充电时，可通过第二输入信号对所述取样电容器中的每一者的底板充电(框814)。当选择每一取样电容器用于读取时，可将所存储的电荷从所述取样电容器的顶板和底板分别提供到第一和第二输出信号(框816)。
对于每一取样电容器，可在第一时间间隔中对顶板充电，且可在第二时间间隔中对底板充电。第一和第二时间间隔可具有相等持续时间。在一种设计中，第二时间间隔可从第一时间间隔延迟输出样本周期的一半。在另一设计中，第二时间间隔可从第一时间间隔延迟少于输出样本周期的一半。
可在每一输出样本周期中的至少一个非重叠第一时间间隔中对至少一个取样电容器的顶板充电，一个第一时间间隔用于每一取样电容器。可在每一输出样本周期中的至少一个非重叠第二时间间隔中对至少一个取样电容器的底板充电，一个第二时间间隔用于每一取样电容器。对于每一取样电容器，用于对顶板充电的第一时间间隔可与用于对底板充电的第二时间间隔未重叠。每一取样电容器的顶板和底板可在与用以对所述取样电容器充电的第一和第二时间间隔未重叠的时间间隔中分别耦合到第一和第二输出信号。
在一种设计中，使用多个取样电容器。可在每一输出样本周期中的多个非重叠时间间隔中对多个取样电容器的顶板充电，一个时间间隔用于每一取样电容器。可在每一输出样本周期中的多个非重叠时间间隔中对多个取样电容器的底板充电，一个时间间隔用于每一取样电容器。对于每一取样电容器，用于对顶板充电的时间间隔可与用于对底板充电的时间间隔未重叠，且用于读取顶板和底板的时间间隔可与用于对顶板和底板充电的时间间隔未重叠。
本文中所描述的开关电容器抽选器可实施于IC、模拟IC、RFIC、混合信号IC、ASIC、印刷电路板(PCB)、电子装置等上。也可通过例如互补金属氧化物半导体(CMOS)、N沟道MOS(NMOS)、P沟道MOS(PMOS)、双极结型晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等各种IC工艺技术来制造开关电容器抽选器。
实施本文中所描述的开关电容器抽选器的设备可为独立装置或可为较大装置的一部分。装置可为(i)独立IC、(ii)可包括用于存储数据和/或指令的存储器IC的一个或一个以上IC的集合、(iii)例如RF接收器(RFR)或RF发射器/接收器(RTR)等RFIC、(iv)例如移动台调制解调器(MSM)等ASIC、(v)可嵌入于其它装置内的模块、(vi)接收器、蜂窝式电话、无线装置、手持机或移动单元、(vii)等等。
在一个或一个以上示范性设计中，可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件来实施，那么可将所述功能作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体发射。计算机可读媒体包括计算机存储媒体与通信媒体两者，所述通信媒体包括促进计算机程序从一处到另一处的传递的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。借助实例而非限制，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于以指令或数据结构的形式携载或存储所需的程序代码且可由计算机存取的任何其它媒体。并且，任何连接适当地被称作计算机可读媒体。举例来说，如果软件使用同轴电缆、光纤电缆、双扭线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源发射，那么同轴电缆、光纤电缆、双扭线、DSL或例如红外线、无线电和微波等无线技术包括于媒体的定义内。如本文所使用的磁盘(Disk)与光盘(disc)包括紧密光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝射线光盘，其中磁盘通常利用磁再生数据，而光盘通常利用光(用激光)再生数据。上述内容的组合也应包括于计算机可读媒体的范围内。
提供本发明的先前描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将易于了解对本发明的各种修改，且在不脱离本发明的范围的情况下，本文中所定义的一般原理可应用于其它变型。因此，本发明并不希望限于本文中所描述的实例和设计，而是应被赋予与本文中所揭示的原理和新颖特征一致的最广范围。

Claims (31)

1.一种电子设备，其包含：
开关电容器抽选器，其操作以输入样本速率接收第一和第二输入信号，且以低于所述输入样本速率的输出样本速率提供第一和第二输出信号，所述开关电容器抽选器包含
至少一个取样电容器，每一取样电容器具有当选择所述取样电容器用于顶部充电时通过所述第一输入信号充电的顶板和当选择所述取样电容器用于底部充电时通过所述第二输入信号充电的底板，当选择所述取样电容器用于读取时，每一取样电容器的所述顶板和底板将所存储的电荷分别提供到所述第一和第二输出信号，以及
多个开关，其操作以将所述至少一个取样电容器耦合到所述第一和第二输入信号以用于充电且耦合到所述第一和第二输出信号以用于读取。
2.根据权利要求1所述的设备，其中所述第一和第二输入信号用于差动输入信号，且其中所述第一和第二输出信号用于差动输出信号。
3.根据权利要求1所述的设备，其中所述至少一个取样电容器包含单一取样电容器，且其中所述多个开关包含
第一开关，其操作以当被选择用于顶部充电时将所述第一输入信号耦合到所述取样电容器的所述顶板，
第二开关，其操作以当被选择用于底部充电时将所述第二输入信号耦合到所述取样电容器的所述底板，
第三开关，其操作以当被选择用于读取时将所述取样电容器的所述顶板耦合到所述第一输出信号，以及
第四开关，其操作以当被选择用于读取时将所述取样电容器的所述底板耦合到所述第二输出信号。
4.根据权利要求1所述的设备，其中所述至少一个取样电容器包含第一和第二取样电容器，且其中所述多个开关包含
第一和第二开关，其操作以当被选择用于顶部充电时将所述第一输入信号分别耦合到所述第一和第二取样电容器的顶板，
第三和第四开关，其操作以当被选择用于底部充电时将所述第二输入信号分别耦合到所述第一和第二取样电容器的底板，
第五和第六开关，其操作以当被选择用于读取时将所述第一和第二取样电容器的所述顶板分别耦合到所述第一输出信号，以及
第七和第八开关，其操作以当被选择用于读取时将所述第一和第二取样电容器的所述底板分别耦合到所述第二输出信号。
5.根据权利要求1所述的设备，其中所述至少一个取样电容器包含第一、第二、第三和第四取样电容器，且其中所述多个开关包含
第一、第二、第三和第四开关，其操作以当被选择用于顶部充电时将所述第一输入信号分别耦合到所述第一、第二、第三和第四取样电容器的顶板，
第五、第六、第七和第八开关，其操作以当被选择用于底部充电时将所述第二输入信号分别耦合到所述第一、第二、第三和第四取样电容器的底板，
第九、第十、第十一和第十二开关，其操作以当被选择用于读取时将所述第一、第二、第三和第四取样电容器的所述顶板分别耦合到所述第一输出信号，以及
第十三、第十四、第十五和第十六开关，其操作以当被选择用于读取时将所述第一、第二、第三和第四取样电容器的所述底板分别耦合到所述第二输出信号。
6.根据权利要求1所述的设备，其中所述开关电容器抽选器进一步包含耦合于所述第一与第二输入信号之间的输入电容器。
7.根据权利要求1所述的设备，其中所述开关电容器抽选器进一步包含输入电容器，所述输入电容器当被选择时耦合于所述第一与第二输入信号之间且当被解除选择时从所述第一和第二输入信号解耦。
8.根据权利要求7所述的设备，其中当检测到较大阻断时选择所述输入电容器，且当未检测到较大阻断时解除选择所述输入电容器。
9.根据权利要求1所述的设备，其中所述开关电容器抽选器进一步包含耦合于所述第一与第二输出信号之间的输出电容器。
10.根据权利要求1所述的设备，其中对于每一取样电容器，在第一时间间隔中对所述顶板充电且在第二时间间隔中对所述底板充电，所述第二时间间隔从所述第一时间间隔延迟输出样本周期的一半。
11.根据权利要求1所述的设备，其中对于每一取样电容器，在第一时间间隔中对所述顶板充电且在第二时间间隔中对所述底板充电，所述第二时间间隔从所述第一时间间隔延迟少于输出样本周期的一半。
12.根据权利要求1所述的设备，其中在每一输出样本周期中的至少一个非重叠第一时间间隔中对所述至少一个取样电容器的所述顶板充电，一个第一时间间隔用于每一取样电容器，且其中在每一输出样本周期中的至少一个非重叠第二时间间隔中对所述至少一个取样电容器的所述底板充电，一个第二时间间隔用于每一取样电容器。
13.根据权利要求12所述的设备，其中对于每一取样电容器，用于对所述顶板充电的所述第一时间间隔与用于对所述底板充电的所述第二时间间隔未重叠。
14.根据权利要求12所述的设备，其中在每一输出样本周期中，在与所述至少一个第一时间间隔和所述至少一个第二时间间隔未重叠的第三时间间隔中，所述至少一个取样电容器的所述顶板耦合到所述第一输出信号且所述至少一个取样电容器的所述底板耦合到所述第二输出信号。
15.根据权利要求1所述的设备，其中所述至少一个取样电容器包含多个取样电容器，其中在每一输出样本周期中的多个非重叠时间间隔中对所述多个取样电容器的所述顶板充电，一个时间间隔用于每一取样电容器，其中在每一输出样本周期中的所述多个非重叠时间间隔中对所述多个取样电容器的所述底板充电，一个时间间隔用于每一取样电容器，且其中对于每一取样电容器，用于对所述顶板充电的所述时间间隔与用于对所述底板充电的所述时间间隔未重叠。
16.根据权利要求5所述的设备，其中在每一输出样本周期中，分别在第一、第二、第三和第四非重叠时间间隔中对所述第一、第二、第三和第四取样电容器的所述顶板充电，且其中在每一输出样本周期中，分别在所述第二、第一、第四和第三时间间隔中对所述第一、第二、第三和第四取样电容器的所述底板充电。
17.根据权利要求16所述的设备，其中在所述第三和第四时间间隔中的至少一者中，所述第一和第二取样电容器的所述顶板耦合到所述第一输出信号，且所述第三和第四取样电容器的所述底板耦合到所述第二输出信号，且其中在所述第一和第二时间间隔中的至少一者中，所述第三和第四取样电容器的所述顶板耦合到所述第一输出信号，且所述第一和第二取样电容器的所述底板耦合到所述第二输出信号。
18.根据权利要求1所述的设备，其中对于每一取样电容器，所述开关电容器抽选器进一步包含，
第一开关，其耦合到所述取样电容器的顶板且操作以当正对所述取样电容器的底板充电时将所述顶板耦合到参考电压，以及
第二开关，其耦合到所述取样电容器的所述底板且操作以当正对所述取样电容器的所述顶板充电时将所述底板耦合到所述参考电压。
19.一种集成电路，其包含：
开关电容器抽选器，其操作以输入样本速率接收第一和第二输入信号，且以低于所述输入样本速率的输出样本速率提供第一和第二输出信号，所述开关电容器抽选器包含
至少一个取样电容器，每一取样电容器具有当选择所述取样电容器用于顶部充电时通过所述第一输入信号充电的顶板和当选择所述取样电容器用于底部充电时通过所述第二输入信号充电的底板，当选择所述取样电容器用于读取时，每一取样电容器的所述顶板和底板将所存储的电荷分别提供到所述第一和第二输出信号，以及
多个开关，其操作以将所述至少一个取样电容器耦合到所述第一和第二输入信号以用于充电且耦合到所述第一和第二输出信号以用于读取。
20.根据权利要求19所述的集成电路，其中所述至少一个取样电容器包含单一取样电容器，且其中所述多个开关包含
第一开关，其操作以当被选择用于顶部充电时将所述第一输入信号耦合到所述取样电容器的所述顶板，
第二开关，其操作以当被选择用于底部充电时将所述第二输入信号耦合到所述取样电容器的所述底板，
第三开关，其操作以当被选择用于读取时将所述取样电容器的所述顶板耦合到所述第一输出信号，以及
第四开关，其操作以当被选择用于读取时将所述取样电容器的所述底板耦合到所述第二输出信号。
21.根据权利要求19所述的集成电路，其中所述至少一个取样电容器包含第一和第二取样电容器，且其中所述多个开关包含
第一和第二开关，其操作以当被选择用于顶部充电时将所述第一输入信号分别耦合到所述第一和第二取样电容器的顶板，
第三和第四开关，其操作以当被选择用于底部充电时将所述第二输入信号分别耦合到所述第一和第二取样电容器的底板，
第五和第六开关，其操作以当被选择用于读取时将所述第一和第二取样电容器的所述顶板分别耦合到所述第一输出信号，以及
第七和第八开关，其操作以当被选择用于读取时将所述第一和第二取样电容器的所述底板分别耦合到所述第二输出信号。
22.根据权利要求19所述的集成电路，其中所述至少一个取样电容器包含第一、第二、第三和第四取样电容器，且其中所述多个开关包含
第一、第二、第三和第四开关，其操作以当被选择用于顶部充电时将所述第一输入信号分别耦合到所述第一、第二、第三和第四取样电容器的顶板，
第五、第六、第七和第八开关，其操作以当被选择用于底部充电时将所述第二输入信号分别耦合到所述第一、第二、第三和第四取样电容器的底板，
第九、第十、第十一和第十二开关，其操作以当被选择用于读取时将所述第一、第二、第三和第四取样电容器的所述顶板分别耦合到所述第一输出信号，以及
第十三、第十四、第十五和第十六开关，其操作以当被选择用于读取时将所述第一、第二、第三和第四取样电容器的所述底板分别耦合到所述第二输出信号。
23.根据权利要求19所述的集成电路，其中在每一输出样本周期中的至少一个非重叠第一时间间隔中对所述至少一个取样电容器的所述顶板充电，一个第一时间间隔用于每一取样电容器，其中在每一输出样本周期中的至少一个非重叠第二时间间隔中对所述至少一个取样电容器的所述底板充电，一个第二时间间隔用于每一取样电容器，且其中对于每一取样电容器来说，用于对所述顶板充电的所述第一时间间隔与用于对所述底板充电的所述第二时间间隔未重叠。
24.一种电子设备，其包含：
抗混叠滤波器，其操作以对模拟信号滤波且提供包含第一和第二输入信号的差动输入信号；以及
开关电容器抽选器，其耦合到所述抗混叠滤波器且操作以输入样本速率接收所述差动输入信号且以低于所述输入样本速率的输出样本速率提供包含第一和第二输出信号的差动输出信号，所述开关电容器抽选器包含至少一个取样电容器，每一取样电容器具有当选择所述取样电容器用于顶部充电时通过所述第一输入信号充电的顶板和当选择所述取样电容器用于底部充电时通过所述第二输入信号充电的底板，当选择所述取样电容器用于读取时，每一取样电容器的所述顶板和底板将所存储的电荷分别提供到所述第一和第二输出信号。
25.根据权利要求24所述的设备，其中所述抗混叠滤波器操作以将位于所述输出样本速率的第二谐波处的不良信号分量衰减目标量，且将位于所述输出样本速率的第一谐波处的不良信号分量衰减少于所述目标量。
26.根据权利要求24所述的设备，其进一步包含：
离散时间滤波器，其耦合到所述开关电容器抽选器且操作以对所述差动输出信号滤波并提供经滤波的信号。
27.一种对包含处于输入样本速率的第一和第二输入信号的差动输入信号执行抽选以获得包含处于输出样本速率的第一和第二输出信号的差动输出信号的方法，所述方法包含：
当选择取样电容器用于顶部充电时，通过所述第一输入信号对至少一个所述取样电容器中的每一者的顶板充电；
当选择所述取样电容器用于底部充电时，通过所述第二输入信号对所述至少一个取样电容器中的每一者的底板充电；以及
当选择所述取样电容器用于读取时，将所存储的电荷从每一取样电容器的所述顶板和底板分别提供到所述第一和第二输出信号。
28.根据权利要求27所述的方法，其中对于每一取样电容器来说，在第一时间间隔中对所述顶板充电且在第二时间间隔中对所述底板充电，所述第二时间间隔从所述第一时间间隔延迟输出样本周期的一半。
29.根据权利要求27所述的方法，其中在每一输出样本周期中的至少一个非重叠第一时间间隔中对所述至少一个取样电容器的所述顶板充电，一个第一时间间隔用于每一取样电容器，且其中在每一输出样本周期中的至少一个非重叠第二时间间隔中对所述至少一个取样电容器的所述底板充电，一个第二时间间隔用于每一取样电容器。
30.根据权利要求29所述的方法，其中在与用于对所述取样电容器的所述顶板和底板充电的第一和第二时间间隔未重叠的时间间隔中，将所述所存储的电荷从每一取样电容器的所述顶板和底板分别提供到所述第一和第二输出信号。
31.一种用于对包含处于输入样本速率的第一和第二输入信号的差动输入信号执行抽选以获得包含处于输出样本速率的第一和第二输出信号的差动输出信号的设备，所述设备包含：
用于当选择取样电容器用于顶部充电时通过所述第一输入信号对至少一个所述取样电容器中的每一者的顶板充电的装置；
用于当选择所述取样电容器用于底部充电时通过所述第二输入信号对所述至少一个取样电容器中的每一者的底板充电的装置；以及
用于当选择所述取样电容器用于读取时将所存储的电荷从每一取样电容器的所述顶板和底板分别提供到所述第一和第二输出信号的装置。
CN200980116665.6A 2008-05-13 2009-05-12 开关电容器抽选器 Expired - Fee Related CN102017410B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/120,207 2008-05-13
US12/120,207 US8130020B2 (en) 2008-05-13 2008-05-13 Switched-capacitor decimator
PCT/US2009/043669 WO2009140306A1 (en) 2008-05-13 2009-05-12 Switched-capacitor decimator

Publications (2)

Publication Number Publication Date
CN102017410A CN102017410A (zh) 2011-04-13
CN102017410B true CN102017410B (zh) 2014-02-12

Family

ID=40848764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980116665.6A Expired - Fee Related CN102017410B (zh) 2008-05-13 2009-05-12 开关电容器抽选器

Country Status (7)

Country Link
US (1) US8130020B2 (zh)
EP (1) EP2297852B1 (zh)
JP (1) JP5054229B2 (zh)
KR (1) KR101193427B1 (zh)
CN (1) CN102017410B (zh)
TW (1) TW201004140A (zh)
WO (1) WO2009140306A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8326255B2 (en) * 2008-09-24 2012-12-04 Sony Ericsson Mobile Communications Ab Biasing arrangement, electronic apparatus, biasing method, and computer program
US8457578B2 (en) * 2008-12-30 2013-06-04 Qualcomm Incorporated Discrete time receiver
US9577608B2 (en) * 2009-08-14 2017-02-21 Qualcomm Incorporated Discrete time lowpass filter
KR101681977B1 (ko) * 2010-12-30 2016-12-02 한국전자통신연구원 이산시간 수신기
US10177781B2 (en) 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
US10200014B2 (en) * 2015-07-08 2019-02-05 Mediatek Singapore Pte. Ltd. Receiver, communication unit, and method for down-converting a radio frequency signal
FR3066338A1 (fr) * 2017-05-15 2018-11-16 Stmicroelectronics Sa Attenuateur de signal radiofrequence

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1233890A (en) 1985-05-27 1988-03-08 Peter Gillingham Decimating filter
FI107855B (fi) 1993-09-10 2001-10-15 Nokia Mobile Phones Ltd Vt-signaalin demodulointi sigma-delta-muuntimella
JP3216490B2 (ja) * 1995-09-07 2001-10-09 ヤマハ株式会社 スイッチドキャパシタフィルタ
US6614374B1 (en) 1999-06-15 2003-09-02 Globespanvirata, Inc. High performance switched-capacitor filter for oversampling Sigma-Delta digital to analog converters
ITRM20010407A1 (it) * 2001-07-10 2003-01-10 St Microelectronics Srl Convertitore analogico/digitale ad alta velocita', alta risoluzione ebasso consumo con ingresso single-ended.
US6693573B1 (en) 2003-03-19 2004-02-17 Raytheon Company Mixed technology MEMS/BiCMOS LC bandpass sigma-delta for direct RF sampling
US7088147B2 (en) 2003-04-16 2006-08-08 Cirrus Logic, Inc. Sample and hold circuits and methods with offset error correction and systems using the same
US7224203B2 (en) * 2003-10-15 2007-05-29 Intel Corporation Analog voltage distribution on a die using switched capacitors
GB2420628B (en) * 2005-09-27 2006-11-01 Toumaz Technology Ltd Monitoring method and apparatus
US7423458B2 (en) * 2006-03-08 2008-09-09 Analog Devices, Inc. Multiple sampling sample and hold architectures

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
《A 3-V 230-MHz CMOS Decimation Subsampler》;Saska Lindfors等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: ANALOG AND DIGITAL SIGNAL PROCESSING》;20030331;第50卷(第3期);105-117 *
《A CMOS 1.0- m Two-Dimensional Analog Multirate System for Real-Time Image Processing》;Wang Ping等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;19970731;第32卷(第7期);1037-1048 *
《A Passive Switched-Capacitor Finite-Impulse-Response Equalizer》;Nathaniel J. Guilar等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20070228;第42卷(第2期);400-409 *
Nathaniel J. Guilar等.《A Passive Switched-Capacitor Finite-Impulse-Response Equalizer》.《IEEE JOURNAL OF SOLID-STATE CIRCUITS》.2007,第42卷(第2期),400-409.
Saska Lindfors等.《A 3-V 230-MHz CMOS Decimation Subsampler》.《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: ANALOG AND DIGITAL SIGNAL PROCESSING》.2003,第50卷(第3期),105-117.
Wang Ping等.《A CMOS 1.0- m Two-Dimensional Analog Multirate System for Real-Time Image Processing》.《IEEE JOURNAL OF SOLID-STATE CIRCUITS》.1997,第32卷(第7期),1037-1048.

Also Published As

Publication number Publication date
EP2297852A1 (en) 2011-03-23
US20090284285A1 (en) 2009-11-19
EP2297852B1 (en) 2015-09-02
WO2009140306A1 (en) 2009-11-19
US8130020B2 (en) 2012-03-06
CN102017410A (zh) 2011-04-13
JP5054229B2 (ja) 2012-10-24
JP2011521561A (ja) 2011-07-21
TW201004140A (en) 2010-01-16
KR20110014645A (ko) 2011-02-11
KR101193427B1 (ko) 2012-10-24

Similar Documents

Publication Publication Date Title
CN102017410B (zh) 开关电容器抽选器
US8768997B2 (en) Passive switched-capacitor filters conforming to power constraint
US20100225419A1 (en) Passive switched-capacitor filters
US9093982B2 (en) Direct sampling circuit and receiver
US8457578B2 (en) Discrete time receiver
CN102916677B (zh) 无限脉冲响应滤波器以及滤波方法
US8766834B2 (en) Discrete time analog circuit and receiver using same
JP4372694B2 (ja) ミキサー
US20110040818A1 (en) Discrete time lowpass filter
CN101395798A (zh) 离散时间直接采样电路及接收器
CN104660213A (zh) 模拟有源低通滤波器
CN104823382A (zh) 滑动if收发机架构
CN202178740U (zh) 低通滤波器
JP5038069B2 (ja) フィルタ回路及びこれを用いた通信用半導体装置
CN102025384A (zh) 接收装置及其接收方法
JP5515743B2 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140212

Termination date: 20210512

CF01 Termination of patent right due to non-payment of annual fee