CN101989235B - 快闪存储装置及快闪存储装置的运作方法 - Google Patents

快闪存储装置及快闪存储装置的运作方法 Download PDF

Info

Publication number
CN101989235B
CN101989235B CN200910055954.1A CN200910055954A CN101989235B CN 101989235 B CN101989235 B CN 101989235B CN 200910055954 A CN200910055954 A CN 200910055954A CN 101989235 B CN101989235 B CN 101989235B
Authority
CN
China
Prior art keywords
address
flash memory
page
submeter
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910055954.1A
Other languages
English (en)
Other versions
CN101989235A (zh
Inventor
吕朝馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huiguo (Shanghai) Software Technology Co Ltd
Silicon Motion Inc
Original Assignee
Huiguo (Shanghai) Software Technology Co Ltd
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huiguo (Shanghai) Software Technology Co Ltd, Silicon Motion Inc filed Critical Huiguo (Shanghai) Software Technology Co Ltd
Priority to CN200910055954.1A priority Critical patent/CN101989235B/zh
Publication of CN101989235A publication Critical patent/CN101989235A/zh
Application granted granted Critical
Publication of CN101989235B publication Critical patent/CN101989235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供一种快闪存储装置。于一实施例中,该快闪存储装置包括一快闪存储器以及一控制器。该快闪存储器包括多个区块,其中每一区块包括多个页以供储存数据,每一页具有一实体地址。该控制器划分一主机所运用的多个逻辑地址为多个逻辑地址区间,建立多个地址链接分表以分别储存这些逻辑地址区间所包含的逻辑地址与该快闪存储器的多个实体地址的对应关系,储存这些地址链接分表于该快闪存储器中,整合这些地址链接分表为一地址链接表,并依据该地址链接表将该主机指示的逻辑地址转换为实体地址。

Description

快闪存储装置及快闪存储装置的运作方法
技术领域
本发明有关快闪存储器,特别是有关快闪存储器的实体地址与逻辑地址间的转换。
背景技术
快闪存储器为一种可由电编程及清除其数据的非挥发性存储器。快闪存储器主要用来作存储卡及通用串行总线(Universal Serial Bus,USB)装置,以供电脑及其它数字产品的一般性数据储存。快闪存储器的制造成本远低于电气可擦拭可规化式只读存储器(Electrically-Erasable Programmable Read-Only Memory,EEPROM)的成本,因此成为市场上的主流产品。快闪存储器的应用范围包括掌上型电脑(PDA)、笔记本电脑、数字音乐播放器、数字相机、以及移动电话。
主机一般利用快闪存储装置进行数据储存。一般的快闪存储装置,例如存储卡,包括一控制器及至少一快闪存储器。当主机欲将数据存入快闪存储装置时,便将欲存入的地址与数据发送至快闪存储装置。主机指定的地址称之为逻辑地址(logical address),而快闪存储器本身的地址称之为实体地址(physical address)。由于逻辑地址与实体地址并不相同,因此快闪存储装置的控制器必须先将主机指定的逻辑地址转换为实体地址,再将欲存入的数据写入至快闪存储器的实体地址。同样的,当主机欲将数据由快闪存储装置读取时,便将欲读取的地址发送至快闪存储装置。此时,快闪存储装置的控制器必须事先将主机指定的逻辑地址转换为实体地址,再将欲读取的数据由快闪存储器的实体地址读出,以便回传至主机。
由于快闪存储装置的控制器必须进行实体地址与逻辑地址的转换,因此控制器一般而言会以一地址链接表(link table)储存逻辑地址与实体地址的对应关系。如此控制器便可参考地址链接表中的对应关系以进行实体地址与逻辑地址的转换。地址链接表必须记录快闪存储器的所有实体地址的对应关系,当快闪存储器的容量愈大时,地址链接表的数据量亦愈大。一般而言,地址链接表是储存于快闪存储器中,当快闪存储装置启动后,控制器再由快闪存储器加载地址链接表。每当主机存取快闪存储器而造成地址链接表中对应关系的变动,便需重新于快闪存储器中储存新的地址链接表。在主机高频率的存取下,经常储存地址链接表是相当耗费控制器的效能,从而减少数据传输的速率,例如由每秒20MB减少为每秒2MB。因此,需要一种有效地管理地址链接表的方法,以提升快闪存储装置的效能。
发明内容
有鉴于此,本发明的目的在于提供一种快闪存储装置,以解决现有技术存在的问题。于一实施例中,该快闪存储装置包括一快闪存储器(flash memory)以及一控制器(controller)。该快闪存储器包括多个区块,其中每一区块包括多个页以供储存数据,每一页具有一实体地址。该控制器划分一主机所运用的多个逻辑地址为多个逻辑地址区间,建立多个地址链接分表(Partial link table)以分别储存这些逻辑地址区间所包含的逻辑地址与该快闪存储器的多个实体地址的对应关系,储存这些地址链接分表于该快闪存储器中,整合这些地址链接分表为一地址链接表(Linktable),并依据该地址链接表将该主机指示的逻辑地址转换为实体地址。
本发明提供一种快闪存储装置的运作方法。于一实施例中,一快闪存储器包括多个区块,每一区块包括多个页以供储存数据,且每一页具有一实体地址。首先,划分一主机所运用的多个逻辑地址为多个逻辑地址区间。接着,建立多个地址链接分表(Partial link table)以分别储存这些逻辑地址区间所包含的逻辑地址与该快闪存储器的多个实体地址的对应关系。接着,储存这些地址链接分表于该快闪存储器中。接着,整合这些地址链接分表为一地址链接表(Link table)。最后,依据该地址链接表将该主机指示的逻辑地址转换为实体地址。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举数较佳实施例,并配合所附图标,作详细说明如下:
附图说明
图1为依据本发明的数据储存系统的区块图;
图2A为依据本发明的地址链接表的一实施例;
图2B为依据本发明的对应于图2A的地址链接表的索引表的示意图;
图3A为依据本发明的控制器于快闪存储器储存地址链接分表的实施例的示意图;
图3B为依据本发明的对应于图3A的实施例的地址链接表的示意图;
图4为依据本发明的控制器将数据写入快闪存储器的流程图;;
图5为依据本发明的控制器清除快闪存储器的区块中储存的数据的方法的流程图;
图6为依据本发明的无效表的一实施例;
图7为依据本发明的快闪存储器所包含的数据区块的一实施例的示意图;以及
图8为依据本发明的重建地址链接表的方法的流程图。
具体实施方式
图1为依据本发明的一数据储存系统100的区块图。数据储存系统100包括主机102及快闪存储装置104。快闪存储装置104为主机102储存数据。于一实施例中,快闪存储装置104包括一控制器112及一快闪存储器114。快闪存储器114包括多个区块(block)121~12M,用以储存数据。快闪存储器114的每一区块121~12M包括多个页(page)供储存数据,每一页具有一实体地址。控制器112中储存有一地址链接表(Link table)106,该地址链接表106中储存主机102运用的逻辑地址与快闪存储器114运用的实体地址之间的对应关系。当主机102欲存取快闪存储器114时,控制器112将主机欲存取的逻辑地址依据地址链接表106转换为实体地址,再依据转换所得的实体地址为主机102存取快闪存储器114。
图2A为依据本发明的地址链接表200的一实施例。地址链接表200记录主机102运用的所有逻辑地址所对应的快闪存储器114的实体地址。举例来说,逻辑地址LA1被对应至实体地址PQ,逻辑地址LAN被对应至实体地址PM,而逻辑地址LKN被对应至实体地址PW。同时,控制器112将主机102所运用的逻辑地址范围LA1~LKN依次划分为多个逻辑地址区间201、202、203、…、20K,每一逻辑地址区间包含多个逻辑地址。例如,逻辑地址区间201包含逻辑地址LA1~LAN,逻辑地址区间202包含逻辑地址LB1~LBN,而逻辑地址区间20K包含逻辑地址LK1~LKN。因此,地址链接表200可依逻辑地址区间201、202、…、20K划分为多个逻辑地址分表,分别储存逻辑地址区间201、202、…、20K所包含的逻辑地址LA1~LAN、LB1~LBN、…、LK1~LKN与多个实体地址的对应关系。如此,逻辑地址分表便仅需要较小的存储空间以供储存。
控制器112将多个地址链接分表201、202、…、20K分别储存于快闪存储器114中。于一实施例中,地址链接分表201、202、…、20K分别储存于快闪存储器114的一储存页(page),而控制器112还将这些地址链接分表201、202、…、20K的储存页的实体地址记录于一索引表(Index table)表中。图2B为依据本发明的对应于图2A的地址链接表200的索引表250的示意图。由索引表250中可见,对应于逻辑地址区间LA1~LAN、LB1~LBN、…、LK1~LKN的地址链接分表201、202、…、20K的储存页的实体地址分别为PA、PB、…、PK。当快闪存储装置104被主机102重新启动时,控制器112便可自快闪存储器114的地址为PA、PB、…、PK的储存页读取多个地址链接分表201、202、…、20K,并将地址链接分表201、202、…、20K整合为单一的地址链接表200后储存于控制器112的缓存器或随机存取存储器中。如此,控制器112便可依据地址链接表200将主机102指示的逻辑地址转换为实体地址。
图3A为依据本发明的控制器112于快闪存储器114储存地址链接分表的实施例的示意图。假设快闪存储器114包括两区块X及Y,其中区块X包括实体地址为X1~XM的储存页,而区块Y包括实体地址Y1~YM为的储存页。图3B为依据本发明的对应于图3A的实施例的地址链接表350的示意图。储存于控制器112中的地址链接表350由多个地址链接分表组合而成,包括逻辑地址范围为LA1~LAN的地址链接分表352、逻辑地址范围为LI1~LIN的地址链接分表354、以及逻辑地址范围为LK1~~LKN的地址链接分表356。假设快闪存储装置104首先自主机102接收到逻辑地址分别为LA1、LA3、LA4、LI1、LI4的数据D1、D2、D3、D4、以及D5。控制器112首先将数据D1、D2、D3分别写入快闪存储器114的区块X的实体地址为X1、X2、X3的储存页,并将新写入的数据D1、D2、D3的逻辑地址LA1、LA3、LA4与实体地址X1、X2、X3的对应关系记录于图3B的地址链接分表352中。
接着,控制器112要将数据D4及D5写入快闪存储器114的区块X。然而,数据D4及D5的逻辑地址LI1及LI4与之前写入的数据D1、D2、D3的逻辑地址LA1、LA3、LA4位于不同的地址链接分表。因此,控制器112先将之前数据D1、D2、D3的地址链接分表352储存于区块X的实体地址X4的储存页作为地址链接分表T1,并于索引表250中记录地址链接分表352的最新储存页实体地址X4。接着,控制器112再将数据D4及D5分别写入区块X的实体地址为X5、X6的储存页,并将新写入的数据D4、D5的逻辑地址LI1、LI4与实体地址X5、X6的对应关系记录于图3B的地址链接分表354中。假设控制器112接着发现后续接收的数据的逻辑地址与之前写入的数据D4及D5的逻辑地址LI1及LI4位于不同的地址链接分表,因此控制器112接着将之前数据D4及D5的地址链接分表354储存于区块X的实体地址X7的储存页作为地址链接分表TP,并于索引表250中记录地址链接分表354的最新储存页实体地址X7。当控制器112发现区块X的所有储存页均已用于储存数据,控制器112便将目前维护的索引表储存于区块X的最后一储存页XM。之后,控制器112再将自主机102接收的其它新数据以同一方式写入另一区块Y的储存页Y1~YM中。
图3A和图3B的实施例的数据写入方法可被归纳为一流程图。图4为依据本发明的控制器112将数据写入快闪存储器114的方法400的流程图。首先,控制器112自主机102接收欲写入一目标逻辑地址的数据(步骤402)。接着,控制器112检查该目标逻辑地址是否位于一先前写入数据所对应的一目标地址链接分表的逻辑地址区间(步骤404)。若该目标逻辑地址位于该目前地址链接分表的逻辑地址区间(步骤404),则控制器112将该数据写入快闪存储器的一目标实体地址的储存页(步骤406),并将该目标实体地址与该目标逻辑地址的对应关系记录于控制器112中的该目前地址链接分表(步骤408)。若该目标逻辑地址不位于该目前地址链接分表的逻辑地址区间(步骤404),则控制器112将该目前地址链接分表储存于快闪存储器114的一储存页(步骤412),将该目前地址链接表的该储存页的实体地址记录于控制器112的一索引表中(步骤414),并将该目前地址链接分表更新为该目标逻辑地址所对应的地址链接分表(步骤416)。接着,控制器112再将该数据写入快闪存储器的一目标实体地址的储存页(步骤406),并将该目标实体地址与该目标逻辑地址的对应关系记录于控制器112中的该目前地址链接分表(步骤408)。
图5为依据本发明的控制器112清除快闪存储器114的区块中储存的数据的方法500的流程图。快闪存储器114的多个区块121~12M各自具有一无效表(Invalidtable),每一无效表分别储存相对应的区块的所有实体地址与逻辑地址的对应关系。图6为依据本发明的无效表600的一实施例。由图中可见,无效表600储存相对应的区块的所有实体地址P1~PM与逻辑地址LX~LR的对应关系。于一实施例中,控制器112维护这些无效表,并将这些无效表分别储存于对应的区块的最后一页中。
首先,控制器112决定欲清除的一目标区块(步骤502)。接着,控制器112自该目标区块的最后一页读取该目标区块的一无效表(步骤504)。接着,控制器112读取该目标区块的一目标页(步骤506),并判断该目标页是一无效页或一有效页。当该目标页所储存的数据对应的逻辑地址已经更新而改储存于快闪存储器114中的其它储存页时,该目标页被判断为一无效页。否则,该目标页被判断为一有效页。控制器112首先依据该目标区块的无效表找出该目标页的第一实体地址所对应的第一逻辑地址(步骤508)。接着,控制器112找出该第一逻辑地址于控制器112的地址链接表106中所对应的第二实体地址。若该第二实体地址与该第一实体地址相同(步骤510),则该目标页所储存的数据并未由快闪存储器114中的其它储存页所储存的数据所取代,因此控制器112归类该目标页为一有效页(步骤512)。若该第二实体地址与该第一实体地址不相同(步骤510),则该目标页所储存的数据已由快闪存储器114中的其它储存页所储存的数据取代,因此控制器112归类该目标页为一无效页(步骤514)。
接着,控制器112检查是否该目标区块的所有页均已被归类完毕(步骤516)。若目标区块尚有储存页位被归类,则控制器112选取该目标区块的另一页作为该目标页(步骤518),并重新执行步骤506~510,以归类该新目标页。步骤506~步骤518的循环将重复执行,直到目标区块的所有页均已被归类完毕为止(步骤516)。最后,控制器112将该目标区块的所有有效页的数据依图4的写入方法400写入一新区块(步骤520)。当目标区块的所有有效页的数据均被写入新区块后,目标区块的所有页均已未储存有用的数据,因此控制器112可清除该目标区块的数据(步骤522)。
图7为依据本发明的快闪存储器700所包含的数据区块的一实施例的示意图。快闪存储器700包括多个区块701、…、70(K-1)、70K、…、70M,其中区块701~70(K-1)的所有页均已被写入数据,区块70K仅有部分页Z1~ZL被写入数据而其它储存页ZM~ZN为未写入数据的空白页,而区块70(K+1)~70M为空白区块。由于数据区块701~70(K-1)的所有页均已被写入数据,因此数据区块701~70(K-1)的最后一页均储存有索引表,其中最后的数据区块70(K-1)的索引表为最新版本的索引表。
假设当控制器112在写入数据DU至快闪存储器700的区块70K的储存页ZL后,快闪存储装置104突然遭断电。因此,当快闪存储装置104重新启动后,控制器112必须依照快闪存储器700的数据重构一地址链接表106,以供进行逻辑地址与实体地址的转换。图8为依据本发明的重建地址链接表的方法800的流程图。首先,控制器112自快闪存储器700的多个区块搜寻仅写入部分数据的一目标区块(步骤802)。由图7的快闪存储器700可见,仅写入部分数据的目标区块为区块70K。接着,控制器112自该目标区块70K之前一区块70(K-1)的最后一页YN读取最新版本的一索引表(步骤804)。接着,控制器112依据该索引表找出所有地址链接分表的储存页的实体地址(步骤806)。接着,控制器112自这些储存页读取多个地址链接分表,以整合为一地址链接表106(步骤808)。
然而,步骤804中之前一区块70(K-1)的最后一页YN所储存的索引表中记录的储存页并非完全都储存最新的地址链接分表。举例来说,区块70K中的地址链接分表T1~TQ就不记载于前一区块70(K-1)的最后一页YN所储存的索引表中。因此,控制器112依据该目标区块70K储存的所有地址链接分表T1~TQ更新控制器中的地址链接表106(步骤810)。然而,目标区块70K中尚有最后数储存页ZJ、ZL、ZM的对应关系未被记录于控制器112的地址链接表106中。因此,控制器112首先决定该目标区块70K的一最后地址链接表TQ的储存页ZI至一第一空白页ZM之间的多个数据储存页ZJ~ZL(步骤812)。接着,控制器112依据这些数据储存页ZJ~ZL的逻辑地址与实体地址的对应关系更新相对应的一目标地址链接分表,并将该地址链接分表写入第一空白页ZM(步骤814)。最后,控制器112依据这些数据储存页ZJ~ZL相对应的目标地址链接分表更新控制器112中的地址链接表106(步骤816)。因此,控制器112已重建了最新版本的地址链接表106,并可依据地址链接表106进行逻辑地址与实体地址的转换。
虽然本发明已以较佳实施例揭露如上,然而其并非用以限定本发明,任何熟悉此项技术者,在不脱离本发明的精神和范围内,当可作出种种等同的改变或替换,因此本发明的保护范围当视后附的本申请权利要求所界定的为准。

Claims (20)

1.一种快闪存储装置包括:
一快闪存储器,包括多个区块,每一区块包括多个页以供储存数据,每一页具有一实体地址;以及
一控制器,划分一主机所运用的多个逻辑地址为多个逻辑地址区间,建立多个地址链接分表以分别储存这些逻辑地址区间所包含的逻辑地址与该快闪存储器的多个实体地址的对应关系,储存这些地址链接分表于该快闪存储器中,整合这些地址链接分表为一地址链接表,并依据该地址链接表将该主机指示的逻辑地址转换为实体地址;
其中,每一这些地址链接分表储存于该快闪存储器的一页,且该控制器维护一索引表以供记录用以储存这些地址链接分表的这些页的实体地址,当该快闪存储器的一使用区块的所有页都已被写入数据时,该控制器将该索引表储存于该使用区块的最后一页。
2.根据权利要求1所述的快闪存储装置,其特征在于,当该控制器自该主机接收到欲写入一目标逻辑地址的一写入数据时,该控制器检查该目标逻辑地址是否位于一先前写入数据所对应的一目标地址链接分表的逻辑地址区间。
3.根据权利要求2所述的快闪存储装置,其特征在于,若该目标逻辑地址位于该目标地址链接分表的逻辑地址区间,则该控制器将该写入数据写入该快闪存储器的一页,并于目前地址链接分表中记录该目标逻辑地址与储存该写入数据的页的实体地址的对应关系。
4.根据权利要求2所述的快闪存储装置,其特征在于,若该目标逻辑地址不位于该目标地址链接分表的逻辑地址区间,则该控制器将目前地址链接分表储存于该快闪存储器的一页,并将储存该目前地址链接分表的该页的实体地址记录于该索引表中。
5.根据权利要求4所述的快闪存储装置,其特征在于,当该控制器将储存该目前地址链接表的该页的实体地址记录于该索引表中后,该控制器将该写入数据写入该快闪存储器的一页,并于该目标逻辑地址对应的地址链接分表中记录该目标逻辑地址与储存该写入数据的页的实体地址的对应关系。
6.根据权利要求1所述的快闪存储装置,其特征在于,该控制器维护多个无效表以分别储存该快闪存储器的这些区块的所有实体地址与多个逻辑地址的对应关系,而这些无效表被储存于对应的这些区块中。
7.根据权利要求6所述的快闪存储装置,其特征在于,当该控制器决定清除该快闪存储器的一目标区块时,该控制器依据该目标区块的该无效表归类该目标区块的各页为有效页或无效页,将该目标区块的所有有效页所储存的数据写入一新区块,并清除该目标区块所储存的数据。
8.根据权利要求6所述的快闪存储装置,其特征在于,该控制器依据该索引表找出目标区块的多个页的第一实体地址对应的多个第一逻辑地址,决定于该地址链接表中是否这些第一逻辑地址对应于这些第一实体地址,当该地址链接表中这些第一逻辑地址对应于这些第一实体地址时则归类该目标区块的这些页为有效页,以及当该地址链接表中这些第一逻辑地址不对应于这些第一实体地址时则归类该目标区块的这些页为无效页。
9.根据权利要求1所述的快闪存储装置,其特征在于,当该控制器欲重建该地址链接表时,该控制器自该快闪存储器的这些区块搜寻仅储存部份数据的一目标区块,自该目标区块的前一区块的最后一页读取该索引表,依据该索引表找出储存这些地址链接分表的页的实体地址,并读取这些地址链接分表以整合为该地址链接表。
10.根据权利要求9所述的快闪存储装置,其特征在于,当该控制器欲重建该地址链接表时,该控制器还将该目标区块中储存地址链接分表的多个页的实体地址记录至该索引表,依据该目标区块中储存的这些地址链接分表更新该地址链接表,决定该目标区块的一最后地址链接分表至一空白页之间的多个数据页,并将这些数据页的实体地址与逻辑地址的对应关系记录至该地址链接表。
11.一种快闪存储装置的运作方法,其中一快闪存储器包括多个区块,每一区块包括多个页以供储存数据,且每一页具有一实体地址,该方法包括下列步骤:
划分一主机所运用的多个逻辑地址为多个逻辑地址区间;
建立多个地址链接分表以分别储存这些逻辑地址区间所包含的逻辑地址与该快闪存储器的多个实体地址的对应关系;
储存这些地址链接分表于该快闪存储器中;
整合这些地址链接分表为一地址链接表;以及
依据该地址链接表将该主机指示的逻辑地址转换为实体地址;
其中,每一这些地址链接分表储存于该快闪存储器的一页,且该方法还包括:维护一索引表以供记录用以储存这些地址链接分表的这些页的实体地址;
当该快闪存储器的一使用区块的所有页都已被写入数据时,将该索引表储存于该使用区块的最后一页。
12.根据权利要求11所述的快闪存储装置的运作方法,其特征在于,该方法还包括:
当该快闪存储装置自该主机接收到欲写入一目标逻辑地址的一写入数据时,检查该目标逻辑地址是否位于一先前写入数据所对应的一目标地址链接分表的逻辑地址区间。
13.根据权利要求12所述的快闪存储装置的运作方法,其特征在于,若该目标逻辑地址位于该目标地址链接分表的逻辑地址区间,则该方法还包括:
将该写入数据写入该快闪存储器的一页;以及
于目前地址链接分表中记录该目标逻辑地址与储存该写入数据的页的实体地址的对应关系。
14.根据权利要求12所述的快闪存储装置的运作方法,其特征在于,若该目标逻辑地址不位于该目标地址链接分表的逻辑地址区间,则该方法还包括:
将目前地址链接分表储存于该快闪存储器的一页;以及
将储存该目前地址链接分表的该页的实体地址记录于该索引表中。
15.根据权利要求14所述的快闪存储装置的运作方法,其特征在于,该方法还包括:
当储存该目前地址链接分表的该页的实体地址被记录于该索引表之后,将该写入数据写入该快闪存储器的一页;以及
于该目标逻辑地址对应的地址链接分表中记录该目标逻辑地址与储存该写入数据的页的实体地址的对应关系。
16.根据权利要求11所述的快闪存储装置的运作方法,其特征在于,该方法还包括:
维护多个无效表以分别储存该快闪存储器的这些区块的所有实体地址与多个逻辑地址的对应关系;以及
储存这些无效表于对应的这些区块中。
17.根据权利要求16所述的快闪存储装置的运作方法,其特征在于,当该快闪存储装置欲清除该快闪存储器的一目标区块时,该方法还包括:
依据该目标区块的该无效表归类该目标区块的各页为有效页或无效页;
将该目标区块的所有有效页所储存的数据写入一新区块;以及
清除该目标区块所储存的数据。
18.根据权利要求16所述的快闪存储装置的运作方法,其特征在于,目标区块的各页的归类步骤还包括:
依据该索引表找出该目标区块的多个页的第一实体地址对应的多个第一逻辑地址;
决定于该地址链接表中是否这些第一逻辑地址对应于这些第一实体地址;
当该地址链接表中这些第一逻辑地址对应于这些第一实体地址时,归类该目标区块的这些页为有效页;以及
当该地址链接表中这些第一逻辑地址不对应于这些第一实体地址时,归类该目标区块的这些页为无效页。
19.根据权利要求11所述的快闪存储装置的运作方法,其特征在于,当该快闪存储装置欲重建该地址链接表时,该方法还包括:
自该快闪存储器的这些区块搜寻仅储存部份数据的一目标区块;
自该目标区块的前一区块的最后一页读取该索引表;
依据该索引表找出储存这些地址链接分表的页的实体地址;以及
读取这些地址链接分表以整合为该地址链接表。
20.根据权利要求19所述的快闪存储装置的运作方法,其特征在于,当控制器欲重建该地址链接表时,该方法还包括:
将该目标区块中储存地址链接分表的多个页的实体地址记录至该索引表;
依据该目标区块中储存的这些地址链接分表更新该地址链接表;
决定该目标区块的一最后地址链接分表至一空白页之间的多个数据页;以及
将这些数据页的实体地址与逻辑地址的对应关系记录至该地址链接表。
CN200910055954.1A 2009-08-06 2009-08-06 快闪存储装置及快闪存储装置的运作方法 Active CN101989235B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910055954.1A CN101989235B (zh) 2009-08-06 2009-08-06 快闪存储装置及快闪存储装置的运作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910055954.1A CN101989235B (zh) 2009-08-06 2009-08-06 快闪存储装置及快闪存储装置的运作方法

Publications (2)

Publication Number Publication Date
CN101989235A CN101989235A (zh) 2011-03-23
CN101989235B true CN101989235B (zh) 2015-08-05

Family

ID=43745775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910055954.1A Active CN101989235B (zh) 2009-08-06 2009-08-06 快闪存储装置及快闪存储装置的运作方法

Country Status (1)

Country Link
CN (1) CN101989235B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107643987B (zh) * 2016-07-20 2020-06-05 深圳衡宇芯片科技有限公司 减少固态硬盘中dram使用的方法及使用其的固态硬盘
TWI604373B (zh) * 2016-12-13 2017-11-01 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1936867A (zh) * 2005-09-25 2007-03-28 深圳市朗科科技有限公司 闪存介质数据管理方法
CN101105774A (zh) * 2006-10-26 2008-01-16 福昭科技(深圳)有限公司 一种逻辑与物理地址索引转换管理方法
CN101192195A (zh) * 2006-11-22 2008-06-04 北京华旗资讯数码科技有限公司 电子硬盘的存储空间的分组管理方法
CN101404028A (zh) * 2008-11-07 2009-04-08 宇龙计算机通信科技(深圳)有限公司 一种整理文件碎片的方法和系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1936867A (zh) * 2005-09-25 2007-03-28 深圳市朗科科技有限公司 闪存介质数据管理方法
CN101105774A (zh) * 2006-10-26 2008-01-16 福昭科技(深圳)有限公司 一种逻辑与物理地址索引转换管理方法
CN101192195A (zh) * 2006-11-22 2008-06-04 北京华旗资讯数码科技有限公司 电子硬盘的存储空间的分组管理方法
CN101404028A (zh) * 2008-11-07 2009-04-08 宇龙计算机通信科技(深圳)有限公司 一种整理文件碎片的方法和系统

Also Published As

Publication number Publication date
CN101989235A (zh) 2011-03-23

Similar Documents

Publication Publication Date Title
US9329995B2 (en) Memory device and operating method thereof
US10838859B2 (en) Recency based victim block selection for garbage collection in a solid state device (SSD)
EP2519880B1 (en) Micro-update architecture for address tables
CN102508788B (zh) Ssd及ssd垃圾回收方法和装置
TWI775122B (zh) 用來存取至少一非揮發性記憶體元件的處理單元
US8892814B2 (en) Data storing method, and memory controller and memory storage apparatus using the same
CN107656875B (zh) 作为系统盘的固态硬盘缩短上电时间的方法及系统
US20050015557A1 (en) Nonvolatile memory unit with specific cache
TWI431627B (zh) 快閃記憶體裝置及快閃記憶體裝置之運作方法
CN103176916A (zh) 闪存及闪存的地址转换方法
CN105117351A (zh) 向缓存写入数据的方法及装置
US8429339B2 (en) Storage device utilizing free pages in compressed blocks
US20110320689A1 (en) Data Storage Devices and Data Management Methods for Processing Mapping Tables
CN111580754B (zh) 一种写友好的闪存固态盘缓存管理方法
US20090319721A1 (en) Flash memory apparatus and method for operating the same
CN113419975B (zh) 存储器的控制系统及地址映射方法和地址映射装置
US9009442B2 (en) Data writing method, memory controller and memory storage apparatus
CN101425338B (zh) 非易失性存储器的写入方法及使用此方法的控制器
CN111966281B (zh) 数据储存装置与数据处理方法
CN103309619A (zh) 一种闪存数据存储方法
US9218294B1 (en) Multi-level logical block address (LBA) mapping table for solid state
CN101989235B (zh) 快闪存储装置及快闪存储装置的运作方法
CN109408416A (zh) 一种地址映射表项页管理方法及装置
KR100745163B1 (ko) 동적 매핑 테이블을 이용한 플래시 메모리 관리방법
CN114003169B (zh) 一种用于ssd的数据压缩方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant