CN101984564A - 一种自适应时钟保持模式的实现方法及装置 - Google Patents
一种自适应时钟保持模式的实现方法及装置 Download PDFInfo
- Publication number
- CN101984564A CN101984564A CN2010105554246A CN201010555424A CN101984564A CN 101984564 A CN101984564 A CN 101984564A CN 2010105554246 A CN2010105554246 A CN 2010105554246A CN 201010555424 A CN201010555424 A CN 201010555424A CN 101984564 A CN101984564 A CN 101984564A
- Authority
- CN
- China
- Prior art keywords
- time
- self
- adaptation clock
- clock
- message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0697—Synchronisation in a packet node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供一种自适应时钟保持模式实现方法及装置,该方法包括:检测到信元时延变化容限先进先出(CDVTFIFO)缓存下溢事件后,若在预定时间内未接收到新的时分复用业务净荷,则触发自适应时钟进入保持模式。通过本发明能够有效地解决了自适应时钟保持模式误触发问题。
Description
技术领域
本发明涉及网络承载TDM业务应用领域,尤其涉及一种自适应时钟保持模式的实现方法和装置。
背景技术
同步数字体系(SDH)从提出到现在已经20年了,作为主流传输技术在电信网中发挥了重要作用,但SDH是以语音为代表的电路型业务为对象而设计的传送技术体制。在IP作为主导业务的今天,SDH在效率与灵活性等方面的不适应已经显现,电信界在几年之前就开始了对下一代传送网的研究。为了解决这一问题,PTN技术应运而生。它支持多种基于分组交换业务的双向点对点连接通道,具有适合各种粗细颗粒业务、端到端的组网能力,提供了更加适合于IP业务特性的“柔性”传输管道,点对点连接通道的保护切换可以在50毫秒内完成,可以实现传输级别的业务保护和恢复。
PTN(Packet Transport Network,分组传送网)技术的发展必须要解决如何承载传统TDM(Time Division Multiplex,时分复用)业务问题。PTN网络承载TDM业务的关键技术是如何从包网络中恢复出TDM业务时钟。目前有四种时钟恢复技术,分别是自适应时钟、差分时钟、环回时钟和系统时钟,ITU-T G.8261对这4种时钟恢复技术都有相关阐述。与其他三种时钟恢复技术相比,自适应时钟以其较强的网络适应性而被广泛应用。
PTN网络承载TDM业务的原理是:在网络入口处将被承载的TDM业务按固定长度分割,并将分割后的数据按标准格式封装到PTN网络的分组报文中,TDM业务以报文形式在网络中传送,在PTN网络出口处再从分组报文中解出TDM业务,自适应时钟的原理就是根据TDM业务分组报文的抵达速率恢复出TDM业务时钟,并采用该时钟把接收到的TDM业务发送出去,如图1所示。图中CE为TDM业务设备,TDM业务通过IWF接入PTN网络,IWF将接入的TDM业务分割组包并在PTN网络上以分组报文形式进行传送。
PTN网络中TDM下行业务处理结构如图2所示,分组报文中承载的TDM业务净荷首先缓存进入CDVT(Cell Delay Variation Tolerance,信元时延变化容限) FIFO(First In First Out,先进先出)中,之后再采用自适应时钟把缓存的TDM业务净荷发送出去。依据网络情况自适应时钟存在两种运行模式,分别是跟踪模式和保持模式。网络正常时自适应时钟处于跟踪模式,依据接收到的分组报文抵达速率恢复出TDM业务时钟。网络中断时由于接收不到分组报文,自适应时钟会进入保持模式,保持之前恢复的TDM业务时钟。网络中断时由于接收不到分组报文,因此下行缓存TDM业务净荷的CDVT FIFO将发生下溢。目前业界普遍采用CDVT FIFO下溢事件作为触发自适应时钟进入保持模式的条件,即一旦检测到CDVT FIFO发生下溢就触发自适应时钟进入保持模式。网络中断是导致CDVT FIFO下溢的充分条件,但并不是必要条件。因此目前业界普遍采用CDVT FIFO下溢事件作为触发自适应时钟进入保持模式的方法存在误触发问题。
发明内容
本发明所要解决的技术问题是提供一种自适应时钟保持模式实现方法及装置,有效地解决了自适应时钟保持模式误触发问题。
为了解决上述技术问题,本发明提供了一种自适应时钟保持模式的实现方法,包括:
检测到信元时延变化容限先进先出(CDVT FIFO)缓存下溢事件后,若在预定时间内未接收到新的时分复用业务净荷,则触发自适应时钟进入保持模式。
进一步地,上述方法还具有下面特点:所述预定时间为下行分组报文抵达时间。
进一步地,上述方法还具有下面特点:下行分组报文抵达时间等于上行分组报文封包时间加上网络抖动时间。
进一步地,上述方法还具有下面特点:所述网络抖动时间为2至4毫秒。
进一步地,上述方法还具有下面特点:还包括:若在预定时间内接收到新的时分复用业务净荷,则保持自适应时钟处于跟踪模式。
为了解决上述问题,本发明还提供了一种实现自适应时钟保持模式的装置,包括:信元时延变化容限先进先出(CDVT FIFO)缓存、定时模块和检测模块,其中,
所述检测模块,用于检测到所述CDVT FIFO缓存的下溢事件后,触发所述定时模块;接收到所述定时模块的定时消息后,若检测在所述定时模块定时的时间内未接收到新的时分复用业务净荷,则触发自适应时钟进入保持模式;
所述定时模块,用于受触发后开始定时,当预定时间到达后,向所述检测模块发送定时消息。
进一步地,上述装置还具有下面特点:所述预定时间为下行分组报文抵达时间。
进一步地,上述装置还具有下面特点:下行分组报文抵达时间等于上行分组报文封包时间加上网络抖动时间。
进一步地,上述装置还具有下面特点:所述网络抖动时间为2至4毫秒。
进一步地,上述装置还具有下面特点:所述装置为现场可编程门阵列。
综上所述,本发明提供一种自适应时钟保持模式实现方法及装置,有效地解决了自适应时钟保持模式误触发问题。
附图说明
图1为自适应时钟恢复原理图;
图2为PTN网络中下行TDM业务的处理结构图;
图3为本发明的实现自适应时钟保持模式的装置的示意图;
图4为本发明的自适应时钟保持模式的实现方法的流程图;
图5是PTN产品TDM业务接入线卡的结构示意图;
图6为本发明实施例的实现自适应时钟保持模式的装置的示意图。
具体实施方式
能够导致CDVT FIFO下溢,除了网络中断外,自适应时钟尚未锁定源头时钟且比源头时钟快的话也可能导致CDVT FIFO下溢,这种情况下发生的下溢不应该触发自适应时钟进入保持模式,而应该使自适应时钟持续处于跟踪模式尽快锁定源头时钟。目前业界普遍采用CDVT FIFO下溢事件作为触发自适应时钟进入保持模式做法的不足之处是:没有区分下溢事件是由网络中断导致的,还是由自适应时钟尚未锁定源头时钟导致的。本发明的基本思想是检测到CDVT FIFO下溢事件发生后,进一步判断本次下溢的根本原因是网络中断还是自适应时钟尚未锁定源头时钟,并依据判断结果决策是否触发自适应时钟进入保持模式。网络中断导致下溢后,短时间内不会有新的TDM业务净荷进入CDVT FIFO,而自适应时钟未锁定导致下溢后,在某个可预知的时间内必定有新的TDM业务净荷进入CDVT FIFO。
本发明的触发自适应时钟保持模式的方法的具体实现思路是:设定一个定时器,检测到CDVT FIFO下溢后立刻启动该定时器,定时期内如果没有接收到新的TDM业务净荷,则判断本次下溢为网络中断导致的,则触发自适应时钟进入保持模式;定时期内如果接收到了新的TDM业务净荷,则判断本次下溢为自适应时钟未锁定导致的,仍然使自适应时钟处于跟踪模式。
为了更好地理解本发明,下面结合附图和具体实施例对本发明作进一步地描述。
图3为本发明的实现自适应时钟保持模式的装置的示意图,如图3所示,本装置包括:信元时延变化容限先进先出(CDVT FIFO)缓存、定时模块和检测模块,其中,
所述检测模块,用于检测到CDVT FIFO缓存的下溢事件后,触发所述定时模块;接收到所述定时模块的定时消息后,若检测在所述定时模块定时的时间内未接收到新的时分复用业务净荷,则触发所述自适应时钟进入保持模式;
所述定时模块,用于受触发后开始定时,当预定时间到达后,向所述检测模块发送定时消息。
其中,所述预定时间为下行分组报文抵达时间,下行分组报文抵达时间等于上行分组报文封包时间加上网络抖动时间,网络抖动时间可以取2至4毫秒。
图4为本发明的触发自适应时钟保持模式的方法的流程图,如图所示,包括下面步骤:
S10、检测到CDVT FIFO缓存下溢事件;
S20、判断预定时间内是否接收到新的时分复用业务净荷,若是,则转向步骤S30;否则转向步骤S40;
S30、自适应时钟保持处于跟踪模式;
S40、触发自适应时钟进入保持模式。
这样,通过本发明可以有效地解决了自适应时钟保持模式误触发问题。
图5是PTN产品TDM业务接入线卡的结构示意图,如图5所示,该线卡主要包括一片FPGA(Field-Programmable Gate Array,现场可编程门阵列)芯片和一片E1业务(E1业务属于典型的TDM业务)接口芯片。上行方向接入的E1业务经过E1业务接口芯片模数转换后将多路E1业务合成一路,通过SBI(可调节带宽互连传送接口)总线送入FPGA中处理。FPGA完成E1业务的切片、组包处理,然后通过SGMII(串行千兆介质无关接口)总线送入交换板。下行方向从网络来的E1业务分组报文通过背板SMGII总线先送入线卡的FPGA中,FPGA完成分组报文解包以及自适应时钟恢复处理。
图6为本发明实施例的触发自适应时钟保持模式的装置的示意图,如图6所示,FPGA中设计有一个定时器和检测模块,检测模块检测CDVT FIFO一旦下溢后立刻启动该定时器,定时期内如果检测模块检测没有接收到新的E1业务净荷,则判断本次下溢为网络中断导致的,触发自适应时钟进入保持模式;定时期内如果检测模块检测接收到了新的E1业务净荷,则判断本次下溢为自适应时钟未锁定导致的,仍然使自适应时钟处于跟踪模式。
该发明的关键点是如何合理设置定时时间,为了正确设置定时时间需要深入研究下行方向分组报文抵达的时间分布规律。下行分组报文抵达时间是由上行分组报文封包时间和网络抖动特性共同决定的,如果网络是理想的,没有任何传送抖动的话,则下行分组报文抵达时间就完全等于上行分组报文分包时间,而上行分组报文封包时间唯一由报文长度决定,即由业务级联数量决定。对于E1业务来说,每增加一个级联,则封包时间固定增加例如125μs(微秒),因此如果假设网络没有传送抖动的话,则下行分组报文抵达时间=业务级联数*125μs;由于网络存在抖动,所以下行分组报文抵达时间必须再加上网络最大传送抖动时间,由于分组网络的复杂性导致很难绝对准确预估某个网络传送抖动特性,但可以根据经验设定一个大致的时间范围指导后端设计。实际应用中,可以假设网络传送抖动最大值在2-4mS之间,因此下行分组报文抵达时间=业务级联数*125μs +网络抖动时间(2-4mS)。按这个公式设定定时时间即可。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成,所述程序可以存储于计算机可读存储介质中,如只读存储器、磁盘或光盘等。可选地,上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地,上述实施例中的各模块/单元可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
以上仅为本发明的优选实施例,当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种自适应时钟保持模式的实现方法,包括:
检测到信元时延变化容限先进先出(CDVT FIFO)缓存下溢事件后,若在预定时间内未接收到新的时分复用业务净荷,则触发自适应时钟进入保持模式。
2.如权利要求1所述的方法,其特征在于:所述预定时间为下行分组报文抵达时间。
3.如权利要求2所述的方法,其特征在于:下行分组报文抵达时间等于上行分组报文封包时间加上网络抖动时间。
4.如权利要求3所述的方法,其特征在于:所述网络抖动时间为2至4毫秒。
5.如权利要求1-4任一项所述的方法,其特征在于:所述方法还包括:
若在预定时间内接收到新的时分复用业务净荷,则保持自适应时钟处于跟踪模式。
6.一种实现自适应时钟保持模式的装置,包括:信元时延变化容限先进先出(CDVT FIFO)缓存、定时模块和检测模块,其中,
所述检测模块,用于检测到所述CDVT FIFO缓存的下溢事件后,触发所述定时模块;接收到所述定时模块的定时消息后,若检测在所述定时模块定时的时间内未接收到新的时分复用业务净荷,则触发自适应时钟进入保持模式;
所述定时模块,用于受触发后开始定时,当预定时间到达后,向所述检测模块发送定时消息。
7.如权利要求6所述的装置,其特征在于:所述预定时间为下行分组报文抵达时间。
8.如权利要求7所述的装置,其特征在于:下行分组报文抵达时间等于上行分组报文封包时间加上网络抖动时间。
9.如权利要求8所述的装置,其特征在于:所述网络抖动时间为2至4毫秒。
10.如权利要求6所述的装置,其特征在于:所述装置为现场可编程门阵列。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105554246A CN101984564A (zh) | 2010-11-23 | 2010-11-23 | 一种自适应时钟保持模式的实现方法及装置 |
PCT/CN2011/072938 WO2012068820A1 (zh) | 2010-11-23 | 2011-04-18 | 一种自适应时钟保持模式的实现方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105554246A CN101984564A (zh) | 2010-11-23 | 2010-11-23 | 一种自适应时钟保持模式的实现方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101984564A true CN101984564A (zh) | 2011-03-09 |
Family
ID=43641735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105554246A Pending CN101984564A (zh) | 2010-11-23 | 2010-11-23 | 一种自适应时钟保持模式的实现方法及装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101984564A (zh) |
WO (1) | WO2012068820A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012068820A1 (zh) * | 2010-11-23 | 2012-05-31 | 中兴通讯股份有限公司 | 一种自适应时钟保持模式的实现方法及装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1301100A (zh) * | 1999-12-17 | 2001-06-27 | 米特尔公司 | 时钟恢复锁相环 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101626346B (zh) * | 2009-08-03 | 2011-12-07 | 中兴通讯股份有限公司 | 自适应时钟恢复方法和装置 |
CN101640578A (zh) * | 2009-08-25 | 2010-02-03 | 北京邮电大学 | 一种用于分组传送网络的tdm业务时钟恢复方法 |
CN101651535B (zh) * | 2009-09-01 | 2011-12-28 | 中兴通讯股份有限公司 | 一种基于ptn的自适应业务时钟恢复方法及其系统 |
CN101984564A (zh) * | 2010-11-23 | 2011-03-09 | 中兴通讯股份有限公司 | 一种自适应时钟保持模式的实现方法及装置 |
-
2010
- 2010-11-23 CN CN2010105554246A patent/CN101984564A/zh active Pending
-
2011
- 2011-04-18 WO PCT/CN2011/072938 patent/WO2012068820A1/zh active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1301100A (zh) * | 1999-12-17 | 2001-06-27 | 米特尔公司 | 时钟恢复锁相环 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012068820A1 (zh) * | 2010-11-23 | 2012-05-31 | 中兴通讯股份有限公司 | 一种自适应时钟保持模式的实现方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2012068820A1 (zh) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8929405B2 (en) | Method and apparatus for optimizing packet timing transport | |
CN101548494B (zh) | 以受控延迟的方式转发分组的设备和方法以及同步方法 | |
EP2572462B1 (en) | Optimizing timing packet transport | |
US8605757B2 (en) | Closed-loop clock synchronization | |
US7813271B2 (en) | Aggregated link traffic protection | |
US7336673B2 (en) | Creating a low bandwidth channel within a high bandwidth packet stream | |
WO2008125043A1 (en) | Multi-frame network clock synchronization | |
US6631138B1 (en) | Reduced pin-count 10Base-T MAC to transceiver interface | |
WO2008125044A1 (en) | Network clock synchronization timestamp | |
CN101674174A (zh) | 一种提高时钟稳定度的方法及设备 | |
Rox et al. | Formal timing analysis of full duplex switched based ethernet network architectures | |
CN101212290B (zh) | 同步时分以太网传输方法及相应的传输装置 | |
Nikishin et al. | Schedule time-triggered ethernet | |
CN101626346B (zh) | 自适应时钟恢复方法和装置 | |
Le et al. | Evaluation of real-time ethernet with time synchronization and time-aware shaper using OMNeT++ | |
US6400291B1 (en) | Multiple time domain serial-to-parallel converter | |
CN101984564A (zh) | 一种自适应时钟保持模式的实现方法及装置 | |
US6834058B1 (en) | Synchronization and alignment of multiple variable length cell streams | |
US7512075B1 (en) | Method and apparatus for collecting statistical information from a plurality of packet processing blocks | |
EP3729752B1 (en) | Data communication | |
JP3909029B2 (ja) | 端末同期方法及び端末同期回路 | |
CN109831266A (zh) | 一体化通信设备的通信方法 | |
CN101599806B (zh) | 采用时钟预测技术的精确时钟恢复方法 | |
US11212233B2 (en) | Packet-based communication | |
Pruski | Time Sensitive Networking Ethernet: Architecture, Implementation and Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110309 |