CN101983489B - 对传输块的多码块进行选择性组合和译码的方法和装置 - Google Patents

Abstract

本公开的一些方面能够提供有效利用存储和能源的、基于多次传送对数据流进行解码的方法和装置。所述解码方法可包括：接收与传输块的第一传送对应的第一多个编码码块，将所述第一多个编码码块解码为解码码块，对所述解码码块进行错误检测，以及存储所述解码码块的解码历史。进一步地，所述方法可包括接收与所述传输块的重传相对应的第二多个编码码块。所述第二多个编码码块可以分别映射第一多个编码码块。根据所述解码历史，所述方法可以有选择地对所述第二多个编码码块的子集进行解码。此外，所述方法可包括存储解码失败的码块的软比特位。所述软比特位可以是来自多次传送的软比特位的组合。通过动态释放与成功解码的码块相关联的存储器空间，可以减少用于存储所述软比特位的存储器的大小。

Description

对传输块的多码块进行选择性组合和译码的方法和装置

相关申请的引用

本申请要求享有于2008年3月31日提交的美国临时申请NO.61/040,933、“用于对串联的码块组成的传输块进行解码的有效结构”的权益，其全部内容通过引用并入本文。

技术领域

本申请的实施方式涉及通信，并且更具体地涉汲用于解码的方法和装置。

背景技术

无线通信标准可以使用重传技术来实现可靠的数据传输。例如，长期演进(LTE)标准可以传输块的形式来传输数据。传输块可包括多个码块。如果任何码块没有被用户设备(UE)完整地接收，则整个传输块会被重传。所述用户设备可以处理例如解码整个被重传的传输块。

发明内容

本公开的一些方面能够提供有效利用存储和能源、基于多次传送对数据流进行解码的方法和装置。

当用户设备(UE)未能正确地解码传输块时，例如所述传输块的码块被误解码，所述用户设备可以传输NACK消息。所述NACK消息可以导致整个传输块的重传。然而，一旦接收所述重传的传输块，所述传输块中只有包含错误码块的传输块部分被所述UE进行解码。所述UE能够维护码块是错误的历史。为了节约存储资源，所述UE可以为所述错误的码块分配存储资源，例如用于存储所述些错误的软比特位(soft bits)，而不是存储整个传输块的软比特位。通过使用成功/失败解码码块的历史，能够避免对已经成功解码的码块再进行解码。另外，所述UE可以减少存储器访问的数量。因此，所述UE可以使用外部存储器来替代基带芯片上的片内存储器。最终，一旦错误的码块被正确解码，就能够将它们与先前接收的并正确解码的码块串联起来。

所述解码方法可包括：接收与传输块的第一传送对应的第一多个编码码块，将所述第一多个编码码块解码为解码码块，错误检测所述解码码块，以及存储所述解码码块的解码历史。进一步地，所述方法可包括接收与所述传输块的重传相对应的第二多个编码码块。所述第二多个编码码块能够分别映射所述第一多个编码码块。然后，根据所述解码历史，所述方法能够有选择性地对所述第二多个编码码块中的第一子集进行解码，而不对所述第二多个编码码块的第二子集进行解码。

根据本公开，所述第二多个编码码块能够按照与所述第一多个编码码块相同的方式进行编码，或者能够按照与所述第一多个编码码块不同的方式进行编码。

为了存储所述解码码块的解码历史，所述方法可包括存储与所述解码码块的错误检测对应的位图。

为了基于所述解码历史对所述第二多个编码码块的所述子集进行有选择性的解码，所述方法可包括：如果所述解码历史表明在先前传送过程中对所述码块的解码失败，则从所述第二多个编码码块中选择编码码块。

进一步地，所述方法可包括：对所述选择的编码码块及其来自先前传送的对应编码码块组合的组合块进行解码。更加特别的是，所述方法可包括：将所述选择的编码码块的软比特位与来自先前传送的码块软比特位进行组合，以及将所述组合的软比特位解码为解码码块。此外，所述方法可包括：如果所述解码码块未通过错误检测测试，则存储所述组合的软比特位。

所述方法还可包括对第二多个编码码块的所述第一子集的解码码块进行错误检测，以及更新所述解码历史。此外，所述方法可包括：通过将在所述第一传送后被成功解码的码块和根据对所述第二多个编码码块的所述第一子集进行解码而被成功解码的码块串联起来，来重构所述传输块。进一步地，所述方法可包括：基于所述解码历史传送确认消息。

在一个实施例中，为了对所述解码码块进行错误检测，所述方法可包括：对所述解码码块进行循环冗余码(CRC)校验。进一步地，所述方法可包括：对重构的传输块进行错误检测；所述重构的传输块包括：从当前重传中解码得到的码块和在先前传送中被成功解码的码块。此外，所述方法可包括：基于对所述重构的传输块的CRC校验，确定所述原始传输块的成功/失败传送，以及基于对所述重构的传输块的CRC校验发送确认消息。

本公开的一些方面能够提供用户设备。所述用户设备可包括：接收模块，其被配置成将所接收的对应于传输块的传送的信号转换为多个编码码块。进一步地，所述用户设备可包括选择性解码器模块。所述选择性解码器模块能够被配置成对与传输块的第一传送对应的第一多个编码码块进行解码，检测所述解码码块中的错误，存储所述解码码块的解码历史，以及根据所述解码历史，有选择地对与所述传输块的第二传送对应的第二多个编码码块进行解码。

进一步地，所述选择性解码器模块可包括：控制器单元，其被配置成基于所述解码历史选择所述第二多个编码码块的第一子集；解码器单元，其被配置成将所选择的所述第二多个编码码块的第一子集解码为解码码块，而不对所述第二多个编码码块的第二子集进行解码；以及测试器单元，其被配置成对所述解码码块进行错误检测。

根据本公开的一个方面，所述控制器可包括：存储器单元，其被配置成将所述解码历史存储在位图中。

进一步地，所述选择性解码器模块可包括：软比特位生成器，其被配置成从对应于编码码块的接收信号中产生软比特位；以及所述解码器单元被配置成根据所述软比特位对码块进行解码。

此外，所述选择性解码器模块可包括组合器单元，其被配置成将来自所述软比特位生成器的所述软比特位与来自先前传送的被存储的软比特位进行组合。进一步地，所述选择性解码器可包括存储器单元，其被配置成存储来自先前传送的所述软比特位。根据本公开，所述存储器单元能够进一步包括：主存储器单元，其被配置成存储来自先前传送的所述软比特位；以及高速缓存单元，其被配置成缓存所述主存储器单元和所述组合器单元之间的所述软比特位。

根据本公开的一个实施例，基于选择性解码，所述主存储器单元仅仅可以存储用于已经解码失败的码块的所述软比特位。一旦码块已经被成功地解码，与所述码块关联的存储空间就能够被释放，例如存储用于解码所述码块的软比特位。

为了减小芯片面积，所述主存储器单元能够作为外部存储器单元的方式被实现。为了改善处理速度，所述选择性解码器模块能够被流水线(pipeline)化构造。

根据本公开，所述测试器单元可包括：码块测试引擎，其被配置成对解码码块进行错误检测；传输块测试引擎，其被配置成对被串联起来的多个解码码块进行错误检测。此外，所述选择性解码器模块可以包括串联单元，其被配置成将从所述第一传送中被成功解码的码块和从所述第二多个编码码块的所述第一子集中被成功解码的码块串联起来。

附图说明

被作为示例而提供的本公开的多个实施例，将参照随后的附图进行详细描述，其中同样的附图标记代表相同的部件；其中：

图1示出了用户设备示例的方框图；

图2示出了选择性解码器示例的方框图；

图3示出了选择性解码示例的示意图；

图4示出了使用流水线结构的选择性解码器示例的方框图；以及

图5示出了简要描述用于选择性解码的过程示例的流程图。

具体实施方式

图1示出了根据本公开的一个实施例的无线用户设备示例100的方框图。该无线用户设备100可以包括天线模块105、接收模块101、选择性解码器模块130、处理器模块102和传输器模块145。如图1所示，这些元件能够被耦接在一起。

天线模块105可以接收空中的多种信号，例如射频信号以及类似信号。射频信号可以承载多种信息，例如控制信息、用户数据以及类似信息。天线模块105能够将所述多种信号转换成电信号，并将该电信号提供给接收模块101进行处理。另外，天线模块105可以被耦接至传输器模块145，并根据该传输器模块145提供的电信号在空中发送电磁信号。

接收模块101能够接收电信号，从所述电信号中提取传输块，并将所述传输块提供给选择性解码器130。接收模块101可以进一步地包括多种部件。在一个实施例中，接收模块101可以包括接收器前端模块110、解调器和去交织器(de-interleaver)模块120。

接收器前端模块110，例如调制解调器，能够接收来自天线模块105的电信号，并能够从该电信号中获取数字采样。该接收器前端110可以包括多种模拟电路，例如放大器、滤波器、下变频器、模数转换器(ADC)以及类似电路，用以处理电信号。所述数字采样能够以一个或多个数字数据流的形式提供给解调器和去交织器模块120。

所述解调器和去交织器模块120可以从所述接收器前端模块110接收数字数据流，对所述数字数据流进行解调和去交织以获取定向传输给所述无线用户装置的传输块。然后，所述传输块能够被发送至选择性解码器130。

所述选择性解码器模块130能够对所接收到的、在传输之前进行错误检测编码的传输块进行有选择地解码，并恢复原始传输块。尤其是，接收到的传输块可以包括多个编码码块，其被串联起来以形成编码的传输块。基于码块的解码历史，所述多个编码码块能够被选择性解码模块130有选择地解码为码块。然后，所述解码码块能够被串联起来以恢复所述原始的传输块。

在一个示例中，所述选择性解码器模块130可以接收与第一次传输的原始传输块对应的第一编码传输块。所述第一编码传输块可以包括第一多个编码码块。所述第一多个编码码块可以分别对应于所述传输块中的码块。所述选择性解码模块130能够解码所述第一编码传输块，尤其是将所述第一多个编码码块解码为解码码块，并测试所述解码码块是否有错误。进一步地，所述选择性解码器模块130可以存储解码历史，其能够表明传输块中哪些码块已经被成功解码，换句话说，所述解码码块是无错误的；哪些码块解码失败，换句话说，所述解码码块有错误。

然后，所述选择性解码器模块130可以接收与第二次传输的原始传输块对应的第二编码传输块。所述第二编码传输块可包括第二多个编码码块。所述第二多个编码码块能够分别映射于与所述原始传输块的码块有关的第一多个编码码块。在一个实施例中，所述第二多个编码码块能够与所述第一多个编码码块相同。在另一个实施例中，所述第二多个编码码块能够与所述第一多个编码码块不同。例如，第二多个编码码块中的编码码块能够对应于传输块中的、与所述第一多个编码码块中的编码码块相同的码块，但是它们能够被区别性地加以编码，例如采用不同的编码技术、不同的编码速率以及类似方式。所述选择性解码器模块130能够基于解码历史选择所述第二多个编码码块的子集，并将所选取的第二多个编码码块的子集解码为解码码块。在一个实施例中，所述选择性解码器模块130可以对由所选取的所述第二多个编码码块的子集和所述第一多个编码码块中相应的编码码块形成的组合码块进行解码。进一步地，所述选择性解码器模块130可以测试所述子集的解码码块是否具有错误，并可以更新所述解码历史。

因此，根据实施例，通过不对所述第二多个编码码块中已经在第一次就被成功解码的部分进行冗余解码，所述选择性解码器模块130能够节约资源，例如计算能力、存储容量。

在一个示例中，如果根据先前传输，所述码块还没有被成功地解码，所述选择性解码器130可以仅仅存储与来自先前传输的码块相关的数据。一旦所述码块已经被成功地解码，存储与所述码块相关的数据的存储空间就能够被释放。

在另一个示例中，如果根据先前传输，所述码块还没有被成功解码，所述选择性解码器模块130可以存储与来自先前传输的码块相关的软比特位。此外，如果根据先前传输，所述码块已经被成功解码，所述选择性解码器模块130可以存储与来自先前传输的码块有关的数据，比如解码比特位、来自先前传输块测试的测试数据，例如通过使用分段循环冗余码(CRC)方式的测试数据，以及类似数据。相比于用于存储未成功解码的码块相关的软比特位的存储空间，所存储的与成功解码的码块相关的数据通常能够消耗减少的存储空间，并能够便于例如对含有来自先前传输和当前传输的解码码块的传输块进行传输块测试。例如，在对包含来自当前传输中的新解码码块和在先前传输中已经被成功解码的码块的新的传输块进行传输块测试中，传输块测试仪器可以使用与先前传输中已经被成功解码的码块有关的存储测试数据。

根据本公开，在所述选择性解码器模块130已经成功解码所有的码块后，所述解码码块能够被串联成恢复的传输块。所述恢复的传输块能够被提供给处理器模块102做进一步的处理。

所述处理器模块102可以包括多个部件来进一步地处理所述传输块。例如，所述处理器模块102可以包括分组处理器104用以根据分组级别进行进一步处理。

所述传输器145可以传输各种数据和控制信息。例如，所述传输器145能够被耦接于所述选择性解码器130以基于解码结果传输确认消息。特别是，当传输块没有被恢复时，所述选择性解码器模块130可以指示所述传输器145发送NACK信号，因此所述原始传输块能够被重传。另一方面，当所述传输块被成功解码并恢复时，所述选择性解码器模块130可以指示所述传输器145发送ACK信号，因此所述原始传输块无需被重传。

图2示出了选择性解码器示例230的方框图。所述选择性解码器230可包括选择器单元240、组合器单元250、解码器单元260、测试器单元270、控制器单元280和存储单元290。如图2所示，这些元件能够被耦接在一起。

所述选择性解码器230能够接收与原始传输块的传输对应的信号。例如，所述选择性解码器230可以接收与原始传输块的传输对应的软值(soft values)。所述原始传输块能够以多个编码码块的形式进行传输。因此，所述选择性解码器230可以接收与所述多个编码码块对应的软值。根据所述原始传输块的先前传输的解码历史，所述选择性解码器230能够有选择地解码所述多个编码码块。进一步地，所述选择性解码器230能够成功地将解码码块串联起来以恢复所述传输块，所述解码码块可以是从不同的传输中接收的信号中解码得到的。例如，一些解码码块能够在第一传送后被成功解码，而一些解码码块能够在第二传送后被成功解码。所述恢复的传输块能够被提供给上层处理模块，例如，分组处理器模块。

所述选择器单元240能够接收用于所述多个编码码块的软值。所述选择器单元240能够基于原始传输块的先前传输的解码历史，选择与所述多个编码码块的子集对应的部分软值。特别是，在图2的示例中，所述选择器单元240可以接收来自控制器280的解码历史。所述解码历史可以表明所述原始传输块中哪些码块在先前传输中已经被成功解码，以及在先前传输中哪些码块尚未被成功解码，换句话说，未能通过错误检测测试。所述选择器单元240可以选择与多个编码码块的子集对应的软值，所述多个编码码块相应的解码码块在先前传输中未能通过错误检测测试。然后，所述多个编码码块的被选取的子集的所述软值能够被进一步地处理，例如解码，以及错误检测。

在实施例中，所述选择器单元240可以包括软比特位生成器(未示出)。所述软比特位生成器可以在选择之前从所接收的信号中产生软值，例如，以软比特位的形式。

所述软值也被称为对数似然比。用于接收的比特位的所述软值能够被解读为用于确定所接收的比特位的可靠性的测量指标。在示例中，用于所述接收的比特位r的软值L可以通过公式1来计算：

公式1

因此，大的正数L能够表明r为二进制数1具有高的可靠性，大的负数L能够表明r为二进制数0具有高的可靠性；并且接近0的数值能够表明基于r所作出的判断结论是不可靠的。

所述组合器单元250能够将编码码块的软比特位与来自先前传输的相应编码码块的存储软比特位进行组合。在图2示例中，所述组合器250可以从所述存储单元290中获取所述存储的软比特位，并将所获取的软比特位与来自选择器240的软比特位进行组合。进一步地，所述组合的软比特位能够被提供给所述解码器单元260进行解码。此外，所述组合器单元250能够将所述组合后的软比特位提供给所述存储单元290进行存储。

所述解码器单元260能够基于所述软比特位对所述编码码块进行解码。所述解码器单元260可以使用任何合适的技术或算法。所述解码码块能够被提供给所述测试器单元270。

所述测试器单元270能够检测解码码块是否已经被成功地解码以恢复所述原始传输块的码块，并且还可以检测编码传输块是否已经被成功解码以恢复所述码块。在示例中，所述测试器单元270可以包括码块测试引擎和传输块测试引擎。所述码块测试引擎能够执行码块错误检测测试，用以测试码块是否被成功地解码，特别是能够检测在解码码块中的错误。所述传输块测试引擎能够执行传输块错误检测测试，用以测试所述原始传输块是否已经被成功地恢复，特别是能够检测已被解码的被串联起来之后的码块中的错误。在示例中，所述码块测试引擎和所述传输块测试引擎能够被配置为根据循环冗余码(CRC)错误检测技术来检测错误。

在一个实施例中，当码块被成功解码时，所述测试器单元270能够将所述码块提供给上层处理模块比如分组处理器模块做进一步的处理。此外，所述测试器单元270能够通知所述控制器280更新所述码块的解码历史。当在解码码块中检测到错误时，所述相应的码块没有被成功恢复，所述测试器单元270能够通知所述存储单元290存储所述码块的组合的软比特位。所述测试器单元270也能通知所述控制器280更新所述码块的解码历史。

在另一个实施例中，在所述测试器单元270执行错误检测测试之前，所述解码码块能够被提供给所述上层处理模块。所述解码码块能够在错误检测测试之前被串联起来以形成传输块。当所述测试器单元270从所述解码器单元260接收新解码码块时，所述新解码码块可以覆盖根据先前传输的相应的解码码块从而形成新的传输块。所述测试器单元270可以适当调整所述码块测试引擎和所述传输块测试引擎的测试顺序。在示例中，在所述码块测试引擎对新解码码块执行测试之前，所述传输块测试引擎可以对所述新的传输块执行测试。进一步地，当所述新的传输块通过所述传输块错误检测测试时，所述新的传输块可以被视为被成功恢复，尽管并非所有的解码码块能够通过所述码块错误检测测试。

当所述原始传输块已被成功地恢复时，所述恢复的传输块能够被上层处理层进一步地处理。此外，所述测试器单元270可以通知所述控制器280更新所述解码历史。所述控制器280可以发起传输ACK信号的动作。当所述传输块未被成功恢复时，所述测试器单元270能够通知所述控制器280更新所述解码历史。所述控制器280可以发起传输NACK消息的动作，这会导致所述原始传输块的重传。

所述存储单元290能够存储来自先前传输的软比特位。在实施例中，所述存储单元290可以包括高速缓存单元(未示出)和主存储器单元(未示出)。所述高速缓存单元可以缓存码块的软比特位，该软比特位是根据先前的传输计算得到的并能够被存储在所述主存储器单元中。所述软比特位能够被提供给所述组合器单元250。此外，所述高速缓存单元可以缓存从所述组合器单元250输出的组合软比特位。进一步地，所述存储单元290可以接收来自所述测试器单元270的信息。当所述测试器单元270通知解码码块未通过所述码块引擎测试时，所述高速缓存单元可以向所述主存储器单元发送所述解码码块的组合的软比特位。

根据本公开的一个方面，所述高速缓存单元能够与各个处理单元如240-280一起在同一芯片上实现，并且因此例如，部分地出于封闭式耦接的缘由，所述高速缓存单元能够被快速访问。另一方面，所述主存储器单元能够被实现为外部存储器，其可以位于不同于所述各个处理单元240-280所在的芯片，例如存储器芯片，所述各个处理单元240-280可以位于比如基带芯片中。因此，所述基带芯片能够具有缩小的硅面积。此外，可以各自选取适当的制造技术用以分别制造所述存储器芯片和所述基带芯片，例如为了最大化各自的性能和/或产量。注意，所述存储器单元可以包括合适的存储器管理部件，其能够对所述高速缓存单元与所述主存储器单元之间的数据转换进行管理。

所述控制器单元280可以为所述传输块的多个码块管理所述解码历史，特别是所述控制器单元280可以产生和更新所述解码历史。进一步地，所述控制器单元280能够基于所述解码历史控制所述选择性解码器230的操作。

在操作期间，所述选择性解码器230可以接收与原始传输块的第一次传输对应的第一编码传输块。所述第一编码传输块可以包括第一多个编码码块。所述第一多个编码码块可以对应于需要被恢复的传输块的多个码块。所述控制器单元280可以产生所述多个码块的解码历史，并且可以初始化为默认值。进一步地，所述控制器单元280基于所述解码历史能够控制所述选择器单元240选择所述第一多个编码码块，在这种情况下为所有的编码码块，产生所述多个编码码块的软比特位，并且将所述软比特位提供给所述组合器单元250。所述组合器单元250能够向所述解码器单元260，以及所述存储器290中的所述高速缓存单元提供所述软比特位。所述解码器单元260能够将所述第一多个编码码块解码为解码码块，并且将所述解码码块提供给所述测试器单元270。所述测试器单元270能够检测所述解码码块中的错误。如果在所述解码码块中未检测到错误，所述解码码块恢复所述传输块的码块。所述测试器单元270能够发送用以为所述码块更新所述解码历史的信号，并且能够将恢复后的码块提供给上层进行处理。另一方面，如果在解码码块中检测到错误，所述测试器单元270可以通知所述存储单元290中的高速缓存单元将所述码块的软比特位存储在所述主存储器单元中。

如果存在码块没有被成功恢复的码块，则可以重传所述原始传输块。所述选择性解码器230可以接收与所述原始传输块的重传相对应的第二编码传输块。所述第二编码传输块可以包括第二多个编码码块。所述第二多个编码码块可以分别映射于所述第一多个编码码块。所述控制器单元280能够控制所述选择器单元240基于所述解码历史选择所述第二多个编码码块的子集。所述选择器单元240可以产生所选择的编码码块的子集的软比特位，并向所述组合器单元250提供所述软比特位。另一方面，所述存储单元290中的高速缓存单元可以缓存来自所述主存储器单元存储的软比特位，并将所述软比特位提供给所述组合器单元250。所述组合器单元250能够将所述存储的软比特位与来自所述选择器单元240的软比特位进行组合。所述组合器单元250能够将所组合的软比特位提供给所述解码器单元260以及所述存储器290中的所述高速缓存单元。所述解码器单元260能够解码所述组合的软比特位以获取解码码块，并将所述解码码块提供给所述测试器单元270。所述测试器单元270能够检测所述解码码块中的错误。如果在解码码块中未检测到错误，所述解码码块恢复为码块。所述测试器单元270能够发送更新所述码块的解码历史的信号，并能够将所恢复的码块提供给所述上层进行处理。此外，所述测试器单元270可以信号通知所述高速缓存单元从缓存中释放此码块，无需将所述码块的组合软比特位存储在所述主存储器单元中。另一方面，如果在解码码块中检测到错误，所述测试器单元270可以通知所述存储单元290中的高速缓存单元将所述码块的组合软比特位存储在所述主存储器单元中。

当所有码块都已被成功恢复时，所述码块能够被串联起来。所述测试器单元270可以进一步测试所述串联起来的码块是否成功地恢复了所述传输块。当所述传输块被恢复时，所述传输块能够被提供给所述上层做进一步的处理，并且能够发送ACK消息以告知无需再重传。

注意，所述测试器单元270可以适当地调整应用所述码块错误检测测试、应用所述传输块错误检测测试以及向所述上层提供解码结果的顺序。例如，所述测试器单元270可以首先向所述上层提供新解码码块以形成新的传输块，然后所述测试器单元270可以对所述新的传输块应用所述传输块错误检测测试。进一步地，如果未通过所述传输块错误检测测试，所述测试器单元270可以对所述新解码码块应用所述码块错误检测测试。另一方面，根据本公开的实施例，如果通过所述传输块错误检测测试，所述新的传输块能够被视为被成功恢复，尽管可能存在或许未通过所述码块错误检测测试的解码码块。

图3示出了选择性解码示例的示意图。用户设备可以接收与原始传输块310对应的多次传送，例如图3中的第一传送和第二传送。在一些实施例中，第二传送可以被相应地传输到NACK的接收处，NACK表明在所述第一传送中一个或多个所述码块被误解码了。所述原始传输块310可包括任何通信信息，例如控制信息、用户数据信息以及类似信息。

在第一传送过程中，所述原始传输块310能够基于多种技术进行编码，例如前向纠错(FEC)编码技术、循环冗余码(CRC)错误检测技术以及类似技术。在图3的示例中，所述原始传输块310能够基于CRC错误检测技术进行编码，并且图示为CRC1的CRC保留区能够被附加到所述原始传输块以形成第一CRC附加传输块320。进一步地，所述第一CRC附加传输块320能够被拆分为多个码块，例如图3中的A1-C1。

此外，所述多个码块A1-C1能够基于多种技术分别进行编码以形成编码码块。在图3的示例中，基于所述CRC错误检测技术，可以分别对所述码块A1-C1进行编码。因此，图示为A1CRC、B1CRC和C1CRC的码块保留区能够被附加到所述码块A1-C1以形成编码的A1、编码的B1和编码的C1。进一步地，所述编码的A1-C1能够被串联成用于第一传送的编码传输块330。

所述用户设备的接收器能够接收与第一传送中的所述编码传输块330对应的编码传输块340。所述编码传输块340可包括与所传输的传输块330中的所述编码码块各自对应的多个编码码块。在图3的示例中，所述编码传输块340可包括编码码块，例如能够分别与所述编码的A1、B1和C1对应的编码的A1′、B1′和C1′。所述编码的A1′-C1′能够被相应地解码以获取解码的A1′、B1′和C1′。进一步地，解码的A1′-C1可以被执行错误检测以测试其是否已被成功地解码，换句话说，相应的码块是否能够被恢复。在图3的示例中，所述解码的A1′和解码的C1′可以通过所述码块CRC错误检测测试，而解码的B1′未能通过所述码块CRC错误检测测试，这意味着码块A1和C1能够被恢复，而码块B1不能从所述第一传送中被恢复。所述测试结果能够被存储在解码历史中。在一个示例中，所述解码历史可以包括能够存储在存储器中的位图。所述位图的每一个比特位都可以对应于码块并且所述比特位的值能够表明解码的状态，例如二进制数1代表失败，而二进制数0代表成功。当码块被成功恢复时，所恢复的码块(CB)能够被输出给上层做进一步的处理；另一方面，当码块未被恢复时，所述码块的软比特位(SB)能够被存储。如果存在尚未被成功恢复的码块，根据实施例，可以将整个原始传输块重传。在一个实施例中，可以发送NACK消息以发起所述整个原始传输块的第二传送。

在第二传送过程中，所述原始传输块310能够以与第一传送相同的方式进行编码，或者以不同于所述第一传送的方式进行编码。例如，所述传输块310能够基于同样的CRC错误检测技术、但采用不同的参数例如不同的编码速率以及类似参数进行编码。因此，图示为CRC2的不同CRC保留区，能够被附加到所述传输块310以形成第二CRC附加传输块350。进一步地，所述第二CRC附加传输块350能够被拆分为多个码块，例如图3中的A2-C2。所述多个码块A2-C2可以分别映射于多个码块A1-C1。在图3的示例中，A2能够与A1相同，B2能够与B1相同，并且C2可包括与C1相同或不同的CRC保留区。

此外，所述多个码块A2-C2能够基于多种技术分别进行编码以形成编码的A2-C2。注意，所述多个码块A2-C2能够以与所述第一传送中相同的方式进行编码，或者能够以不同于所述第一传送的方式进行编码。在一个示例中，所述码块A2-C2能够基于与第一传送中同样的CRC错误检测技术、但可以使用不同的参数例如不同的编码速率以及类似参数进行编码。因此，图3所示的A2CRC、B2CRC和C2CRC的不同CRC保留区，能够被附加到码块A2-C2以形成编码的A2-C2。进一步地，所述编码的A2-C2能够被串联成用于第二传送的编码传输块360。

所述用户设备的接收器能够接收与所述第二传送中所述编码传输块360对应的编码传输块370。所述编码传输块370可包括与所述第二传送中的所述编码码块对应的多个接收编码码块。在图3的示例中，所述接收传输块370可包括能够分别与所述编码码块A2-C2对应的编码A2′-C2′。

进一步地，所述用户设备中的选择性解码器，如230，能够根据所述解码历史有选择地对编码A2′-C2′进行解码。在图3的示例中，所述解码历史表明解码B1′未能通过所述CRC错误检测测试。因此，所述编码B2′能够被选取并被解码。在一个实施例中，所述编码B2′能够与来自先前传送并且然后被解码的相应数据例如软比特位进行组合。在图3的示例中，所述编码B2′的软比特位能够被产生，并能够与所存储的编码B1′的软比特位进行组合。然后，所述组合的软比特位能够被解码以获取解码码块。进一步地，能够对所述解码码块应用CRC错误检测测试。在图3的示例中，所述解码码块可以通过所述CRC错误检测测试，这意味着B2能够被恢复。因此，所述原始传输块310的所有的码块都被成功地恢复。在所述第一传送后被成功解码的码块能够与在所述第二传送后被成功解码的码块串联起来，从而产生全部被解码的传输块。

所述选择性解码器能够根据多种技术实现。例如，所述选择性解码器能够实现为保存在存储介质中的软件指令，并且能够由处理器运行以执行所述有选择的解码功能。在另一个实施例中，所述选择性解码器能够被实现为硬件，例如应用专用集成电路(ASICs)以提高处理速度。可以应用各种技术来进一步地提高处理速度并有效地利用硅面积。

图4示出了根据本公开的一个实施例采用流水线结构的选择性解码器示例430的方框图。所述选择性解码器430可以包括软比特位生成器单元445、组合器单元450、解码器单元460、测试器单元470、输出单元475、控制器单元480、高速缓存单元495和外部存储器单元490。如图4所示，这些元件能够被耦接在一起。

所述软比特位生成器单元445能够接收编码码块，并且在所述控制器480的控制下有选择地产生所述编码码块的软比特位。所述编码码块的软比特位能够被提供给所述组合器单元450。尤其是，当所述编码码块被首次接收或者所述解码历史表明相应的码块尚未被成功恢复的时候，所述软比特位生成器单元445能够从所述编码码块产生所述软比特位。当所述解码历史表明相应的码块已经被成功恢复时，所述软比特位生成器单元445将不会针对所述编码码块产生软比特位。

所述组合器单元450能够接收来自所述软比特位生成器单元445针对码块的软比特位，并且也能够接收来自所述高速缓存单元495的根据先前传送的为码块存储的软比特位。所述组合器单元450能够将来自所述软比特位生成器单元445的软比特位和来自所述高速缓存单元495的存储的软比特位进行组合。进一步地，所述组合器单元450能够将针对所述码块的所述组合软比特位提供给所述解码器单元460。此外，所述组合器单元450也能够将所述组合软比特位提供回所述高速缓存单元495进行缓存。

所述解码器单元460能够从针对所述码块的软比特位中获取解码码块。所述软比特位可以是根据多次传送的组合软比特位。所述解码码块能够被提供给所述测试器单元470。

所述测试器单元470可包括码块测试引擎CB_CRC和传输块测试引擎TB_CRC。所述码块测试引擎CB_CRC能够测试码块是否从解码码块中被成功地恢复，并且所述传输块测试引擎TB_CRC能够测试传输块是否已经被成功地恢复。当码块被成功地恢复时，所述测试器单元470能够将所述码块提供给所述输出单元475以便向上层输出。此外，所述测试器单元470可以通知所述控制器480更新所述码块的解码历史。当所述解码码块有错误时，这意味着所述码块未被成功恢复，所述测试器单元470能够通知所述存储器单元490为所述码块存储所述组合的软比特位。

当所述传输块通过所述传输测试引擎测试时，这意味着所述传输块被成功地恢复了，所述测试器单元470能够将所述恢复的传输块提供给所述上层做进一步的处理。此外，所述测试器单元470可以通知所述控制器480更新所述解码历史。所述控制器480可以发起传输ACK消息的动作。当所述传输块尚未被成功地恢复时，所述测试器单元470能够通知所述控制器480更新所述解码历史。所述控制器单元480可以发起传输NACK消息的动作，这可以导致所述原始传输块的重传。

所述高速缓存单元495可以缓存码块的软比特位。所述高速缓存单元495可以包括多个存储器单元、高速缓存控制器492，以及连接外部存储器单元490的接口494。所述高速缓存单元495能够通过所述接口494从所述外部存储器单元490中获取码块的软比特位，缓存所述软比特位，并将所述软比特位提供给所述组合器450。另一方面，所述高速缓存单元495可以缓存来自所述组合器450的码块的组合软比特位，并且如果根据所缓存的软比特位的解码码块未能通过码块错误检测测试，可以将所述缓存的软比特位存储到所述外部存储器。

所述控制器480可包括码块的解码历史，例如码块位图485。所述控制器480能够管理所述解码历史。尤其是，当传输块的第一传送被首次接收时，所述控制器480可以初始化解码历史，并且在所述传输块的码块未被恢复时，可以更新所述解码历史。进一步地，所述控制器480可以控制所述软比特位生成器445以便基于所述解码历史有选择地产生软比特位。所述控制器480可以被耦接于传输器以便基于所述解码历史指示所述传输器传输确认消息。

所述外部存储器490能够在与所述选择性解码器430的其它部分不同的集成电路(IC)芯片例如存储器IC芯片上实现，所述选择性解码器430的其它部分可以位于处理器IC芯片上。因此，所述处理器IC芯片可以具有减小的硅面积。例如，为了实现各自的性能和产量最大化，所述处理器IC芯片和所述存储器IC芯片可以分别选用合适的设计与制造技术。在一个实施例中，例如，可以根据所述码块的结构构造所述外部存储器490以便简化存储器地址解码。

为了提高处理速度，所述软比特生成器单元445、所述组合器单元450、所述解码器单元460、所述测试器单元470和所述输出缓存单元475能够以流水线结构进行配置。在图4的示例中，所述流水线结构中的每一个单元可包括：用于对来自前一单元的、码块的输入进行缓存的输入缓存器，以及用于对输出到下一单元的、所述码块的处理后的输出进行缓存的输出缓存器。因此，采用所述流水线结构的单元可以对不同的码块执行并行操作。

图4示出了所述流水线结构的快照示例(snap shot example)。同时地，所述软比特位生成器单元445可以对码块CBn进行操作，所述组合器单元450可以对码块CBn-1进行操作，所述解码器单元460可以对码块CBn-2进行操作，所述测试器470可以对码块CBn-3进行操作，以及所述输出单元475可以对CBn-4进行操作。

图5示出了根据本公开的一个实施例简要描述用于选择性解码器的对由选择性解码器接收的编码传输块有选择地进行解码的处理示例的流程图。所述编码传输块可以对应于所传输的原始传输块，并且所述编码传输块可包括被串联起来的多个编码码块。所述处理开始于步骤S505，并且接下来执行步骤S510。

在步骤S510中，所述选择性解码器可以接收编码码块。然后，所述处理接下来执行步骤S515。

在步骤S515中，所述选择性解码器可以确定所述编码码块是否是“新的”。在一个示例中，所述选择性解码器可以确定所述编码码块是对应于所述传输块的第一传送还是所述传输块的重传。当所述编码码块是“新的”时，换句话说，对应于所述第一传送，所述处理接下来执行步骤S535；否则所述处理接下来执行步骤S520。

在步骤S520中，所述选择性解码器可以确定所述编码码块是否是“坏的”。换句话说，所述选择性解码器可以确定相应的码块是否已经从先前传送中被成功地恢复了。在一个示例中，所述选择性解码器可以检查解码历史，例如码块的位图，其可以表明来自先前传送的所述码块的解码状态。当所述编码码块是“坏的”时，这意味着相应的码块尚未从先前传送中被成功地恢复，所述处理接下来执行步骤S525；否则，所述处理返回步骤S510以便接收下一编码码块。

在步骤S525中，所述选择性解码器可以从先前传送中获取所存储的软比特位进行缓存。然后，所述处理接下来执行步骤S530。

在步骤S530中，所述选择性解码器可以将来自当前传送的软比特位和来自先前传输的所存储的软比特位进行组合。然后，所述处理接下来执行步骤S535。

在步骤S535中，在是“新的”编码码块的情况下，所述选择性解码器可以基于所述当前传输的软比特位对码块进行解码，以及在是“坏的”编码码块的情况下，基于所述组合软比特位进行解码。然后，所述处理接下来执行步骤S540。

在步骤S540中，所述选择性解码器可以将所述解码码块派送给上层通信层，例如分组处理器。例如在是“坏的”编码码块的情况下，所述解码码块可以替代来自先前传送的相应被派送的码块。然后，所述处理接下来执行步骤S545。

在步骤S545中，鉴于刚才的解码码块，所述选择性解码器可以确定所述传输块是否已经被成功地解码。在一个示例中，所述选择性解码器可以应用传输块CRC错误检测测试。如果通过了所述传输块CRC错误检测测试，所述处理接下来执行步骤S550；否则所述处理接下来执行步骤S555。

在步骤S550中，所述选择性解码器可以传输ACK消息用以确认对所述原始传输块的成功接收和解码。然后，所述处理接下来执行步骤S580并终止。

在步骤S555中，所述选择性解码器可以确定所述解码码块是否能够恢复相应的码块。在一个示例中，所述选择性解码器可以对所述解码码块应用码块CRC错误检测测试。当所述解码码块通过所述测试时，所述处理接下来执行步骤S560；否则，所述处理接下来执行步骤S570。

在步骤S560中，所述选择性解码器可以更新所述解码历史，例如码块的位图。然后，所述处理返回步骤S510以便接收下一个编码码块。

在步骤S570中，所述选择性解码器可以更新解码历史。然后，所述处理接下来执行步骤S575。

在步骤S575中，所述选择性解码器可以存储用作所述码块的进一步解码的所述软比特位。在一个实施例中，在步骤S575中，所述选择性解码器可以检查所述码块是否是所述传输块中最后的码块。当所述码块是所述传输块中最后的码块时，所述选择性解码器可以发送NACK消息从而发起对所述原始传输块的重传。在另一个实施例中，如果在一个时间间隔内所述传输块的发送源仍然没有收到ACK消息，则可以发起所述重传。然后，所述处理返回步骤S510以便接收下一个编码码块。

虽然结合其作为示例而提供的特定实施例对本发明进行了说明，但是很容易理解，很多替换、修改和变化对于本领域技术人员而言是显然的。因此，此处所阐述的本公开的实施例旨在示例性而非限定性。在不脱离本发明的精神和范围的情况下可以进行改变。

Claims (20)

1.一种用于解码的方法，包括：

接收与传输块的第一传送对应的第一多个编码码块；

将所述第一多个编码码块解码为解码码块；

对所述解码码块进行错误检测；

存储所述解码码块的解码历史，其中所述解码历史表明传输块中哪些码块已经被成功解码；

接收与所述传输块的重传对应的第二多个编码码块，所述第二多个编码码块分别映射于所述第一多个编码码块；以及

基于所述解码历史，有选择地解码所述第二多个编码码块的第一子集，而不对所述第二多个编码码块的第二子集进行解码。

2.根据权利要求1所述的方法，其中，所述第二多个编码码块按照与所述第一多个编码码块相同的方式进行编码。

3.根据权利要求1所述的方法，其中，所述第二多个编码码块按照与所述第一多个编码码块不同的方式进行编码。

4.根据权利要求1所述的方法，其中，存储所述解码码块的解码历史进一步包括：

存储与所述解码码块的错误检测对应的位图。

5.根据权利要求1所述的方法，其中，基于所述解码历史，有选择性地解码所述第二多个编码码块的子集进一步包括：

如果所述解码历史表明先前传送中对所述码块的解码失败，则从所述第二多个编码码块中选择编码码块。

6.根据权利要求5所述的方法，其中，基于所述解码历史，有选择性地解码所述第二多个编码码块的子集进一步包括：

对所述选择的编码码块及其来自先前传送的对应项的组合进行解码。

7.根据权利要求6所述的方法，其中，对所述选择的编码码块及其来自先前传送的对应项的组合进行解码进一步包括：

将所述选择的编码码块的软比特位与来自先前传送的软比特位进行组合；以及

将所述组合的软比特位解码为解码码块。

8.根据权利要求7所述的方法，进一步包括：

如果所述解码码块未通过错误检测测试，则存储所述组合的软比特位。

9.根据权利要求1所述的方法，进一步包括：

根据对第二多个编码码块的所述第一子集进行的解码，对所述解码码块进行错误检测；

更新所述解码历史；以及

通过将在所述第一传送后被成功解码的码块和根据对所述第二多个编码码块的所述第一子集进行解码而被成功解码的码块串联起来，来重构所述传输块。

10.根据权利要求1所述的方法，进一步包括：

基于所述解码历史传送确认消息。

11.一种用户设备，包括：

接收模块，其被配置成将所接收的与传输块的传送对应的信号转换为多个编码码块；以及

选择性解码器模块，其被配置成对与传输块的第一传送对应的第一多个编码码块进行解码，在所述解码码块中进行错误检测，存储所述解码码块的解码历史，以及基于所述解码历史，有选择地对与所述传输块的重传对应的第二多个编码码块的第一子集进行解码，而不对所述第二多个编码码块的第二子集进行解码，其中所述解码历史表明传输块中哪些码块已经被成功解码。

12.根据权利要求11所述的用户设备，其中，所述选择性解码器模块进一步包括：

控制器单元，其被配置成基于所述解码历史选择所述第二多个编码码块的第一子集；

解码器单元，其被配置成对所述第二多个编码码块的所述选择的第一子集进行解码，而不对所述第二多个编码码块的第二子集进行解码；以及

测试器单元，其被配置成对所述解码码块进行错误检测。

13.根据权利要求12所述的用户设备，其中，所述控制器单元进一步包括：

存储器单元，其被配置成将所述解码历史存储在位图中。

14.根据权利要求12所述的用户设备，其中，所述选择性解码器模块进一步包括：

软比特位生成器，其被配置成从编码码块中产生软比特位，其中所述解码器单元被配置成根据所述软比特位对码块进行解码。

15.根据权利要求14所述的用户设备，其中，所述选择性解码器模块进一步包括：

组合器单元，其被配置成将来自所述软比特位生成器的所述软比特位与来自先前传送的被存储的软比特位进行组合。

16.根据权利要求15所述的用户设备，其中，所述选择性解码器模块进一步包括：

存储单元，其被配置成存储来自先前传送的所述软比特位。

17.根据权利要求16所述的用户设备，其中，所述存储单元进一步包括：

主存储器单元，其被配置成存储来自先前传送的所述软比特位；以及

高速缓存单元，其被配置成缓存所述主存储器单元和所述组合器单元之间的所述软比特位。

18.根据权利要求17所述的用户设备，其中，所述主存储器单元是外部存储器单元。

19.根据权利要求15所述的用户设备，其中，所述选择性解码器模块被流水线化。

20.根据权利要求12所述的用户设备，其中，所述测试器单元包括：

码块测试引擎，其被配置成对解码码块进行错误检测；

串联单元，其被配置成将从所述第一传送中被成功解码的码块和从所述第二多个编码码块的所述第一子集中被解码的码块串联起来；以及

传输块测试引擎，其被配置成对被串联起来的码块进行错误检测。