CN101938643A

CN101938643A - 视频压缩帧内预测16×16模式硬件并行实现结构

Info

Publication number: CN101938643A
Application number: CN2009101081683A
Authority: CN
Inventors: 王明江; 颜琥; 张爱平; 王超; 魏志强
Original assignee: Shenzhen Graduate School Harbin Institute of Technology
Current assignee: Shenzhen Graduate School Harbin Institute of Technology
Priority date: 2009-07-03
Filing date: 2009-07-03
Publication date: 2011-01-05

Abstract

在H.264/AVC视频编码系统中，帧内16×16预测是一种重要的减少空间相关信息的模式。帧内预测16×16模式共需要计算四种模式，包括垂直预测、水平预测、DC预测、PLANE预测。帧内预测模块需要大量运算，如果串行计算，将消耗大量时钟周期。对于高清以上视频编码系统，采用大容量FPGA或ASIC方式，利用硬件并行结构实现H.264/AVC视频编码系统是克服计算瓶颈的一个很好选择。本发明采用并行体系结构完成帧内16×16预测，针对每种预测模式，采用多个Wallace阵列结构并行实现，可达到较高性能。

Description

视频压缩帧内预测16×16模式硬件并行实现结构

技术领域

本发明涉及一种视频压缩帧内16×16预测模式硬件并行实现方法及架构。属于数字视频编解码技术领域。

背景技术

在H.264/AVC视频编码系统中，运动估计、帧内预测、变换/量化、去块滤波等需要大量运算。目前市场对高清以上H.264/AVC视频编码需求不断增加，而采用高端DSP方式实现H.264/AVC视频编码的方案不断出现计算瓶颈。采用大容量FPGA或ASIC方式，利用硬件并行结构实现高清以上H.264/AVC视频编码系统是一些市场产品的很好选择。

帧内预测16×16模式共需要计算四种模式，包括垂直预测、水平预测、DC预测、PLANE预测。如果串行计算，将消耗大量时钟周期，而采用FPGA或ASIC方式，拥有足够的硬件资源，完全可以采用并行体系结构完成帧内16×16预测模式的实现。

发明内容

本发明为视频压缩帧内预测16×16模式硬件实现提供了一种并行实现方法。16×16帧内模式选择分以下几步完成：

1、选择一种16×16模式，并生成16×16的预测块；

2、计算Cost16×16。采用SATD处理残差数据。

3、对所有的16×16预测的4个模式重复步骤1～2，选取具有最小Cost16×16值的模式为最佳16×16模式。

4、计算最后选择的16×16模式与编码图像块之间的Cost16×16(SSD)值；

本发明将1、2、3步骤中四个模式通过硬件设计并行实现，然后选择最小Cost16×16值的模式为最佳16×16模式。

附图说明

图1是16*16模式帧内预测结构图。

图2是垂直预测模式结构图。

图3是水平预测模式结构图。

图4是DC预测模式结构图。

图5是PLANE预测模式结构图。

图6是PLANE预测中V，H，a，b，c求值结构图。

图7是PLANE模式预测其中一个4*4块16个像素的Wallace阵列架构图。

具体实施方式

本发明基于以下方法实现。

帧内预测16×16最佳模式选择步骤如下：

参见图1，由外部存储器读入上面相邻宏块最底一行数据，左边相邻宏块最右侧像素值。利用四种预测方式并行预测分别得到预测块。计算预测块和原始16×16块之间的残差，求取SAD；由量化系数Qp查表得到λ_mode和R(s，c，mode/Qp)；据以上三个参数计算Cost16×16＝SAD+λ_mode*R(s，c，mode/Qp)；比较四种模式的Cost16×16，选择最小的那个模式为最佳16×16模式。选用最小模式的16×16块预测值，与重建16×16块联合计算残差、SATD值和代价函数。计算残差、SATD值时，每个时钟完成一个4×4模块，总共需要16个时钟完成一个宏块的计算。

四种预测模式的结构见图2～5。对于Plane预测方式进行预测时需先求出H，V；然后计算a，b，c的值，最后每个时钟并行计算16个预测值，即16×16块中的一个4×4块预测值。

Claims

1.视频压缩帧内预测16×16模式硬件并行实现结构，其特征在于对16×16块的四种预测模式采用并行硬件结构，同时计算四种预测模式的代价值，比较并选择最小代价值。

2.根据权利要求1所述的对16×16块的四种预测模式的并行硬件结构，其特征在于针对每种预测模式，都采用多个Wallace阵列结构并行实现。四种预测模式结构包括垂直预测硬件结构、水平预测硬件结构、DC预测硬件结构和PLANE预测硬件结构。

3.根据权利要求2所述的DC预测结构，其特征在于当上面和左面相邻模块像素都可用时，采用上面和左面相邻模块共32个像素的平均值作为预测值，当左面相邻模块像素可用时，采用左面共16个像素的平均值作为预测值，当上面相邻模块像素可用时，采用上面共16个像素的平均值作为预测值。三种情况采用三套硬件并行完成。

4.根据权利要求2所述的PLANE预测结构，其特征在于采用1个Wallace阵列，用于分时计算H、V值，并使用寄存器保存H、V值；采用一个加法器用于分时计算a、b、c值，并使用寄存器保存a、b、c值；采用16个不同的Wallace阵列用于并行计算16个PLANE预测模式的预测值；16×16块总共需要计算16次，每次计算其中一个4×4块。

5.根据权利要求3所述的16个不同的Wallace阵列用于并行计算16个PLANE预测模式的预测值，其特征在于16个不同的Wallace阵列可同时计算16×16块中一个4×4块预测值，使用W₀₀、W₀₁、W₀₂、W₀₃、W₁₀、W₁₁、W₁₂、W₁₃、W₂₀、W₂₁、W₂₂、W₂₃、W₃₀、W₃₁、W₃₂、W₃₃表示16个各异的Wallace阵列输出结果，用x，y表示相应4×4块在宏块中的坐标位置，m_x、m_y是与x，y之相关的系数，其中W₀₀＝a+b+c+m_x*b+m_y*c；W₀₁＝a+b+2c+m_x*b+m_y*c；W₀₂＝a+b+2c+c+m_x*b+m_y*c；W₀₃＝a+b+4c+m_x*b+m_y*c；W₁₀＝a+2b+c+m_x*b+m_y*c；W₁₁＝a+2b+2c+m_x*b+m_y*c；W₁₂＝a+2b+2c+c+m_x*b+m_y*c；W₁₃＝a +2b+4c+m_x*b+m_y*c；W₂₀＝a+2b+b+c+m_x*b+m_y*c；W₂₁＝a+2b+b+2c+m_x*b+m_y*c；W₂₂＝a+2b+b+2c+c+m_x*b+m_y*c；W₂₃＝a+2b+b+4c+m_x*b+m_y*c；W₃₀＝a+4b+c+m_x*b+m_y*c；W₃₁＝a+4b+2c+m_x*b+m_y*c；W₃₂＝a+4b+2c+c+m_x*b+m_y*c；W₃₃＝a+4b+4c+m_x*b+m_y*c。

6.根据权利要求5所述的m_x、m_y系数，其特征在于由16×16块中一个4×4子块x，y坐标位置决定，对于x＝0，m_x＝-8，x＝1，m_x＝-4，x＝2，m_x＝0，x＝3，m_x＝4；对于y＝0，m_y＝-8，y＝1，m_y＝-4，y＝2，m_y＝0，y＝3，m_y＝4。