CN101880022B - 抗震装置及其制备方法 - Google Patents

Abstract

本发明涉及一种抗震装置及其制备方法，该装置包括：基体，上表面设置有抗震平台、以及若干一端与抗震平台固定连接且保持与基体上表面不接触地延伸的抗震悬臂梁；器件载体，上表面用于承载待保护器件，下表面设置有凹槽，器件载体与抗震悬臂梁相连，且凹槽与抗震平台不接触。本发明的抗震装置及其制备方法适用于微电子电路芯片及MEMS可动器件在振动环境下的保护等应用，具有极强的应用性；使用物理方式实现抗振功能，无需高精度控制电路，从而降低了系统成本；本发明的制备方法可以采用常规MEMS工艺设备，实现大批量制造，且工艺过程简单，与多种类型的MEMS器件工艺兼容，可用于实现功能更广泛、更强大的微电子系统。

Description

抗震装置及其制备方法

技术领域

本发明涉及微电子电路芯片及微电子机械系统(Micro ElectroMechanical systems，MEMS)可动器件技术领域，尤其涉及一种抗震装置及其制备方法。 

背景技术

近年来，随着半导体加工技术的日益提高，MEMS得到了快速发展，特别是具有高性能、高集成和高智能等特点的光MEMS应用日趋活跃，逐步涵盖了全光通讯、图像显示、惯性检测、红外传感器、图像探测器、生物检测等重要领域。 

在光MEMS器件中，高精度关键部件对光进行精密机械运动操作发挥着至关重要的作用。目前，光MEMS器件对关键部件的运动精度要求达到微米/亚微米级，乃至纳米级(＜10nm)。这不仅要求微致动器具有高精确定位、高可靠性，更要求其在实际工作环境中能有效克服如力、热、声、光、磁乃至化学等因素的影响，具有良好的抗干扰能力。通常采用光MEMS封装技术来达到抗干扰的目的这种技术不仅有利于屏蔽外部环境的干扰、防止器件的意外损坏，也可以提高器件的稳定性及可靠性。然而，光MEMS封装技术除存在成本高等缺点外，更重要的是，对外部环境振动引入的冲击扰动-特别是瞬态振动引起的扰动，尚缺乏有效的解决方法。事实上，即使微弱的瞬态也可能对器件的性能造成显著的影响，甚至导致器件失效。例如，当纳光运算器件中的关键运算部件-纳悬臂梁受到瞬态扰动时，光脉冲对偶氮苯分子的操作将受到干扰，使运算的准确度受到干扰。又例如，瞬态扰动可使微镜产生振动，而微镜的位置是准确定向光束传播的决定性因素之一，因此，光信号在器件中的检测、传播、处理等都将受到严重 的影响，甚至发生信号翻转和误操作。特别地，当微镜工作在临界角附近时，瞬态扰动更可能引发“吸合(Pull-in)”效应而导致器件的失效。 

发明内容

(一)要解决的技术问题 

本发明要解决的技术问题是：提高微电子电路芯片级MEMS可动器件对外部环境振动引入的冲击扰动-特别是瞬态振动引起的扰动的抵抗能力，以及降低抗扰动装置的成本。 

(二)技术方案 

为实现上述目的，本发明采用如下技术方案。 

一种抗震装置，该装置包括：基体，上表面设置有抗震平台、以及若干一端与所述抗震平台固定连接且保持与所述基体上表面不接触地延伸的抗震悬臂梁；器件载体，上表面用于承载待保护器件，下表面设置有凹槽，所述器件载体与所述抗震悬臂梁相连，且所述凹槽与所述抗震平台不接触。 

其中，所述抗震平台为正方体，所述抗震悬臂梁一端固定连接于所述抗震平台的四个侧面，另一端与所述器件载体键合。 

其中，所述抗震平台通过其底部的二氧化硅埋氧层与所述基体上表面连接。 

其中，所述凹槽的面积大于所述抗震平台的面积，所述凹槽的深度大于所述抗震平台的高度。 

一种上述抗震装置的制备方法，该方法包括步骤： 

S1.选取器件载体，并在其下表面形成掩膜后刻蚀出凹槽； 

S2.选取绝缘体上硅硅片作为基体，包括载体硅层、埋氧层以及体硅层； 

S3.在载体硅层上形成掩膜，光刻、刻蚀获得抗震悬臂梁以及抗震平台，使所述抗震平台的高度小于凹槽的深度，抗震平台的面积小 于凹槽的面积； 

S4.将器件载体与抗震悬臂梁键合； 

S5.对埋氧层进行腐蚀或刻蚀，去掉抗震悬臂梁下方的埋氧层，获得所需要的抗震装置。 

(三)有益效果 

本发明的抗震装置及其制备方法适用于微电子电路芯片及MEMS可动器件在振动环境下的保护等应用，具有极强的应用性；使用物理方式实现抗振功能，无需高精度控制电路，从而降低系统成本；本发明的制备方法可以采用常规MEMS工艺设备，实现大批量制造，且工艺过程简单，与多种类型的MEMS器件工艺兼容，可用于实现功能更广泛、更强大的微电子系统。 

附图说明

图1为依照本发明一种实施方式的抗震装置立体透视图； 

图2为依照本发明一种实施方式的抗震装置立体图； 

图3为依照本发明一种实施方式的抗震装置基体立体图； 

图4为依照本发明一种实施方式的抗震装置器件载体立体图； 

图5(a)-5(c)为依照本发明一种实施方式的抗震装置的制备过程示意图。 

具体实施方式

本发明提出的抗震装置及其制备方法，结合附图和实施例详细说明如下。 

本发明的抗震装置及其制备方法适用于微电子电路芯片级MEMS可动器件在振动环境下的保护。如图1-2所示，依照本发明一种实施方式的抗震装置包括：基体1，如图3所示，其上表面设置有抗震平台6、以及若干一端与抗震平台6固定连接且与保持与基体1上表面不接触地延伸的抗震悬臂梁2；器件载体3，上表面用于承载待保护器件4，如图4所示，共下表面设置有凹槽5，凹槽5的形状、 大小可以根据应用需要而调整，为正方形、六边形或其他形状，本实施方式的凹槽5为正方形凹槽，凹槽5在形状、高度上包含着抗震平台6，通过抗震悬臂梁2与凹槽5键合的方式抗震平台6嵌套在凹槽5内，且抗震平台6的各边、表面与凹槽5不发生接触，抗震悬臂梁2的形状、大小以及数量可根据应用需求而调整，如图3所示，本实施方式的抗震平台6为正方体，抗震悬臂梁2为长方体平板悬臂梁，保持与基体1的上表面平行不接触，共有16个抗震悬臂梁2，其一端固定连接于抗震平台6的四个侧面，每四个抗震悬臂梁2为一组，抗震平台6通过其底部的二氧化硅埋氧层12与基体1上表面连接。 

抗震装置通过采用键合等手段将待保护器件4与器件载体3粘合来与待保护器件4连接，待保护器件4收到的冲击传送到抗震装置的抗震悬臂梁2上，通过抗震悬臂梁2的震动特性，通过抗震悬臂梁2的过阻尼震动运动将待保护器件4受到的冲击抵消。 

本发明还提出了一种上述抗震装置的制备方法，该方法包括步骤： 

S1.如图5(a)所示，选取器件载体3，并在其下表面形成掩膜后刻蚀出凹槽5； 

S2.如图5(b)所示，选取绝缘体上硅(Silicon-On-Insulator，SOI)硅片作为基体1，包括载体硅层11、埋氧层12以及体硅层13； 

S3.如图5(c)所示，对SOI硅片的载体硅层11上用光刻胶或二氧化硅等形成掩膜，进行光刻、刻蚀，获得抗震悬臂梁2以及抗震平台6，使抗震平台6的高度小于凹槽5的深度，抗震平台6的面积小于凹槽5的面积； 

S4.如图5(d)所示，将器件载体3的边缘与SOI硅片的抗震悬臂梁2键合，且保持凹槽5与抗震平台6不接触； 

S5.如图5(e)所示，对键合后的SOI硅片的埋氧层12进行释放腐蚀或各向同性干法刻蚀，去掉抗震悬臂梁2下方的埋氧层，获得 所需要的抗震装置。 

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。 

Claims (5)

1.一种抗震装置，其特征在于，该装置适用于微电子电路芯片级MEMS可动器件在振动环境下的保护，包括：

基体，上表面设置有抗震平台、以及若干一端与所述抗震平台固定连接且保持与所述基体上表面不接触地延伸的抗震悬臂梁；

器件载体，上表面用于承载待保护器件，下表面设置有凹槽，所述器件载体与所述抗震悬臂梁相连，且所述凹槽与所述抗震平台不接触。

2.如权利要求1所述的抗震装置，其特征在于，所述抗震平台为正方体，所述抗震悬臂梁一端固定连接于所述抗震平台的四个侧面，另一端与所述器件载体键合。

3.如权利要求1所述的抗震装置，其特征在于，所述抗震平台通过其底部的二氧化硅埋氧层与所述基体上表面连接。

4.如权利要求1-3任一项所述的抗震装置，其特征在于，所述凹槽的面积大于所述抗震平台的面积，所述凹槽的深度大于所述抗震平台的高度。

5.一种权利要求1-4任一项所述的抗震装置的制备方法，其特征在于，该方法包括步骤：

S1.选取器件载体，并在其下表面形成掩膜后刻蚀出凹槽；

S2.选取绝缘体上硅硅片作为基体，包括载体硅层、埋氧层以及体硅层；

S3.在载体硅层上形成掩膜，光刻、刻蚀获得抗震悬臂梁以及抗震平台，使所述抗震平台的高度小于凹槽的深度，抗震平台的面积小于凹槽的面积；

S4.将器件载体与抗震悬臂梁键合；

S5.对埋氧层进行腐蚀或刻蚀，去掉抗震悬臂梁下方的埋氧层，获得所需要的抗震装置。

Images