CN101867100A - 通用序列总线连接器及其接点阵列 - Google Patents

通用序列总线连接器及其接点阵列 Download PDF

Info

Publication number
CN101867100A
CN101867100A CN200910133663A CN200910133663A CN101867100A CN 101867100 A CN101867100 A CN 101867100A CN 200910133663 A CN200910133663 A CN 200910133663A CN 200910133663 A CN200910133663 A CN 200910133663A CN 101867100 A CN101867100 A CN 101867100A
Authority
CN
China
Prior art keywords
signal
differential
contact
usb
end section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910133663A
Other languages
English (en)
Inventor
邱文达
颜铭辉
林晔熙
萧朝阳
涂志明
杨成发
陈炳志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QUANXIN CO Ltd
Chant Sincere Co Ltd
Original Assignee
QUANXIN CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QUANXIN CO Ltd filed Critical QUANXIN CO Ltd
Priority to CN200910133663A priority Critical patent/CN101867100A/zh
Publication of CN101867100A publication Critical patent/CN101867100A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本发明涉及一种通用序列总线连接器及其接点阵列,该接点阵列包含第一信号差动对、第二信号差动对与第三信号差动对,第一信号差动对与第三信号差动对位于第二信号差动对两侧,并与第二信号差动对之间被至少一电源接点或接地接点给隔离。

Description

通用序列总线连接器及其接点阵列
技术领域
本发明是有关于一种电子装置的连接器,且特别是有关于一种通用序列总线(Universal Serial Bus)连接器。
背景技术
通用序列总线是目前计算机装置彼此连接的热门接口之一,其规格从USB1.0/1.1升级到USB 2.0,接着再升级到即将问世的USB 3.0。传输接口的升级会增加总线内接点的传输速度、频率,但USB 3.0的连接器还必须向下兼容USB 2.0与USB 1.0/1.1的连接器。如何使USB 3.0的连接器克服高速、高率传输时所可能产生的串音等效应是联接器厂商所必须克服的问题之一。
发明内容
因此本发明的目的就是在提供一种通用序列总线连接器。
根据本发明的上述目的,提出一种通用序列总线连接器的接点阵列,其包含第一信号差动对、第二信号差动对与第三信号差动对。第一信号差动对与第三信号差动对位于第二信号差动对两侧,并与第二信号差动对之间被至少一电源接点或接地接点给隔离。
根据本发明的上述目的,提出一种通用序列总线连接器的接点阵列,其包含多个接点。每一接点具有中间段、第一终端段以及第二终端段,中间段连接于第一终端段与第二终端段之间,中间段经第一弯折后连接第一终端,中间段经第二弯折后连接第二终端段。该些接点包含第一信号差动对、第二信号差动对与第三信号差动对。第一信号差动对与第三信号差动对位于第二信号差动对两侧,并与第二信号差动对之间被至少一电源接点或接地接点给隔离。
根据本发明的上述目的,提出一种通用序列总线连接器,其包含一金属壳体、一绝缘座体以及多个接点。绝缘座体位于金属壳体内且具有多个彼此分离的凹槽。多个接点分别容纳于该些凹槽内,该些接点包含第一信号差动对、第二信号差动对与第三信号差动对。第一信号差动对与第三信号差动对位于第二信号差动对两侧,并与第二信号差动对之间被至少一电源接点或接地接点给隔离。
根据本发明的上述目的,提出一种通用序列总线连接器的接点阵列,其包含第一信号差动对、第二信号差动对与第三信号差动对,该些信号差动对与一印刷电路板连接的终端段排列方式如下:第一信号差动对与第三信号差动对位于第二信号差动对两侧,并与第二信号差动对之间被至少一电源接点或接地接点给隔离。
依照本发明一较佳实施例,第一信号差动对与第三信号差动对为USB 3.0的信号差动对,第二信号差动对为USB 2.0的信号差动对。
依照本发明另一较佳实施例,USB 2.0的信号差动对之间具有一USB 3.0接地接点。
依照本发明另一较佳实施例,电源接点为一USB 2.0电源接点,接地接点一USB 2.0接地接点。
依照本发明另一较佳实施例,第一信号差动对包含第一信号接点以及第二信号接点,第二信号接点较第一信号接点接近第二信号差动对,第三信号差动对包含第三信号接点以及第四信号接点,第三信号接点较第四信号接点接近第二信号差动对。
依照本发明另一较佳实施例,第一终端段用以连接一对应的通用序列总线连接器,第二终端段用以连接至一印刷电路板。
依照本发明另一较佳实施例,第二信号接点的第一终端段经弯折后的末端较第二信号接点的中间段靠近第二信号差动对,第三信号接点的第一终端段经弯折后的末端较第三信号接点的中间段靠近第二信号差动对。
依照本发明另一较佳实施例,USB 2.0电源接点的第一终端段经弯折后的末端较USB 2.0电源接点的中间段远离第二信号差动对,USB 2.0接地接点的第一终端段经弯折后的末端较USB 2.0接地接点的中间段远离第二信号差动对。
依照本发明另一较佳实施例,当从接点阵列的第一终端段往第二终端段的视角看时,第一与第二信号接点两者的第一终端段的末端位于USB 2.0接地接点的第一终端的末端的两侧,第三与第四信号接点两者的第一终端段的末端位于USB 2.0电源接点的第一终端的末端的两侧。
依照本发明另一较佳实施例,第一弯折大约为90度,第二弯折大约为90度。
依照本发明另一较佳实施例,上述接点的第二终端具有表面粘着式接脚或通孔式接脚。
依照本发明另一较佳实施例,上述接点的第二终端具有表面粘着式接脚以及通孔式接脚。
依照本发明另一较佳实施例,上述的表面粘着式接脚与通孔式接脚交互穿插排列。
由上述可知,应用本发明的USB连接器的插头或插座接点阵列的排列设计,能够增进信号差动对传送效率,减少接点阵列之间的串音干扰,此设计对USB 3.0的高速、高频传输或接点阵列与印刷电路板连接部分尤为重要。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1是绘示依照本发明一较佳实施例的一种USB连接器插头;
图2是绘示图1的USB连接器插头的前端视图;
图3是绘示图1的USB连接器插头移除壳体后的状态;
图4是绘示图3的连接器插头的上视图;
图5是绘示图4的连接器插头与印刷电路板之间的点距转换图;
图6是绘示依照本发明一较佳实施例的一种USB连接器插头的接点阵列;
图7是绘示图6的接点阵列的侧视图;
图8是绘示依照本发明另一较佳实施例的一种USB连接器插头的接点阵列;
图9是绘示图8的接点阵列的侧视图;
图10是绘示依照本发明又一较佳实施例的一种USB连接器插头的接点阵列;
图11是绘示图10的接点阵列的侧视图;
图12是绘示依照本发明再一较佳实施例的一种USB连接器插头的接点阵列;
图13是绘示图12的接点阵列的侧视图;
图14是绘示依照本发明一较佳实施例的一种USB连接器插座的接点阵列;
图15是绘示图14的接点阵列的上视图以及与印刷电路板之间的点距转换图;
图16是绘示图14的接点阵列的前视图;以及
图17是绘示图14的接点阵列的侧视图。
【主要组件符号说明】
100:USB插头              124a:表面粘着式接脚
102:绝缘座体             124b:通孔式接脚
102a:凹槽                130:印刷电路板
104:金属壳体             200:接点阵列
106:USB 3.0接点阵列      206:USB 3.0接点阵列
106a~106e:USB 3.0接点   206a~206e:USB 3.0接点
108:USB 2.0接点阵列      208:USB 2.0接点阵列
108a~108d:USB 2.0接点   208a~208d:USB 2.0接点
120a:前终端段            220a:前终端段
120b:中间段              220b:中间段
120c:后终端段            220c:后终端段
122a:弯折                222a:弯折
122b:弯折                222b:弯折
230:印刷电路板
具体实施方式
如上所述,本发明提供一种改良的通用序列总线(Universal Serial Bus,USB)连接器,借其接点阵列的改良设计有效减低高速传输时串音(cross talk)造成的干扰。以下将通过实施例来说明连接器的细节。
请参照图1,其绘示依照本发明一较佳实施例的一种USB连接器插头。图2是绘示图1的USB连接器插头的前端视图。此USB连接器插头100包含金属外壳104、绝缘座体102以及接点阵列等部分。金属外壳104包覆于绝缘座体102与接点阵列外。当金属外壳104接地时,具有噪声的屏蔽作用。此USB连接器插头100的接点阵列分为USB 3.0接点阵列与USB 2.0接点阵列,因而能与USB 2.0的插座兼容。具体来说,当USB连接器插头100的前端104a插USB 2.0插座时,其中USB 2.0接点阵列会与USB 2.0插座中对应的接点阵列分别连接。此外,USB连接器插头100的后端104b会与信号线连接并被包覆。
请参照图3,其绘示图1的USB连接器插头移除壳体后的状态。图4是绘示图3的连接器插头的上视图,而图5是绘示图3的连接器插头的后端视图。USB 3.0接点阵列包含两对信号差动对(differential pair)的接点与一接地接点106c,信号接点(106a;106b)为一对信号差动对,信号接点(106d;106e)为另一对信号差动对。USB 2.0接点阵列包含一对信号差动对(108b;108c)、一接地接点(108d)以及电源接点(108a)。所有接点阵列都至少部分位于绝缘座体102的凹槽102a内,使得接点间彼此能够有效的绝缘。在本案的附图中,信号差动对(或信号接点)以
Figure B200910133663XD0000051
表示,电源接点以
Figure B200910133663XD0000052
表示,接地接点以
Figure B200910133663XD0000053
表示。
请参照图5,接点阵列连接至印刷电路板的焊点的排列方式叙述如下。信号差动对(106a;106b)与信号差动对(106d;106e)位于信号差动对(108b;108c)的两侧。信号差动对(106a;106b)与信号差动对(108b;108c)之间被电源接点(108a)所隔离。信号差动对(106d;106e)与信号差动对(108b;108c)之间被电源接点接地接点(108d)所隔离。此外,信号差动对(108b;108c)的两个信号接点之间也被接地接点106c所隔离。整体来看,接点阵列的接点自上而下以
Figure B200910133663XD0000054
的次序的单一线来排列。
在上述的排列设计中,USB 3.0的信号差动对(106a;106b)的两个信号接点紧邻,不被电源接点或接地接点所隔离。USB 3.0的信号差动对(106d;106e)的两个信号接点紧邻,不被电源接点或接地接点所隔离。上述设计的目的是要让信号差动对不被电源接点或接地接点所隔离,使信号差动对或其它接点所传送的信号受串音的干扰最小,此设计对USB 3.0的高速或高频传输上尤为重要。
请参照图6,其是绘示依照本发明一较佳实施例的一种USB连接器插头的接点阵列。图7是绘示图6的接点阵列的侧视图。图6、7所绘的接点阵列是图3的连接器插头移除绝缘座体102后的状态。每一接点可分为前终端段120a、中间段120b以及后终端段120c三大段。中间段120b连接于前终端段120a与后终端段120c之间,前终端段120a用以连接一对应的USB连接器(例如插座),后终端段120c用以连接至一印刷电路板。中间段120b以弯折122b连接至前终端段120a,且以弯折122a连接至后终端段120c。
每一接点的后终端段120c的末端是用以连接至一印刷电路板之用。在本实施例中,后终端段120c的末端为一表面粘着式接脚。
每一接点的前终端段120a的末端用以连接一对应的USB连接器。为达到USB 3.0连接器相关规格以及上述接点阵列的排列设计的要求,前终端段120a的部分具有许多弯折,以下一一陈述。
请同时参照图4和图6,信号接点106b的前终端段120a经两次弯折后的末端较其中间段120b靠近信号差动对(108b;108c)。信号接点106d的前终端段120a经两次弯折后的末端较其中间段120b靠近信号差动对(108b;108c)。电源接点108a的前终端段120a经两次弯折(直角弯折)后的末端较其中间段120b远离信号差动对(108b;108c)。接地接点108d的前终端段120a经两次弯折(直角弯折)后的末端较其中间段120b远离信号差动对(108b;108c)。经过上述的弯折后,当从接点阵列的前终端段120a往后终端段120c的视角看时,信号接点(106a;106b)两者的前终端段120a的末端位于电源接点108a的前终端段120a的末端的两侧,信号接点(106d;106e)两者的前终端段120a的末端位于接地接点108d的前终端段120a的末端的两侧,换言之,符合USB3.0连接器的相关规格。
请再次参照图7,在本实施例中,弯折122a与弯折122b皆大致为直角(或大约为90度角)。在其它实施例中,弯折122a与弯折122b亦可以依绝缘座体的形状而弯折成非直角。此外,接点阵列106的前终端段120a的末端皆向上弯折,最大弯折的距离为D2。接点阵列108的前终端段120a的末端亦有向上、向下弯折,最大弯折的距离为D1。在接点阵列108中,接点(108a;108d)较接点(108b;108c)长。
请参照图8,其绘示依照本发明另一较佳实施例的一种USB连接器插头的接点阵列。图9是绘示图8的接点阵列的侧视图。本实施例与图6、7的差异仅在于后终端段120c的末端的接脚形式。本实施例的后终端段120c的末端为一种通孔式接脚124b(或称为DIP接脚)。
请参照图10,其绘示依照本发明又一较佳实施例的一种USB连接器插头的接点阵列。图11是绘示图10的接点阵列的侧视图。本实施例与图8、9的差异仅在于后终端段120c的末端的接脚位置排列。在本实施例中,相邻通孔式接脚124b相互错开。当通孔式接脚124b与印刷电路板焊接时,相邻通孔式接脚124b与印刷电路板的焊接点能够加大,相邻接脚内的信号较不易彼此干扰。此种相邻接脚的错开设计亦可应用于图6、7中的表面粘着式接脚124a。
请参照图12,其是绘示依照本发明再一较佳实施例的一种USB连接器插头的接点阵列。图13是绘示图12的接点阵列的侧视图。本实施例与前述实施例的差异亦在于后终端段120c的末端的接脚的种类与排列。在本实施例中,接脚的种类包含表面粘着式接脚124a与通孔式接脚124b交互穿插排列。表面粘着式接脚124a以其接脚的底面焊接于印刷电路板130的表面,而通孔式接脚124b以其接脚穿过或插入印刷电路板130的孔洞。
请参照图14,其绘示依照本发明一较佳实施例的一种USB连接器插座的接点阵列。为了让接点阵列的信号受串音的干扰降到最小,USB连接器插座的接点阵列亦有类似于上述USB连接器插头的接点阵列。接点阵列200分为USB 3.0接点阵列206与USB 2.0接点阵列208,因而能与USB 2.0的插头兼容。
图15是绘示图14的接点阵列的上视图,接点阵列连接至印刷电路板的焊点的排列方式叙述如下。USB 3.0接点阵列包含两对信号差动对(differential pair)的接点与一接地接点206c,信号接点(206a;206b)为一对信号差动对,信号接点(206d;206e)为另一对信号差动对。USB 2.0接点阵列包含一对信号差动对(208b;208c)、一接地接点(208d)以及电源接点(208a)。
上述接点阵列用以与印刷电路板连接的后终端段220c的大致排列方式叙述如下。信号差动对(206a;206b)与信号差动对(206d;206e)位于信号差动对(208b;208c)的两侧。信号差动对(206a;206b)与信号差动对(208b;208c)之间被电源接点(208a)所隔离。信号差动对(206d;206e)与信号差动对(208b;208c)之间被电源接点接地接点(208d)所隔离。此外,信号差动对(208b;208c)的两个信号接点之间也被接地接点206c所隔离。整体来看,接点阵列的接点从自上而下以
Figure B200910133663XD0000081
的次序的单一线来排列。
在上述的排列设计中,USB 3.0的信号差动对(206a;206b)的两个信号接点在其后终端段220c部分紧邻,不被电源接点或接地接点所隔离。USB 3.0的信号差动对(206d;206e)的两个信号接点其后终端段220c部分紧邻,不被电源接点或接地接点所隔离。上述设计的目的是要让信号差动对不被电源接点或接地接点所隔离,使信号差动对或其它接点所传送的信号受串音的干扰最小,此设计对USB 3.0的高速或高频传输与印刷电路板连接部分尤为重要。
图16是绘示图14的接点阵列的前视图。图17是绘示图14的接点阵列的侧视图。在接点阵列中,每一接点可分为前终端段220a、中间段220b以及后终端段220c三大段。中间段220b连接于前终端段220a与后终端段220c之间,前终端段220a用以连接一对应的USB连接器(例如插头),后终端段220c用以连接至一印刷电路板230。中间段220b以弯折222a(约为90度)连接至前终端段220a,且以弯折222b(约为90度)连接至后终端段220c。在本实施例中,后终端段220c为一表面粘着式接脚。在其它实施例中,接点阵列的后终端段220c亦可为通孔式接脚(如图8所示)或表面粘着式接脚与通孔式接脚交互穿插排列(如图12所示)。
每一接点的前终端段220a的末端用以连接一对应的USB连接器。为达到USB 3.0连接器相关规格以及上述接点阵列的排列设计的要求,前终端段220a的部分具有许多弯折,以下一一陈述。
请同时参照图15和图17,信号接点206b的前终端段220a经两次弯折后的末端较其中间段220b靠近信号差动对(208b;208c)。信号接点206d的前终端段220a经两次弯折后的末端较其中间段220b靠近信号差动对(208b;208c)。电源接点208a的前终端段220a经两次弯折后的末端较其中间段220b远离信号差动对(208b;208c)。接地接点208d的前终端段220a经两次弯折(直角弯折)后的末端较其中间段220b远离信号差动对(208b;208c)。经过上述的弯折后,接点的位置才能符合USB 3.0连接器的相关规格。
由上述本发明较佳实施例可知,应用本发明的USB连接器的插头或插座接点阵列的排列设计,能够增进信号差动对传送效率,减少接点阵列之间的串音干扰,此设计对USB 3.0的高速、高频传输或接点阵列与印刷电路板连接部分尤为重要。
虽然本发明已以一较佳实施例揭露如上,然其并非用以限定本发明,任何熟悉此技术的人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当以权利要求书所界定的范围为准。

Claims (20)

1.一种通用序列总线连接器的接点阵列,其特征在于,包含第一信号差动对、第二信号差动对与第三信号差动对,该第一信号差动对与该第三信号差动对位于该第二信号差动对两侧,并与该第二信号差动对之间被至少一电源接点或接地接点给隔离。
2.根据权利要求1所述的通用序列总线连接器的接点阵列,其特征在于,该第一信号差动对与该第三信号差动对为USB 3.0的信号差动对。
3.根据权利要求2所述的通用序列总线连接器的接点阵列,其特征在于,该第二信号差动对为USB 2.0的信号差动对。
4.根据权利要求3所述的通用序列总线连接器的接点阵列,其特征在于,该USB 2.0的信号差动对之间具有一USB 3.0接地接点。
5.根据权利要求1所述的通用序列总线连接器的接点阵列,其特征在于,该电源接点为一USB 2.0电源接点,该接地接点为一USB 2.0接地接点。
6.根据权利要求5所述的通用序列总线连接器的接点阵列,其特征在于,该第一信号差动对包含第一信号接点以及第二信号接点,该第二信号接点较该第一信号接点接近该第二信号差动对,该第三信号差动对包含第三信号接点以及第四信号接点,该第三信号接点较该第四信号接点接近该第二信号差动对。
7.根据权利要求6所述的通用序列总线连接器的接点阵列,其特征在于,每一该接点包含中间段、两相对的第一终端段与第二终端段,该中间段连接于该第一终端段与该第二终端段之间,该第一终端段用以连接一对应的通用序列总线连接器,该第二终端段用以连接至一印刷电路板。
8.根据权利要求7所述的通用序列总线连接器的接点阵列,其特征在于,该第二信号接点的第一终端段经弯折后的末端较该第二信号接点的中间段靠近该第二信号差动对,该第三信号接点的第一终端段经弯折后的末端较该第三信号接点的中间段靠近该第二信号差动对。
9.根据权利要求8所述的通用序列总线连接器的接点阵列,其特征在于,该USB 2.0电源接点的第一终端段经弯折后的末端较该USB 2.0电源接点的中间段远离该第二信号差动对,该USB 2.0接地接点的第一终端段经弯折后的末端较该USB 2.0接地接点的中间段远离该第二信号差动对。
10.根据权利要求9所述的通用序列总线连接器的接点阵列,其特征在于,当从该些接点的第一终端段往第二终端段的视角看时,该第一与第二信号接点两者的第一终端段的末端位于该USB 2.0接地接点的第一终端的末端的两侧,该第三与第四信号接点两者的第一终端段的末端位于该USB 2.0电源接点的第一终端的末端的两侧。
11.一种通用序列总线连接器的接点阵列,其特征在于,包含:
多个接点,每一该接点具有中间段、第一终端段以及第二终端段,该中间段连接于该第一终端段与该第二终端段之间,该中间段经第一弯折后连接该第一终端,该中间段经第二弯折后连接该第二终端段,该些多个接点包含:
第一信号差动对、第二信号差动对与第三信号差动对,该第一信号差动对与该第三信号差动对位于该第二信号差动对两侧,并与该第二信号差动对之间被至少一电源接点或接地接点给隔离。
12.根据权利要求11所述的通用序列总线连接器的接点阵列,其特征在于,该第一弯折为90度,该第二弯折为90度。
13.根据权利要求11所述的通用序列总线连接器的接点阵列,其特征在于,该第一终端段用以连接一对应的通用序列总线连接器,该第二终端段用以连接至一印刷电路板。
14.根据权利要求13所述的通用序列总线连接器的接点阵列,其特征在于,该些接点的该第二终端具有表面粘着式接脚。
15.根据权利要求13所述的通用序列总线连接器的接点阵列,其特征在于,该些接点的该第二终端具有通孔式接脚。
16.根据权利要求13所述的通用序列总线连接器的接点阵列,其特征在于,该些接点的该第二终端具有通孔式接脚以及表面粘着式接脚。
17.根据权利要求16所述的通用序列总线连接器的接点阵列,其特征在于,该些表面粘着式接脚与该些通孔式接脚交互穿插排列。
18.一种通用序列总线连接器,其特征在于,包含:
一金属壳体;
一绝缘座体,位于该金属壳体内且具有多个彼此分离的凹槽;以及
多个接点,分别容纳于该些凹槽内,该些接点包含:
第一信号差动对、第二信号差动对与第三信号差动对,该第一信号差动对与该第三信号差动对位于该第二信号差动对两侧,并与该第二信号差动对之间被至少一电源接点或接地接点给隔离。
19.一种通用序列总线连接器的接点阵列,其特征在于,包含第一信号差动对、第二信号差动对与第三信号差动对,该些信号差动对与一印刷电路板连接的终端段排列方式如下:
该第一信号差动对与该第三信号差动对位于该第二信号差动对两侧,并与该第二信号差动对之间被至少一电源接点或接地接点给隔离。
20.根据权利要求19所述的通用序列总线连接器的接点阵列,其特征在于,该第一信号差动对包含第一信号接点以及第二信号接点,该第二信号接点较该第一信号接点接近该第二信号差动对,该第三信号差动对包含第三信号接点以及第四信号接点,该第三信号接点较该第四信号接点接近该第二信号差动对。
CN200910133663A 2009-04-15 2009-04-15 通用序列总线连接器及其接点阵列 Pending CN101867100A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910133663A CN101867100A (zh) 2009-04-15 2009-04-15 通用序列总线连接器及其接点阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910133663A CN101867100A (zh) 2009-04-15 2009-04-15 通用序列总线连接器及其接点阵列

Publications (1)

Publication Number Publication Date
CN101867100A true CN101867100A (zh) 2010-10-20

Family

ID=42958724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910133663A Pending CN101867100A (zh) 2009-04-15 2009-04-15 通用序列总线连接器及其接点阵列

Country Status (1)

Country Link
CN (1) CN101867100A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868039A (zh) * 2012-09-14 2013-01-09 广迎工业股份有限公司 传输导体电波效应的应用结构
CN104619116A (zh) * 2014-07-17 2015-05-13 威盛电子股份有限公司 通孔布局结构、线路板及电子总成
CN106716740A (zh) * 2014-09-25 2017-05-24 Ls美创有限公司 包括改进的接点阵列结构的插座连接器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868039A (zh) * 2012-09-14 2013-01-09 广迎工业股份有限公司 传输导体电波效应的应用结构
CN102868039B (zh) * 2012-09-14 2015-03-18 广迎工业股份有限公司 传输导体电波效应的应用结构
CN104619116A (zh) * 2014-07-17 2015-05-13 威盛电子股份有限公司 通孔布局结构、线路板及电子总成
CN104619116B (zh) * 2014-07-17 2018-03-13 威盛电子股份有限公司 通孔布局结构、线路板及电子总成
CN106716740A (zh) * 2014-09-25 2017-05-24 Ls美创有限公司 包括改进的接点阵列结构的插座连接器

Similar Documents

Publication Publication Date Title
TWI420749B (zh) 通用序列匯流排連接器及其接點陣列
US10079456B2 (en) Electrical receptacle connector
US9277649B2 (en) Cross talk reduction for high-speed electrical connectors
US7972182B2 (en) Electrical connector with improved contact arrangement
US7442051B2 (en) Electrical connector with printed circuit board
US7946893B2 (en) Extension to version 2.0 Universal Serial Bus connector with additional contacts
TWI397226B (zh) 縮減尺寸之多接腳公插頭連接器
US6524119B2 (en) Connector adapted to handling of different kinds of signals including high-speed signals
US7131862B2 (en) Electrical connector with horizontal ground plane
US8202120B2 (en) High frequency socket connector
US8602825B2 (en) Electrical connector with specially designed metal contact terminals to avoid solder-off
CN104600454B (zh) 插座电连接器
US7165977B2 (en) Electrical connector with flexible printed circuit board
US20060148332A1 (en) Electrical connector with high durability cycles
CN102136647B (zh) 高速传输连接器插头、插座及连接系统
US20090042420A1 (en) Electrical connector with improved contacts and transition module
CN102931522B (zh) 线缆连接器组件
TWI485939B (zh) 模組化的連接器
CN101867100A (zh) 通用序列总线连接器及其接点阵列
US20130065448A1 (en) Electronic connector
US6896527B1 (en) Slim USB male connector with system grounding
CN202797485U (zh) 电连接器的屏蔽壳体与电路板接地结构
CN112202015B (zh) 公头、母座、连接器、信号线、信号传输组件及电子设备
CN201430283Y (zh) 电连接器
CN109149217B (zh) 利用弯折部使端子与接地片相接触的信号连接器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101020