CN101866367A - 一种ic晶片关键尺寸显微图像测量算法的ip核设计 - Google Patents
一种ic晶片关键尺寸显微图像测量算法的ip核设计 Download PDFInfo
- Publication number
- CN101866367A CN101866367A CN200910038694A CN200910038694A CN101866367A CN 101866367 A CN101866367 A CN 101866367A CN 200910038694 A CN200910038694 A CN 200910038694A CN 200910038694 A CN200910038694 A CN 200910038694A CN 101866367 A CN101866367 A CN 101866367A
- Authority
- CN
- China
- Prior art keywords
- wavelet
- algorithm
- image
- realization
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Processing (AREA)
Abstract
本发明一种IC晶片关键尺寸测量嵌入式IP核的实现方法,特征在于通过高速的FPGA器件,利用硬件可重构的方法,设计了实现图像数据的采集与缓存控制的嵌入式IP核。权利要求包括本发明包括小波算子选择(1),小波提升算法的实现(2),嵌入式软核的规划与定制(3)、图像处理算法硬件实现方法及接口电路设计(4)。本发明采用基于提升小波技术的边缘定位和提取算法,满足IC晶片关键尺寸检测高速度高精度要求。本发明已在实际中,取得令人满意的检测效果。
Description
技术领域
本发明是IC晶片关键尺寸显微图像自动测量新方法,通过高速的FPGA器件,利用硬件可重构的方法,设计了快速提升算法实现的嵌入式IP核。
背景技术
根据目前的应用需求,高速数据流的数据传输率往往在200Mbps以上甚至达到300Mbps,对于这种高速数据流,目前的系统就难以连续无错的进行存储和处理,往往会因为数据传输速率超过系统处理的极限,导致出现丢失数据或系统功能不正常,状态不稳定,造成测量精度不高,误差较大,实时性不强,不能满足IC晶片表面缺陷快速检测的要求。
发明内容
本发明是关于IC晶片关键尺寸显微图像自动测量新方法。该方法是通过FPGA设计技术,在一片可重构FPGA逻辑器件上中集成了一套用于图像数据采集与处理算法的系统,内部OPB总线上采用自定义的IP核实现图像数据的采集与缓存控制,分步骤完成小波提升变换,实现任务的流水线与并行处理结构,尽量减小延迟,对于中间数据采用片上系统的内部RAM进行存储,节省了资源也省去了对片外RAM存取所耗费的时间。
本发明的技术方案是:
本发明包括小波算子选择(1),小波提升算法的实现(2),嵌入式软核的规划与定制(3)、图像处理算法硬件实现方法及接口电路设计(4)。
上述小波算子选择(1)其特征在于为了不对噪声点进行插值同时保证插值后边缘的拟合精度,提出基于小波提升框架边缘提取的图像插值算法,该算法能够根据图像边缘的特点自动选择小波基,能准确去掉干扰的噪声点,同时对三次样条曲线进行重构,恢复丢失的边缘,使得插值后曲线与理想的边缘的几何形状保持一致。
上述小波提升算法的实现(2)其特征在于提升算法给出了双正交小波简单而有效的构造方法,使用基本多项式插补来获取信号的高频分量,之后通过构建尺度函数来获取信号的低频分量,将现有的小波滤波器分解成基本的构造模块,分步骤完成小波变换,提升方案把第一代小波变换过程分为以下三个阶段:分解、预测和更新。分解,将输入信号X[n](n=1,2,3,4….i)根据奇偶性分为两组序列,Xe=X[2n]和Xo=X[2n+1];预测,在基于原始数据相关性的基础上,用偶序列的预测值去预测(或者内插)奇序列,即将滤波器对偶信号作用后作为奇信号的预测值,奇信号的实际值与预测值相减得到残差信号
d[n+1]=Xo[n+1]-P(Xe[n+1]);更新,通过残差信号d[n+1]来对序列Xe[n+1]进行更新,X[n+1]=Xe[n+1]+U(d[n+1])。
上述权利要求所述的嵌入式软核的规划与定制(3)其特征在于通过平台FPGA设计技术,在一片可重构SOPC中集成了一套用于图像数据采集与算法处理的系统,内部OPB总线上采用自定义的IP核实现图像数据的采集与缓存控制,并通过USB端口将图像处理数据向主机进行实时的转送。
上述权利要求所述的图像处理算法硬件实现方法及接口电路设计(4)其特征在于尽量减小延迟,对于中间数据采用采用片上系统的内部RAM进行存储,节省了资源也省去了对片外RAM存取所耗费的时间。
附图说明
(1)图1为本专利中的系统框图;
(2)图2为本专利中的数据采集模块流程图;
(3)图3为本专利中的主程序流程图;
(4)图4为本专利中的内核数据接口设计图;
(5)图5为本专利中的FPGA软核设计功能框图;
(6)图6为本专利中的图像序列行处理过程框图;
(7)图7为本专利中的图像序列列处理过程框图。
Claims (5)
1.基于数字图像处理技术的IC晶片关键尺寸显微图像测量算法的IP(Intellectualproperty)核设计,IP核的作用是具有自主知识产权硬核并可以供其他电路系统调用,其特征在于通过高速的FPGA器件,利用硬件可重构的方法,设计了实现图像数据的采集与缓存控制的嵌入式IP核。权利要求包括本发明包括小波算子选择(1),小波提升算法的实现(2),嵌入式软核的规划与定制(3)、图像处理算法硬件实现方法及接口电路设计(4)。
2.上述小波算子选择(1)其特征在于为了不对噪声点进行插值同时保证插值后边缘的拟合精度,提出基于小波提升框架边缘提取的图像插值算法,该算法能够根据图像边缘的特点自动选择小波基,能准确去掉干扰的噪声点,同时对三次样条曲线进行重构,恢复丢失的边缘,使得插值后曲线与理想的边缘的几何形状保持一致。
3.上述小波提升算法的实现(2)其特征在于提升算法给出了双正交小波简单而有效的构造方法,使用基本多项式插补来获取信号的高频分量,之后通过构建尺度函数来获取信号的低频分量,将现有的小波滤波器分解成基本的构造模块,分步骤完成小波变换,提升方案把第一代小波变换过程分为以下三个阶段:分解、预测和更新。
4.根据权利要求所述的嵌入式软核的规划与定制(3)其特征在于通过FPGA设计技术,在一片可重构FPGA逻辑器件上集成了一套用于图像数据采集与处理算法的系统,内部OPB总线上采用自定义的IP核实现图像数据的采集与缓存控制,分步骤完成小波提升变换,并通过USB口将图像处理数据向主机进行实时的转送。
5.根据权利要求所述的图像处理算法硬件实现方法及接口电路设计(4)其特征在于将小波提升算法硬件实现划分为数据缓存模块,小波提升算法模块,实现任务的流水线与并行处理结构,尽量减小延迟,对于中间数据采用片上系统的内部RAM进行存储,节省了硬件资源也省去了对片外RAM存取所耗费的时间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910038694A CN101866367A (zh) | 2009-04-17 | 2009-04-17 | 一种ic晶片关键尺寸显微图像测量算法的ip核设计 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910038694A CN101866367A (zh) | 2009-04-17 | 2009-04-17 | 一种ic晶片关键尺寸显微图像测量算法的ip核设计 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101866367A true CN101866367A (zh) | 2010-10-20 |
Family
ID=42958095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910038694A Pending CN101866367A (zh) | 2009-04-17 | 2009-04-17 | 一种ic晶片关键尺寸显微图像测量算法的ip核设计 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101866367A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102156978A (zh) * | 2010-12-24 | 2011-08-17 | 辽宁科锐科技有限公司 | 基于机器视觉的工业器件快速定位方法 |
CN107203983A (zh) * | 2016-03-17 | 2017-09-26 | 通用电气公司 | 用于减少x射线图像中的栅线伪影的方法及系统 |
CN113763818A (zh) * | 2021-09-07 | 2021-12-07 | 武汉华星光电技术有限公司 | 显示装置 |
-
2009
- 2009-04-17 CN CN200910038694A patent/CN101866367A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102156978A (zh) * | 2010-12-24 | 2011-08-17 | 辽宁科锐科技有限公司 | 基于机器视觉的工业器件快速定位方法 |
CN107203983A (zh) * | 2016-03-17 | 2017-09-26 | 通用电气公司 | 用于减少x射线图像中的栅线伪影的方法及系统 |
CN107203983B (zh) * | 2016-03-17 | 2024-03-22 | 通用电气公司 | 用于减少x射线图像中的栅线伪影的方法及系统 |
CN113763818A (zh) * | 2021-09-07 | 2021-12-07 | 武汉华星光电技术有限公司 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Gentsos et al. | Real-time canny edge detection parallel implementation for FPGAs | |
CN107507148B (zh) | 基于卷积神经网络去除磁共振图像降采样伪影的方法 | |
Imran et al. | Fault demotion using reconfigurable slack (FaDReS) | |
CN101866367A (zh) | 一种ic晶片关键尺寸显微图像测量算法的ip核设计 | |
Ren et al. | A single-precision compressive sensing signal reconstruction engine on FPGAs | |
US8415981B2 (en) | Integrated circuit device, synchronisation module, electronic device and method therefor | |
ATE431029T1 (de) | Verfahren und schaltung zum bilden eines asynchronen demapping-taktes | |
Li et al. | An improved real-time hardware architecture for Canny edge detection based on FPGA | |
CN101216438A (zh) | 基于fpga的印刷电路板粗缺陷图像检测方法 | |
Hasan et al. | Improved parameterized efficient FPGA implementations of parallel 1-D filtering algorithms using Xilinx System Generator | |
CN103988511A (zh) | 具有简化边界强度决定的去块滤波方法和设备 | |
Sjövall et al. | High-level synthesis implementation of an embedded real-time HEVC intra encoder on FPGA for media applications | |
Lin et al. | A two-result-per-cycle deblocking filter architecture for QFHD H. 264/AVC decoder | |
TW200741531A (en) | Method of reducing clock differential in a data processing system | |
George et al. | Extension of two-signal spurious-free dynamic range of wideband digital receivers using Kaiser window and compensation method | |
CN103140049A (zh) | 一种基于fpga的贴片机快速定位系统及方法 | |
Huang et al. | An area and power efficient adder-based stepwise linear interpolation for digital signal processing | |
Prince et al. | Efficient implementation of empirical mode decomposition in FPGA Using Xilinx System Generator | |
CN103116423A (zh) | 全平面红外多点触控装置及其控制方法 | |
CN203149536U (zh) | 全平面红外多点触控装置 | |
Soares et al. | A configurable pruning Gaussian image filter for energy-efficient edge detection | |
CN102281218B (zh) | 直流偏移消除系统及其方法 | |
CN105137449A (zh) | 基于图像处理的激光成像探测平台 | |
Zhang et al. | A new image fusion algorithm based on wavelet transform | |
Zhang et al. | A novel model for software development and testing in programmable logic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20101020 |