CN101866330A - 实现二维变换处理的系统、方法和装置 - Google Patents
实现二维变换处理的系统、方法和装置 Download PDFInfo
- Publication number
- CN101866330A CN101866330A CN200910082208A CN200910082208A CN101866330A CN 101866330 A CN101866330 A CN 101866330A CN 200910082208 A CN200910082208 A CN 200910082208A CN 200910082208 A CN200910082208 A CN 200910082208A CN 101866330 A CN101866330 A CN 101866330A
- Authority
- CN
- China
- Prior art keywords
- data block
- dimensional
- transformed
- dimensional transform
- transposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种实现二维变换处理的系统、方法和装置,属于数字图像处理领域。系统包括:一维变换处理装置和转换缓冲装置。方法包括:在第一时间周期对第一待变换数据块进行一维变换处理并在第二时间周期完成;在第二时间周期对第二待变换数据块进行一维变换处理并在第三时间周期完成;在第三时间周期对第一转置数据块进行一维变换处理并在第四时间周期完成;在第四时间周期对第二转置数据块进行一维变换处理并在第五时间周期完成。装置包括:第一变换模块、第二变换模块、第三变换模块、第四变换模块和第五变换模块。通过复用一维变换处理装置实现二维变换处理,简化了电路结构,提高了电路利用率。
Description
技术领域
本发明涉及数字图像处理领域,特别涉及实现二维变换处理的系统、方法和装置。
背景技术
在数字图像处理中,需要实现二维的DCT(Disperse Cosine Transform,离散余弦变换)/IDCT(Inverse Disperse Cosine Transform,离散反余弦变换),二维DCT/IDCT变换是可分离的,可以通过两个串联的一维DCT/IDCT变换实现。
由于二维DCT/IDCT变换电路复杂,所以目前通常采用两个一维DCT/IDCT变换电路实现二维DCT/IDCT变换,参见图1,为现有技术中通过两个一维DCT/IDCT变换电路实现二维DCT/IDCT变换的电路结构示意图,其中,一维DCT/IDCT变换电路10和一维DCT/IDCT变换电路30分别负责对输入数据块的行或列进行DCT/IDCT运算,转置存储器20则负责对数据块进行转置。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
需要使用两个一维DCT/IDCT变换电路,电路结构比较复杂;一维DCT/IDCT变换电路利用率低。
发明内容
为了简化电路结构,提高电路利用率,本发明实施例提供了一种实现二维变换处理的系统、方法和装置。所述技术方案如下:
一方面,本发明实施例提供了一种实现二维变换处理的系统,该系统包括:
一维变换处理装置,用于在第一时间周期接收第一待变换数据块,对所述第一待变换数据块进行一维变换处理;在第二时间周期完成对所述第一待变换数据块的一维变换处理,得到并输出第一一维运算数据块,并在输出所述第一一维运算数据块的同时,接收第二待变换数据块,对所述第二待变换数据块进行一维变换处理;在第三时间周期完成对所述第二待变换数据块的一维变换处理,得到并输出第二一维运算数据块,并在输出所述第二一维运算数据块的同时,接收第一转置数据块,对所述第一转置数据块进行一维变换处理;在第四时间周期完成对所述第一转置数据块的一维变换处理,得到并输出第一二维运算数据块,并在输出所述第一二维运算数据块的同时,接收第二转置数据块,对所述第二转置数据块进行一维变换处理;在第五时间周期完成对所述第二转置数据块的一维变换处理,得到并输出第二二维运算数据块;
转换缓冲装置,用于在所述第二时间周期,接收并缓存所述第一一维运算数据块,在所述第三时间周期对所述第一一维运算数据块进行行列转换,得到并输出所述第一转置数据块;在输出所述第一转置数据块的同时,接收并缓存所述第二一维运算数据块,在所述第四时间周期对所述第二一维运算数据块进行行列转换,得到并输出所述第二转置数据块。
另一方面,本发明实施例提供了一种实现二维变换处理的方法,该方法包括:
在第一时间周期接收第一待变换数据块,对所述第一待变换数据块进行一维变换处理,其中,所述第一待变换数据块由读取装置在所述第一时间周期读取并输出;
在第二时间周期完成对所述第一待变换数据块的一维变换处理,得到并输出第一一维运算数据块,并在输出所述第一一维运算数据块的同时,接收第二待变换数据块,对所述第二待变换数据块进行一维变换处理,其中,所述第二待变换数据块由所述读取装置在所述第二时间周期读取并输出;
在第三时间周期完成对所述第二待变换数据块的一维变换处理,得到并输出第二一维运算数据块,并在输出所述第二一维运算数据块的同时,接收第一转置数据块,对所述第一转置数据块进行一维变换处理,其中,所述第一转置数据块由转换缓冲装置在所述第三时间周期,将其在所述第二时间周期接收并缓存的所述第一一维运算数据块进行行列转换得到并输出;
在第四时间周期完成对所述第一转置数据块的一维变换处理,得到并输出第一二维运算数据块,并在输出所述第一二维运算数据块的同时,接收第二转置数据块,对所述第二转置数据块进行一维变换处理,其中,所述第二转置数据块由所述转换缓冲装置在第四时间周期,将其在第三时间周期接收并缓存的所述第二一维运算数据块进行行列转换得到并输出;
在第五时间周期完成对所述第二转置数据块的一维变换处理,得到并输出第二二维运算数据块。
另一方面,本发明实施例还提供了一种实现二维变换处理的装置,该装置包括:
第一变换模块,用于在第一时间周期接收第一待变换数据块,对所述第一待变换数据块进行一维变换处理,其中,所述第一待变换数据块由读取装置在所述第一时间周期读取并输出;
第二变换模块,用于在第二时间周期完成对所述第一待变换数据块的一维变换处理,得到并输出第一一维运算数据块,并在输出所述第一一维运算数据块的同时,接收第二待变换数据块,对所述第二待变换数据块进行一维变换处理,其中,所述第二待变换数据块由所述读取装置在所述第二时间周期读取并输出;
第三变换模块,用于在第三时间周期内完成对所述第二待变换数据块的一维变换处理,得到并输出第二一维运算数据块,并在输出所述第二一维运算数据块的同时,接收第一转置数据块,对所述第一转置数据块进行一维变换处理,其中,所述第一转置数据块由转换缓冲装置在所述第三时间周期,将其在所述第二时间周期接收并缓存的所述第一一维运算数据块进行行列转换得到并输出;
第四变换模块,用于在第四时间周期内完成对所述第一转置数据块的一维变换处理,得到并输出第一二维运算数据块,并在输出所述第一二维运算数据块的同时,接收第二转置数据块,对所述第二转置数据块进行一维变换处理,其中,所述第二转置数据块由所述转换缓冲装置在第四时间周期,将其在第三时间周期接收并缓存的所述第二一维运算数据块进行行列转换得到并输出;
第五变换模块,用于在第五时间周期完成对所述第二转置数据块的一维变换处理,得到并输出第二二维运算数据块。
本发明实施例提供的技术方案的有益效果是:
通过复用一维变换处理装置实现二维变换处理,简化了电路结构,提高了电路利用率;并且在变换处理过程中,以流水方式对两组数据块进行变换处理,加快了变换处理的速度,提高了实现二维变换处理的效率。
附图说明
图1是现有技术提供的通过两个一维DCT/IDCT变换电路实现二维DCT/IDCT变换的电路结构示意图;
图2是本发明实施例1提供的一种实现二维变换处理的系统结构示意图;
图3是本发明实施例2提供的一种实现二维变换处理的方法流程图;
图4是本发明实施例3提供的一种实现二维变换处理的装置结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例1
参见图2,本发明实施例提供了一种实现二维变换处理的系统,该系统包括:
读取装置101,用于在第一时间周期读取并输出第一待变换数据块A;在第二时间周期读取并输出第二待变换数据块B。
其中,时间周期(第一时间周期或第二时间周期)与读取并输出待变换数据块的速度和待变换数据块的大小有关,在读取并输出待变换数据块时,可以按照一时钟拍读取并输出一行待变换数据块(或一时钟拍读取并输出一列待变换数据块)进行;也可以按照一时钟拍读取并输出多行待变换数据块(或一时钟拍读取并输出多列行待变换数据块)进行,并且可以根据实际情况设置单位时钟拍的时间。本实施例以按照一时钟拍读取并输出一列待变换数据块为例进行说明,设第一待变换数据块A为N×N字(word)大小,并设一时钟拍读取并输出一列待变换数据块即N×1,则相应地第一时间周期和第二时间周期时间为N时钟拍。
以N=8为例,则第一待变换数据块A可以表示为:
相应地,以N=8为例,第二待变换数据块B可以表示为:
相应地,以N=8为例,一时钟拍读取并输出一列待变换数据块8×1,则相应地第一时间周期和第二时间周期时间为8时钟拍。
在第一时间周期读取并输出第一待变换数据块A,即在第1时钟拍到第8时钟拍期间按照一时钟拍读取一列第一待变换数据块A并输出该列第一待变换数据块A,在第一时间周期逐时钟拍读取并输出a00,a10,a20,a30,a40,a50,a60,a70、a01,a11,a21,a31,a41,a51,a61,a71…a07,a17,a27,a37,a47,a57,a67,a77。
相应地,在第二时间周期读取并输出第二待变换数据块B,即在下一个8时钟拍(即第9时钟拍到第16时钟拍期间)按照一时钟拍读取一列第二待变换数据块B并输出该列第二待变换数据块B,即逐时钟拍读取并输出b00,b10,b20,b30,b40,b50,b60,b70、b01,b11,b21,b31,b41,b51,b61,b71…b07,b17,b27,b37,b47,b57,b67,b77。
一维变换处理装置102,用于在第一时间周期接收第一待变换数据块A,对第一待变换数据块A进行一维变换处理;在第二时间周期,完成对第一待变换数据块A的一维变换处理,得到并输出第一一维运算数据块C,并在输出第一一维运算数据块C的同时,接收第二待变换数据块B,对第二待变换数据块B进行一维变换处理;在第三时间周期完成对第二待变换数据块B的一维变换处理,得到并输出第二一维运算数据块D。
其中,一维变换处理可以为各种视频压缩编码标准中的变换处理,例如:可以为一维离散余弦变换或一维离散反余弦变换;或数字音视频编解码标准中的变换或反变换,所述数字音视频编解码标准包括H.264或AVS(Advancedcoding of audio and vodeo standard,先进音视频编码标准)等。
并且相应地,以N=8为例,对第一待变换数据块A进行一维变换处理得到的第一一维运算数据块C可以表示为:
对第二待变换数据块B进行一维变换处理得到的第二一维运算数据块D可以表示为:
需要说明的是,为了便于实现流水操作,完成对第一待变换数据块A的一维变换处理的时间为一个时间周期(本实施例中即等于8个时钟拍)。所以在第一时间周期接收第一待变换数据块A,对第一待变换数据块A进行一维变换处理;在第二时间周期,完成对第一待变换数据块A的一维变换处理,得到并输出第一一维运算数据块C,并在输出第一一维运算数据块C的同时,接收第二待变换数据块B,对第二待变换数据块B进行一维变换处理为:在第一时间周期(即第1时钟拍至第8时钟拍期间)逐时钟拍接收a00,a10,a20,a30,a40,a50,a60,a70、a01,a11,a21,a31,a41,a51,a61,a71…a07,a17,a27,a37,a47,a57,a67,a77,并逐时钟拍对接收到的各列第一待变换数据块进行一维变换处理,在第二时间周期(即第9时钟拍至第16时钟拍期间),逐时钟拍完成对a00,a10,a20,a30,a40,a50,a60,a70、a01,a11,a21,a31,a41,a51,a61,a71…a07,a17,a27,a37,a47,a57,a67,a77的一维变换处理,得到并按照一个时钟拍一列依次输出a00′,a10′,a20′,a30′,a40′,a50′,a60′,a70′、a01′,a11′,a21′,a31′,a41′,a51′,a61′,a71′…a07′,a17′,a27′,a37′,a47′,a57′,a67′,a77′。并且,在第二时间周期依次输出a00′,a10′,a20′,a30′,a40′,a50′,a60′,a70′、a01′,a11′,a21′,a31′,a41′,a51′,a61′,a71′…a07′,a17′,a27′,a37′,a47′,a57′,a67′,a77′的同时,一维变换处理装置102的输入端口可以依次接收b00,b10,b20,b30,b40,b50,b60,b70、b01,b11,b21,b31,b41,b51,b61,b71…b07,b17,b27,b37,b47,b57,b67,b77,与对第一待变换数据块A的处理过程类似,在第三时间周期(即第17时钟拍至第24时钟拍期间),逐时钟拍完成对b00,b10,b20,b30,b40,b50,b60,b70、b01,b11,b21,b31,b41,b51,b61,b71…b07,b17,b27,b37,b47,b57,b67,b77的一维变换处理,得到并按照一个时钟拍一列依次输出b00′,b10′,b20′,b30′,b40′,b50′,b60′,b70′、b01′,b11′,b21′,b31′,b41′,b51′,b61′,b71′…b07′,b17′,b27′,b37′,b47′,b57′,b67′,b77′。
另外,需要说明的是,在数据变换处理过程中,一维变换处理装置102需要对N ×N的数据块进行一维变换处理,所以一维变换处理装置102的存储空间至少为N×N大小,然而为了实现流水处理,加快处理速度,当一维变换处理装置102对一组N×N的数据块进行处理后输出的同时,会接收另一组N×N的数据块,这样如果第一组数据块输出稍有延迟或第二组数据块输入稍有加快,就会出现数据覆盖想象,为了避免数据覆盖想象出现,可设置一维变换处理装置102的存储空间大于等于(N+1)×N(或N×(N+1))。
转换缓冲装置103,用于在第二时间周期,接收并缓存第一一维运算数据块C,在第三时间周期对第一一维运算数据块C进行行列转换,得到并输出第一转置数据块E;在输出第一转置数据块E的同时,接收并缓存第二一维运算数据块D,在第四时间周期对第二一维运算数据块D进行行列转换,得到并输出第二转置数据块F。
相应地以N=8为例,第一转置数据块E可以表示为:
在第三时间周期对第一一维运算数据块C进行行列转换,可以为对第一一维运算数据块C进行转置,得到第一转置数据块E,并按照一个时钟拍一列依次输出a00′,a01′,a02′,a03′,a04′,a05′,a06′,a07′、a10′,a11′,a12′,a13′,a14′,a15′,a16′,a17′…a70′,a71′,a72′,a73′,a74′,a75′,a76′,a77′。
在第三时间周期对第一一维运算数据块C进行行列转换,还可以为在第三周期内按照第一一维运算数据块C的行方向输出,即按照一个时钟拍一行依次输出a00′,a01′,a02′,a03′,a04′,a05′,a06′,a07′、a10′,a11′,a12′,a13′,a14′,a15′,a16′,a17′…a70′,a71′,a72′,a73′,a74′,a75′,a76′,a77′。
需要说明的是,在第三周期按照第一一维运算数据块C的行方向输出,即相当于在输出的同时对第一一维运算数据块C进行行列转换,得到并输出第一转置数据块E。
并且需要说明的是,进行行列转换是为了实现对待变换数据块(第一待变换数据块A或第二待变换数据块B)的行和列分别进行一维变换处理,所以当第一次进行一维变换处理依次输入的是待变换数据块的行方向的数据,则第二次进行一维变换处理依次输入的应该是对应待变换数据块的列方向的数据。
在第四时间周期对第二一维运算数据块D进行行列转换的方法与对第一一维运算数据块C进行行列转换的方法类似,此处不再赘述。
并且需要说明的是,在数据变换处理过程中,转换缓冲装置103中也可能会出现数据覆盖的现象,为了避免数据变换处理过程中,转换缓冲装置103中数据覆盖想象出现,可设置转换缓冲装置103的存储空间大于等于(N+1)×N(或N×(N+1))。
相应地,一维变换处理装置102,还用于在第三时间周期完成对第二待变换数据块B的一维变换处理,得到并输出第二一维运算数据块D,并在输出第二一维运算数据块D的同时,接收第一转置数据块E,对第一转置数据块E进行一维变换处理;在第四时间周期完成对第一转置数据块E的一维变换处理,得到并输出第一二维运算数据块G,并在输出第一二维运算数据块G的同时,接收第二转置数据块F,对第二转置数据块F进行一维变换处理;在第五时间周期完成对第二转置数据块F的一维变换处理,得到并输出第二二维运算数据块H。
需要说明的是,一维变换处理装置102在第五时间周期输出第二二维运算数据块H的同时,读取装置101可以读取新的待变换数据块,进行新一轮的数据变换处理。并且,第一时间周期、第二时间周期、第三时间周期、第四时间周期和第五时间周期的时间是相同的,本实施例中均为8时钟拍。
本实施例所述的系统,通过复用一维变换处理装置实现二维变换处理,简化了电路结构,提高了电路利用率;并且在变换处理过程中,以流水方式对两组数据块进行变换处理,加快了变换处理的速度,提高了实现二维变换处理的效率。
实施例2
参见图3,本发明实施例提供了一种二维变换处理的方法,包括:
201:在第一时间周期接收第一待变换数据块,对第一待变换数据块进行一维变换处理,其中,第一待变换数据块由读取装置在第一时间周期读取并输出。
202:在第二时间周期完成对第一待变换数据块的一维变换处理,得到并输出第一一维运算数据块,并在输出第一一维运算数据块的同时,接收第二待变换数据块,对第二待变换数据块进行一维变换处理,其中,第二待变换数据块由读取装置在第二时间周期读取并输出。
203:在第三时间周期完成对第二待变换数据块的一维变换处理,得到并输出第二一维运算数据块,并在输出第二一维运算数据块的同时,接收第一转置数据块,对第一转置数据块进行一维变换处理,其中,第一转置数据块由转换缓冲装置在第三时间周期,将其在第二时间周期接收并缓存的第一一维运算数据块进行行列转换得到并输出。
204:在第四时间周期完成对第一转置数据块的一维变换处理,得到并输出第一二维运算数据块,并在输出第一二维运算数据块的同时,接收第二转置数据块,对第二转置数据块进行一维变换处理,其中,第二转置数据块由转换缓冲装置在第四时间周期,将其在第三时间周期接收并缓存的第二一维运算数据块进行行列转换得到并输出。
205:在第五时间周期完成对第二转置数据块的一维变换处理,得到并输出第二二维运算数据块。
其中,上述进行一维变换处理的时间为一个时间周期。
其中,上述一维变换处理为视频压缩编码标准中的变换处理;
其中,视频压缩编码标准中的变换处理具体为一维离散余弦变换或一维离散反余弦变换;或诸如H.264、AVS的数字音视频编解码标准中的变换或反变换。
本实施例所述的方法,通过复用一维变换处理装置实现二维变换处理,简化了电路结构,提高了电路利用率;并且在变换处理过程中,以流水方式对两组数据块进行变换处理,加快了二维变换处理的速度,提高了实现二维变换处理的效率。
实施例3
参见图4,本发明实施例提供了一种实现二维变换处理的转置,包括:
第一变换模块301,用于在第一时间周期接收第一待变换数据块,对第一待变换数据块进行一维变换处理,其中,第一待变换数据块由读取装置在第一时间周期读取并输出;
第二变换模块302,用于在第二时间周期完成对第一待变换数据块的一维变换处理,得到并输出第一一维运算数据块,并在输出第一一维运算数据块的同时,接收第二待变换数据块,对第二待变换数据块进行一维变换处理,其中,第二待变换数据块由读取装置在第二时间周期读取并输出;
第三变换模块303,用于在第三时间周期内完成对第二待变换数据块的一维变换处理,得到并输出第二一维运算数据块,并在输出第二一维运算数据块的同时,接收第一转置数据块,对第一转置数据块进行一维变换处理,其中,第一转置数据块由转换缓冲装置在第三时间周期,将其在第二时间周期接收并缓存的第一一维运算数据块进行行列转换得到并输出;
第四变换模块304,用于在第四时间周期内完成对第一转置数据块的一维变换处理,得到并输出第一二维运算数据块,并在输出第一二维运算数据块的同时,接收第二转置数据块,对第二转置数据块进行一维变换处理,其中,第二转置数据块由转换缓冲装置在第四时间周期,将其在第三时间周期接收并缓存的第二一维运算数据块进行行列转换得到并输出;
第五变换模块305,用于在第五时间周期完成对第二转置数据块的一维变换处理,得到并输出第二二维运算数据块。
其中,上述进行一维变换处理的时间为一个时间周期。
其中,上述一维变换处理为视频压缩编码标准中的变换处理;
其中,视频压缩编码标准中的变换处理具体为一维离散余弦变换或一维离散反余弦变换;或诸如H.264、AVS的数字音视频编解码标准中的变换或反变换。
本实施例所述的装置,通过复用一维变换处理装置实现二维变换处理,简化了电路结构,提高了电路利用率;并且在变换处理过程中,以流水方式对两组数据块进行变换处理,加快了变换处理的速度,提高了实现二维变换处理的效率。
以上实施例提供的技术方案中的全部或部分内容可以通过软件编程实现,其软件程序存储在可读取的存储介质中,存储介质例如:计算机中的硬盘、光盘或软盘。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (12)
1.一种实现二维变换处理的系统,其特征在于,所述系统包括:
一维变换处理装置,用于在第一时间周期接收第一待变换数据块,对所述第一待变换数据块进行一维变换处理;在第二时间周期完成对所述第一待变换数据块的一维变换处理,得到并输出第一一维运算数据块,并在输出所述第一一维运算数据块的同时,接收第二待变换数据块,对所述第二待变换数据块进行一维变换处理;在第三时间周期完成对所述第二待变换数据块的一维变换处理,得到并输出第二一维运算数据块,并在输出所述第二一维运算数据块的同时,接收第一转置数据块,对所述第一转置数据块进行一维变换处理;在第四时间周期完成对所述第一转置数据块的一维变换处理,得到并输出第一二维运算数据块,并在输出所述第一二维运算数据块的同时,接收第二转置数据块,对所述第二转置数据块进行一维变换处理;在第五时间周期完成对所述第二转置数据块的一维变换处理,得到并输出第二二维运算数据块;
转换缓冲装置,用于在所述第二时间周期,接收并缓存所述第一一维运算数据块,在所述第三时间周期对所述第一一维运算数据块进行行列转换,得到并输出所述第一转置数据块;在输出所述第一转置数据块的同时,接收并缓存所述第二一维运算数据块,在所述第四时间周期对所述第二一维运算数据块进行行列转换,得到并输出所述第二转置数据块。
2.根据权利要求1所述的实现二维变换处理的系统,其特征在于,所述系统还包括:
读取装置,用于在所述第一时间周期读取并输出所述第一待变换数据块;在所述第二时间周期读取并输出所述第二待变换数据块。
3.根据权利要求2所述的实现二维变换处理的系统,其特征在于,
所述读取装置,具体用于在所述第一时间周期逐时钟拍读取并输出所述第一待变换数据块;在所述第二时间周期逐时钟拍读取并输出所述第二待变换数据块;
相应地,
所述一维变换处理装置,具体用于在所述第一时间周期逐时钟拍接收所述第一待变换数据块,逐时钟拍对所述第一待变换数据块进行一维变换处理;在所述第二时间周期逐时钟拍完成对所述第一待变换数据块的一维变换处理,逐时钟拍得到并输出第一一维运算数据块,并在输出所述第一一维运算数据块的同时,逐时钟拍接收第二待变换数据块,逐时钟拍对所述第二待变换数据块进行一维变换处理;在第三时间周期逐时钟拍完成对所述第二待变换数据块的一维变换处理,逐时钟拍得到并输出第二一维运算数据块,并在输出所述第二一维运算数据块的同时,逐时钟拍接收第一转置数据块,逐时钟拍对所述第一转置数据块进行一维变换处理;在第四时间周期逐时钟拍完成对所述第一转置数据块的一维变换处理,逐时钟拍得到并输出第一二维运算数据块,并在输出所述第一二维运算数据块的同时,逐时钟拍接收第二转置数据块,逐时钟拍对所述第二转置数据块进行一维变换处理;在第五时间周期逐时钟拍完成对所述第二转置数据块的一维变换处理,逐时钟拍得到并输出第二二维运算数据块;
转换缓冲装置,用于在所述第二时间周期,逐时钟拍接收并缓存所述第一一维运算数据块,在所述第三时间周期对所述第一一维运算数据块进行行列转换,得到并逐时钟拍输出所述第一转置数据块;在输出所述第一转置数据块的同时,逐时钟拍接收并缓存所述第二一维运算数据块,在所述第四时间周期对所述第二一维运算数据块进行行列转换,得到并逐时钟拍输出所述第二转置数据块。
4.根据权利要求1或2或3所述的实现二维变换处理的系统,其特征在于,
所述一维变换处理装置完成所述一维变换处理的时间为一个时间周期。
5.根据权利要求4所述的实现二维变换处理的系统,其特征在于,
所述一维变换处理为视频压缩编码标准中的变换处理。
6.根据权利要求5所述的实现二维变换处理的系统,其特征在于
所述视频压缩编码标准中的变换处理具体为一维离散余弦变换或一维离散反余弦变换或数字音视频编解码标准中的变换或所述数字音视频编解码标准中的反变换。
7.一种实现二维变换处理的方法,其特征在于,所述方法包括:
在第一时间周期接收第一待变换数据块,对所述第一待变换数据块进行一维变换处理,其中,所述第一待变换数据块由读取装置在所述第一时间周期读取并输出;
在第二时间周期完成对所述第一待变换数据块的一维变换处理,得到并输出第一一维运算数据块,并在输出所述第一一维运算数据块的同时,接收第二待变换数据块,对所述第二待变换数据块进行一维变换处理,其中,所述第二待变换数据块由所述读取装置在所述第二时间周期读取并输出;
在第三时间周期完成对所述第二待变换数据块的一维变换处理,得到并输出第二一维运算数据块,并在输出所述第二一维运算数据块的同时,接收第一转置数据块,对所述第一转置数据块进行一维变换处理,其中,所述第一转置数据块由转换缓冲装置在所述第三时间周期,将其在所述第二时间周期接收并缓存的所述第一一维运算数据块进行行列转换得到并输出;
在第四时间周期完成对所述第一转置数据块的一维变换处理,得到并输出第一二维运算数据块,并在输出所述第一二维运算数据块的同时,接收第二转置数据块,对所述第二转置数据块进行一维变换处理,其中,所述第二转置数据块由所述转换缓冲装置在第四时间周期,将其在第三时间周期接收并缓存的所述第二一维运算数据块进行行列转换得到并输出;
在第五时间周期完成对所述第二转置数据块的一维变换处理,得到并输出第二二维运算数据块。
8.根据权利要求7所述的实现二维变换处理的方法,其特征在于,
所述进行一维变换处理的时间为一个时间周期。
9.根据权利要求7或8所述的实现二维变换处理的方法,其特征在于,
所述一维变换处理为视频压缩编码标准中的变换处理。
10.一种实现二维变换处理的装置,其特征在于,所述装置包括:
第一变换模块,用于在第一时间周期接收第一待变换数据块,对所述第一待变换数据块进行一维变换处理,其中,所述第一待变换数据块由读取装置在所述第一时间周期读取并输出;
第二变换模块,用于在第二时间周期完成对所述第一待变换数据块的一维变换处理,得到并输出第一一维运算数据块,并在输出所述第一一维运算数据块的同时,接收第二待变换数据块,对所述第二待变换数据块进行一维变换处理,其中,所述第二待变换数据块由所述读取装置在所述第二时间周期读取并输出;
第三变换模块,用于在第三时间周期内完成对所述第二待变换数据块的一维变换处理,得到并输出第二一维运算数据块,并在输出所述第二一维运算数据块的同时,接收第一转置数据块,对所述第一转置数据块进行一维变换处理,其中,所述第一转置数据块由转换缓冲装置在所述第三时间周期,将其在所述第二时间周期接收并缓存的所述第一一维运算数据块进行行列转换得到并输出;
第四变换模块,用于在第四时间周期内完成对所述第一转置数据块的一维变换处理,得到并输出第一二维运算数据块,并在输出所述第一二维运算数据块的同时,接收第二转置数据块,对所述第二转置数据块进行一维变换处理,其中,所述第二转置数据块由所述转换缓冲装置在第四时间周期,将其在第三时间周期接收并缓存的所述第二一维运算数据块进行行列转换得到并输出;
第五变换模块,用于在第五时间周期完成对所述第二转置数据块的一维变换处理,得到并输出第二二维运算数据块。
11.根据权利要求10所述的实现二维变换处理的转置,其特征在于,
所述进行一维变换处理的时间为一个时间周期。
12.根据权利要求10或11所述的实现二维变换处理的转置,其特征在于,
所述一维变换处理为视频压缩编码标准中的变换处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910082208A CN101866330A (zh) | 2009-04-20 | 2009-04-20 | 实现二维变换处理的系统、方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910082208A CN101866330A (zh) | 2009-04-20 | 2009-04-20 | 实现二维变换处理的系统、方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101866330A true CN101866330A (zh) | 2010-10-20 |
Family
ID=42958061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910082208A Pending CN101866330A (zh) | 2009-04-20 | 2009-04-20 | 实现二维变换处理的系统、方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101866330A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105430420A (zh) * | 2015-12-24 | 2016-03-23 | 福州瑞芯微电子股份有限公司 | 一种实现复用的离散余弦变换dct8装置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5361220A (en) * | 1991-11-29 | 1994-11-01 | Fuji Photo Film Co., Ltd. | Discrete cosine transformation with reduced components |
CN1553707A (zh) * | 2003-06-02 | 2004-12-08 | 杭州高特信息技术有限公司 | 一种dct快速变换结构 |
-
2009
- 2009-04-20 CN CN200910082208A patent/CN101866330A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5361220A (en) * | 1991-11-29 | 1994-11-01 | Fuji Photo Film Co., Ltd. | Discrete cosine transformation with reduced components |
CN1553707A (zh) * | 2003-06-02 | 2004-12-08 | 杭州高特信息技术有限公司 | 一种dct快速变换结构 |
Non-Patent Citations (2)
Title |
---|
AGOSTINI,L.V. ET AL.: "Pipelined fast 2D DCT architecture for JPEG image compression", 《2001,14TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN》 * |
魏本杰 等: "二维DCT算法及其优化的VLSI设计", 《计算机工程》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105430420A (zh) * | 2015-12-24 | 2016-03-23 | 福州瑞芯微电子股份有限公司 | 一种实现复用的离散余弦变换dct8装置及方法 |
CN105430420B (zh) * | 2015-12-24 | 2018-05-22 | 福州瑞芯微电子股份有限公司 | 一种实现复用的离散余弦变换dct8装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102158694B (zh) | 一种基于gpu的遥感图像解压缩方法 | |
KR101710001B1 (ko) | 그래픽 프로세스 유닛 기반 jpeg2000 인코딩/디코딩 장치 및 방법 | |
CN103262534A (zh) | 改进熵编码和解码的方法及装置 | |
CN1305313C (zh) | 以管线架构应用于离散余弦变换与反离散余弦变换的系统 | |
CN106254883B (zh) | 一种视频解码中的反变换方法和装置 | |
CN100425097C (zh) | 通过sim卡在手机终端实现多媒体播放的方法 | |
CN101426134A (zh) | 用于视频编解码的硬件装置及方法 | |
CN102801981B (zh) | 一种基于jpeg-ls算法的多路压缩内核并行编码的控制方法 | |
CN101640791A (zh) | 一种解码方法、装置和解码器 | |
CN101025919A (zh) | 音频解码中的合成子带滤波方法和合成子带滤波器 | |
CN101383968A (zh) | 视频解码器、视频解码方法和移动多媒体终端芯片 | |
CN101866330A (zh) | 实现二维变换处理的系统、方法和装置 | |
CN102769754B (zh) | H264编码器及其图像变换、量化及重构的方法 | |
De Souza et al. | OpenCL parallelization of the HEVC de-quantization and inverse transform for heterogeneous platforms | |
CN101646080A (zh) | 基于avs并行流水idct快速变换的方法和装置 | |
CN101710994B (zh) | 一种用于视频解码的方法和系统 | |
Fan et al. | A parallel-access mapping method for the data exchange buffers around DCT/IDCT in HEVC encoders based on single-port SRAMs | |
CN104185030A (zh) | 基于gpu的jpeg2000图像解压缩实现方法 | |
CN102006478A (zh) | 一种视频解码的反变换方法及装置 | |
CN1642280B (zh) | 图像和视频信号的变换装置及其方法 | |
CN102740075A (zh) | 一种视频数据的压缩/解压缩方法及系统 | |
CN1173574C (zh) | 利用数字信号处理器实现小波视频编码和解码的方法 | |
CN101540172B (zh) | 一种音频数据的编解码系统及方法 | |
CN102043605B (zh) | 一种多媒体变换乘法器及其处理方法 | |
CN111131836A (zh) | 一种基于fpga的jpeg2000编码并行运算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20101020 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |