CN101866213A - Spm-dma结构的嵌入式系统的节能方法 - Google Patents

Abstract

一种计算机技术领域的SPM-DMA结构的嵌入式系统的节能方法，包括以下步骤：将待处理的数据划分为若干块；进行数据的并行传输和并行处理，CPU完成对每个数据块的处理；检测CPU处理每块数据的时间和DMA加载第i+1块数据并回传第i块处理后数据的时间得到最优调整因子；得到最优频率和最优电压；当CPU的工作级别中包括最优频率和最优电压时，进行静态调整；否则，进行动态调整，使CPU工作于调整后的电压和频率。本发明根据DMA数据传输的速度来调整CPU工作的电压和频率，使其在满足数据处理和等待数据传输前提下，尽可能降低工作电压和频率，从而大大减小了CPU全速运行带来的能量消耗。

Description

SPM-DMA结构的嵌入式系统的节能方法

技术领域

本发明涉及的是一种计算机技术领域的方法，具体是一种SPM-DMA(Scratch PadMemory-Dynamic Memory Access，高速片内存储器-动态存储器访问)结构的嵌入式系统的节能方法。

背景技术

与桌面系统相比，嵌入式系统要求更高的响应速度和更低的能量消耗。而目前嵌入式芯片的发展趋势使嵌入式CPU与存储器之间的速度差异越来越大，从而限制了嵌入式CPU的性能、实时响应特性和低功耗。为了减少嵌入式CPU与存储器之间的速度差异，以下两种方式被广泛采用。方式一：嵌入式系统中采用SPM作为主要的片上存储器，与相同容量硬件管理的Cache存储器相比，SPM具有更小的体积、更低的能量消耗。嵌入式系统通常是面向特定应用的，所以编译器可实现对嵌入式系统中SPM的管理，提高嵌入式系统的性能和SPM中数据的预测性。方式二：DMA代替CPU用来在高速片内存储器(SPM)和片外低速存储器之间传送数据。嵌入式系统中广泛采用专用DMA部件作为数据传输途径，甚至一些低端的嵌入式芯片中都有DMA传输部件，例如TI的MSP430系列单片机。对于相同的数据传输量，DMA专用部件方式较CPU传送可以节省更多的能量。为提高系统可靠性、减少散热引起的成本增加和体积扩大，在SPM-DMA嵌入式系统中，如何更有效地较少能量消耗仍然是至关重要的因素。

从现有技术文献的检索发现，目前节能的方法是根据数据访问模式，选择使用频率高的部分数据存储在快速的片内SPM中，其余数据储存在片外慢速存储器。这种方式主要是通过减少访问外存的次数来节能的，但没有考虑CPU处理和DMA传输的并行性，导致过多的能量消耗，难以满足嵌入式系统对低功耗的要求。主要原因是当CPU进行原有数据处理时，DMA同时可以在SPM和片外存储器之间传输新数据，而CPU和DMA之间存在着数据制约关系，即：当DMA传输新数据时，CPU已经处理完原有数据，而后续的数据还没有准备好，此时CPU保持工作状态将造成能量浪费。

发明内容

本发明的目的在于克服现有技术存在的上述不足，提供一种SPM-DMA结构的嵌入式系统的节能方法。本发明使CPU和DMA并行工作，并根据DMA数据传输的速度来调整CPU工作的电压和频率，使CPU工作在不同的电压、频率级别。

本发明是通过以下技术方案实现的，本发明包括以下步骤：

第一步，将待处理的数据划分为若干块，且每块数据小于SPM容量的一半。

第二步，进行数据的并行传输和并行处理，CPU完成对每个数据块的处理。

所述的数据的并行传输和并行处理，是：将SPM从逻辑上分为容量相等的两部分SPM0和SPM1，DMA装载第一块待处理数据，并将装载后的第一块数据写入SPM0，CPU处于等待状态；CPU对第i块数据进行处理，并将处理后的第i块数据写入SPM0，同时DMA装载第i+1块待处理数据，将装载后的第i+1块数据写入SPM1，并将处理后的第i块数据回写到片外存储器，1≤i≤N-1；CPU对第N块数据进行处理，并将处理后的第N块数据写入SPM1，DMA将处理后的第N块数据回写到片外存储器。

第三步，检测CPU处理每块数据的时间T_CPU和DMA加载第i+1块数据并回传第i块处理后数据的时间T_block，根据α_optimal＝T_CPU/T_block，得到最优调整因子α_optimal。

第四步，根据F_optimal＝α_optimal×F_max和V_optimal＝α_optimal×V_max，得到最优频率F_optimal和最优电压V_optimal，其中：F_max是CPU的最大频率，V_max是CPU的最大电压。

第五步，当CPU的工作级别中包括最优频率F_optimal和最优电压V_optimal时，进行静态调整；否则，进行动态调整，使CPU工作于调整后的电压和频率。

所述的静态调整，是将CPU的工作电压调整为最优电压V_optimal且将CPU的工作频率调整为最优频率F_optimal。

所述的动态调整，包括以下步骤：

1)在CPU的所有工作频率中，选择比最优频率F_optimal大且与最优频率F_optimal差值最小的频率F_high，并选择比最优频率F_optimal小且与最优频率F_optimal差值最小的频率F_low；

在CPU的所有工作电压中，选择比最优电压V_optimal大且与最优电压V_optimal差值最小的电压V_high，并选择比最优电压V_optimal小且与最优电压V_optimal差值最小的电压V_low；

2)根据α_low＝F_low/F_max和α_high＝F_high/F_max，得到次优调整因子α_low和次优调整因子α_high；

3)根据和

得到频率F_high和电压V_high的工作时间都是T_High，频率F_low和电压V_low的工作时间都是T_Low；

4)根据

和

得到频率F_high和电压V_high的迭代次数都是C_high，频率F_low和电压V_low的迭代次数都是C_Low，其中：T_iteration是CPU执行一次迭代所用的时间；

5)在CPU处理一块数据的过程中，CPU的工作频率为F_high且工作电压为V_high的迭代次数设置为C_high，CPU的工作频率为F_low且工作电压为V_low的迭代次数设置为C_Low，从而完成CPU调整。

与现有技术相比，本发明的有益效果是：使CPU和DMA并行工作，并根据DMA数据传输的速度来调整CPU工作的电压和频率，使其在满足数据处理和等待数据传输前提下，尽可能降低工作电压和频率，从而大大减小了CPU全速运行带来的能量消耗。

附图说明

图1是实施例中并行数据块传输和处理的示意图；

图2是实施例中并行数据块传输和处理的时隙图。

具体实施方式

以下结合附图对本发明的方法进一步描述：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

实施例

本实施例中CPU、SPM和DMA集成在一个芯片上，且DMA与片外存储器相连，具体包括以下步骤：

第一步，将待处理的数据划分为若干块，且每块数据小于SPM容量的一半。

第二步，并行数据处理和并行数据传输的实现：将SPM从逻辑上分为容量相等的两部分SPM0和SPM1，DMA装载第一块待处理数据，并将装载后的第一块数据写入SPM0，CPU处于等待状态；CPU对第i块数据进行处理，并将处理后的第i块数据写入SPM0，同时DMA装载第i+1块待处理数据，将装载后的第i+1块数据写入SPM1，并将处理后的第i块数据回写到片外存储器，1≤i≤N-1；CPU对第N块数据进行处理，并将处理后的第N块数据写入SPM1，DMA将处理后的第N块数据回写到片外存储器；

如图1所示，本实施例中SPM被逻辑上分成两部分：SPM0和SPM1，分别供CPU和DMA使用。图1(a)中CPU从SPM0中获取要处理的数据块并将处理完的数据块写回到SPM0，CPU与SPM0交互的同时，DMA将之前CPU处理完毕存放在SPM1的数据块写回到片外存储器，然后从片外存储器将CPU后续要处理的数据块装载入SPM1中。同理，图1(b)中CPU处理SPM1中的数据并将处理结果写回到SPM1，同时DMA将之前存放在SPM0中的数据写回到片外存储器然后将新数据块装载入SPM0。

第三步，检测CPU处理每块数据的时间T_CPU和DMA加载第i+1块数据并回传第i块处理后数据的时间T_block，根据α_optimal＝T_CPU/T_block，得到最优调整因子α_optimal。

本实施例中并行数据块传输和数据块处理时隙图如图2所示，在并行数据块传输和处理中，CPU和DMA都交替的访问SPM0和SPM1，前提是CPU开始访问SPM0(SPM1)时，DMA必须已经结束了对SPM0(SPM1)的访问。而CPU的处理速度快于DMA传输数据的时间，这样CPU就出现了空闲等待状态。在预处理阶段，DMA需要装载CPU要处理的第一块数据，CPU处于等待状态；在后续处理阶段，CPU对最后一块数据进行处理，DMA将最后一块结果数据回写到片外存储器；在循环体处理阶段，CPU处理已经装载的数据，DMA装载CPU后续要处理的数据并将CPU的处理结果回写到片外存储器。

第四步，根据F_optimal＝α_optimal×F_max和V_optimal＝α_optimal×V_max，得到最优频率F_optimal和最优电压V_optimal，其中：F_max是CPU的最大频率，V_max是CPU的最大电压；

第五步，当CPU的工作级别中包括最优频率F_optimal和最优电压V_optimal时，进行静态调整；否则，进行动态调整，使CPU工作于调整后的电压和频率。

所述的静态调整，是将CPU的工作电压调整为最优电压V_optimal且将CPU的工作频率调整为最优频率F_optimal。

所述的动态调整，包括以下步骤：

1)在CPU的所有工作频率中，选择比最优频率F_optimal大且与最优频率F_optimal差值最小的频率F_high，并选择比最优频率F_optimal小且与最优频率F_optimal差值最小的频率F_low；

在CPU的所有工作电压中，选择比最优电压V_optimal大且与最优电压V_optimal差值最小的电压V_high，并选择比最优电压V_optimal小且与最优电压V_optimal差值最小的电压V_low；

2)根据α_low＝F_low/F_max和α_high＝F_high/F_max，得到次优调整因子α_low和次优调整因子α_high；

3)根据

和

得到频率F_high和电压V_high的工作时间都是T_High，频率F_low和电压V_low的工作时间都是T_Low；

4)根据

和

得到频率F_high和电压V_high的迭代次数都是C_high，频率F_low和电压V_low的迭代次数都是C_Low，其中：T_iteration是CPU执行一次迭代所用的时间；

5)在CPU处理一块数据的过程中，CPU的工作频率为F_high且工作电压为V_high的迭代次数设置为C_high，CPU的工作频率为F_low且工作电压为V_low的迭代次数设置为C_Low，从而完成CPU调整。

本实施例中由于CPU存在空闲时间，故利用CPU和DMA并行性提高性能的同时减少CPU的空闲时间，即通过降低CPU的工作电压频率来延长CPU工作时间，根据CPU数据处理和DMA数据传输速度的差异进行动态电压频率调整，使CPU工作在满足性能要求的最低电压频率状态，从而节省系统功耗。

Claims (4)

1.一种SPM-DMA结构的嵌入式系统的节能方法，其特征在于，包括以下步骤：

第一步，将待处理的数据划分为若干块，且每块数据小于SPM容量的一半；

第二步，进行数据的并行传输和并行处理，CPU完成对每个数据块的处理；

第三步，检测CPU处理每块数据的时间T_CPU和DMA加载第i+1块数据并回传第i块处理后数据的时间T_block，根据α_optimal＝T_CPU/T_block，得到最优调整因子α_optimal；

第四步，根据F_optimal＝α_optimal×F_max和V_optimal＝α_optimal×V_max，得到最优频率F_optimal和最优电压V_optimal，其中：F_max是CPU的最大频率，V_max是CPU的最大电压；

第五步，当CPU的工作级别中包括最优频率F_optimal和最优电压V_optimal时，进行静态调整；否则，进行动态调整，使CPU工作于调整后的电压和频率。

2.根据权利要求1所述的SPM-DMA结构的嵌入式系统的节能方法，其特征是，第二步中所述的数据的并行传输和并行处理，是：将SPM从逻辑上分为容量相等的两部分SPM0和SPM1，DMA装载第一块待处理数据，并将装载后的第一块数据写入SPM0，CPU处于等待状态；CPU对第i块数据进行处理，并将处理后的第i块数据写入SPM0，同时DMA装载第i+1块待处理数据，将装载后的第i+1块数据写入SPM1，并将处理后的第i块数据回写到片外存储器，1≤i≤N-1；CPU对第N块数据进行处理，并将处理后的第N块数据写入SPM1，DMA将处理后的第N块数据回写到片外存储器。

3.根据权利要求1所述的SPM-DMA结构的嵌入式系统的节能方法，其特征是，第五步中所述的静态调整，是将CPU的工作电压调整为最优电压V_optimal且将CPU的工作频率调整为最优频率F_optimal。

4.根据权利要求1所述的SPM-DMA结构的嵌入式系统的节能方法，其特征是，第五步中所述的动态调整，包括以下步骤：

1)在CPU的所有工作频率中，选择比最优频率F_optimal大且与最优频率F_optimal差值最小的频率F_high，并选择比最优频率F_optimal小且与最优频率F_optimal差值最小的频率F_low；

在CPU的所有工作电压中，选择比最优电压V_optimal大且与最优电压V_optimal差值最小的电压V_high，并选择比最优电压V_optimal小且与最优电压V_optimal差值最小的电压V_low；

2)根据α_low＝F_low/F_max和α_high＝F_high/F_max，得到次优调整因子α_low和次优调整因子α_high；

3)根据

和得到频率F_high和电压V_high的工作时间都是T_High，频率F_low和电压V_low的工作时间都是T_Low；

4)根据

和得到频率F_high和电压V_high的迭代次数都是C_high，频率F_low和电压V_low的迭代次数都是C_Low，其中：T_iteration是CPU执行一次迭代所用的时间；

5)在CPU处理一块数据的过程中，CPU的工作频率为F_high且工作电压为V_high的迭代次数设置为C_high，CPU的工作频率为F_low且工作电压为V_low的迭代次数设置为C_Low，从而完成CPU调整。

Images