CN101847168A - 基于规则拓扑库面向应用的片上网络生成方法 - Google Patents

Abstract

贲发明公开了一种基于规则拓扑库的可定制片上网络设计方法，主要解决高性能拓扑结构快速自动生成的问题。其方案是：针对目标应用的特性，首先输入应用图和IP核配置文件，分析得到应用的性能要求和优化目标函数；再利用价值函数分析所得性能参数要求生成网络拓扑结构，包括结合AO^*算法和深度优先搜索初步建立拓扑；之后根据IP核与核之间的通信要求优化网络结构；最后根据生成的层次拓扑的特点，设计免死锁和有效的路由，建立通信网络。本方法具有性能高、可扩展性强、设计复杂度小，且能够满足不同的目标应用性能要求和限制生成拓扑结构，自动生成高性能片上网络结构的优点，可用于多内核芯片版图布局和优化。

Description

基于规则拓扑库面向应用的片上网络生成方法

技术领域

本发明属于集成电路计算机辅助设计领域，涉及多内核处理器芯片的内核版图规划和低功耗技术，具体的说是一种单芯片上生成优化的多内核网络拓扑结构，在满足互连通信量要求下，实现互连低功耗技术，用于多内核芯片设计。

背景技术

片上网络作为一种重要的片上资源通信手段，是指在一个芯片上集成了大量的计算资源、存储资源以及连接这些资源的通信网络。其可以被看成一种微型组件网络，是对组件间通信的抽象，为片上系统SoCs设计提供一个通信框架。每一个IP核当作一个微型网络的组件，组件之间通过片上路由器相连，在组件与路由器之间通过一个网络接口来屏蔽各个IP模块组件内部总线和数据的差异，增强IP模块的重用性。片上网络以其高性能，可扩展和高可重用性等特点，被视为一种可行的大规模片上互连通信架构。

进行片上网络系统设计时首先需要考虑的问题是确定片上网络的性能评估模型。设计网络拓扑结构时，可以从传输延迟、吞吐量、功耗、面积和可重用性几个方面参数来衡量其性能。其中：

传输延迟：是指数据包从源结点发出，经过一系列通讯结点最终被目的结点接收所用的时间。结点延迟由结点处理延迟、队列延迟、发送延迟和传播延迟四部分组成，即

T＝T_h+T_s+T_c＝Ht_r+L/b+T_c            (1)

式中，T_h，T_s，T_c分别是发送延迟，序列延迟和通信延迟，H是跳数，t_r是路由延迟，L是包长，b是带宽。

传输延迟可以用一段时间内所有包的平均传输延迟来衡量。一个具有n个节点的片上网络传输延迟L_network可表示为

$L_{\mathrm{network}}=\frac{2}{n(n-1)}\underset{i=1}{\overset{n(n-1)/2}{\mathrm{\Σ}}}\left(\underset{k\→\∞}{\lim }\frac{1}{k}\underset{j=1}{\overset{k}{\mathrm{\Σ}}}{L}_i\left(j\right)\right)=H_{\mathrm{avg}}{t}_r+L/b+D_{\mathrm{avg}}{t}_l$

式中，H_avg是平均跳数，D_avg是所有源点/终点对的平均距离。

吞吐率：可以用单位时间内系统中所有计算节点之间传输的数据包的比特数来表示。在相同的注入量下，不同网络拓扑结构的吞吐量会有差别，即：

功耗：片上网络的功耗一般分为动态功耗、静态功耗和短路功耗，其中动态功耗占整个电路功耗的大部分。传输一个数据片flit所需功耗可表示为：

E_flit＝E_switch+E_interconnect＝H_avgE_r+D_avgE_l            (3)

式中，E_switch和E_interconnect分别是由路由和互连线引起的功耗。E_r是平均路由通过功耗，而E_l是单位长度互连线功耗。

上述拓扑结构体现了片上NoC中通讯节点是如何在芯片中分布和连接的。NoC拓扑结构的选择对系统性能和芯片面积具有明显的影响。NoC拓扑分为规则拓扑和面向应用的非规则拓扑，两者各有优缺点。

规则拓扑具有良好的可复用性和可扩展性，可以降低设计时间和成本，但是其性能并非最优。比较常用的几种拓扑结构有：二维Mesh、二维Torus、Fat Tree、Butterfly Fat Tree、Octagon和Spidergon。非规则拓扑可以为具体的应用定制，设计出的系统性能比较好，但是网状互连所引起的互连功耗较大。

发明内容

本发明的目的是针对规则拓扑结构和面向应用的可定制片式网络拓扑结构存在的问题，提出一种基于拓扑库的网络自动生成方法，以减小片上网络优化设计复杂度，在特定的应用下提高吞吐量，降低互连功耗，提高设计效率。

实现本发明的技术方案是：在片上网络中，针对不同应用的性能特点和限制，利用性能评估模型，结合深度优先搜索和AO*算法，从规则拓扑库中选择拓扑的组成部分，并对IP核与核之间静态和动态性能进行优化。最后则是片上网络通信轨迹的建立。

具体步骤如下：

A.设计者以XML文件的形式输入目标应用图和IP，由应用图和IP核配置文件分析得到各性能指标，并初始化规则拓扑库和工艺库，生成AND/OR拓扑结构图，以表示拓扑的解空间；

B.根据片上网络的吞吐率，延迟和功耗三个性能指标和芯片物理参数，确定搜索的目标函数为：

$\left\{\begin{array}{cc}F\left(x\right)=\underset{i=0}{\overset{k}{\mathrm{\Σ}}}{w}_i{F}_i\left(x\right)& F_i\left(x\right)=3-\exp \left(\frac{f_{\mathrm{perf},i}\left(x\right)}{f_{\mathrm{spec},i}\left(x\right)}\right)\\ G_p\left(x\right)=\frac{w_j}{p}\ln \left\{\underset{j=0}{\overset{k}{\mathrm{\Σ}}}\exp \right[{\mathrm{pg}}_j\left(x\right)\left]\right\}& g_j\left(x\right)=\frac{f_{\mathrm{perf},i}\left(x\right)}{f_{\mathrm{spec},i}\left(x\right)}\end{array}\right.$

式中，F(x)为片上网络优化的代价函数，F_i(x)是拓扑网络性能的代价函数，Gp(x)为惩罚函数，g_j(x)为拓扑网络性能的惩罚函数，x表示拓扑网络性能参数元素，w_i为代价函数的权重系数，取值范围为0＜w_i＜1，∑w_i＝1，w_j为惩罚函数的权重系数，取值范围为0＜w_j＜1，∑w_j＝1，f_perf，i(x)和f_spec，i(x)分别目标优化结构性能和标准结构性能，p为代价常数，取值为10³～10⁵；

C.利用深度优先搜索和AO*算法搜索快速生成基于规则拓扑库的片上网络结构；

D.采用长距离连接插入和多余连接去除的方法，对过程C生成的片上网络拓扑结构的网络的度分布，聚类系数和平均路径长度这些静态特性和连接利用率动态特性进行优化；

E.针对所生成的片上网络拓扑结构，确定局部规则拓扑路由方式和全局层次拓扑互连方式，该局部规则拓扑采用的是基于规则拓扑的路由方式，该发明全局路由方式是簇头IP或共享边之间互连，各局部拓扑应用规则拓扑路由通信的方式。

所述的优化AND/OR拓扑结构生成优化的片上网络拓扑结构，按如下过程进行：

(a)根据芯片的设计要求确定优化传输速率门限a和最大传输门限b，按照IP之间的相互通信量将IP进行分簇，并选择每个分簇中与其它簇通信量最大的IP为簇头，在该簇头之间插入固定连接链路，以减小平均路径长度；

(b)利用深度优先搜索方法，对分簇后的拓扑结构进行优化，如果两IP之间传输通信量低于传输速率门限a，则去除两个IP之间的直接连接，而通过与其它IP路径进行互连，如果两个IP之间的传输通信量大于最大传输门限b，则将一个簇分成两个簇，并重新对簇进行划分；

(c)重复以上(a)到(b)，直到连接利用率基本达到一致。

本发明的优点

本发明与现有技术相比具有以下优点：

(1)本发明通过去除数据交换量小的IP互连链路，增加少量簇头节点间的高速直接互连线，可以在保证数据传输要求的情况下，有效减少芯片面积和互连功率损耗；

(2)本发明采用代价函数F(x)和惩罚函数G_p(x)对网络拓扑结构进行优化，属于非规则拓扑优化方法，与现有的优化方法相比，数据吞吐量、芯片面积和功率损耗性能均有显著提高；

(3)本发明采用以XML配置文件格式的AND/OR拓扑结构图表示方法，便于集成在计算机EDA工具软件中。

附图说明

图1是本发明的网络生成过程图；

图2是本发明优化数据吞吐量比较图；

图3是本发明优化数据延迟比较图；

图4是本发明优化的功率损耗比较图；

图5是本发明优化的目标函数值比较图。

具体实施方式

参照1图，本发明网络生成包括如下过程：

过程1，性能目标输入和IP核文件初始化。

1.1)设计者以XML文件的形式输入目标应用图和IP，由应用图和IP核文件解析得到各性能指标，并对规则拓扑库和工艺库进行初始化。该规则拓扑库包括MESH，RING，OCTAGON片上网络拓扑结构，并且包括用以快速分析片上网络性能的规则拓扑分析模型；

1.2)将工艺库相关指标输入为库文件，用以计算得出相关网络生成的性能参数。例如在90nm工艺下的工艺库部分可表示为：

<Technology fclk＝″1.5e9″vdd＝″1.2″ioff＝″0.15″wmin＝″200e-9″isc＝″65e-6″

              r0＝″10.0e3″cp＝″2.5e-15″c0＝″1.5e-15″nlayers＝″7″/>

  <Wire type＝″copper″layer＝″6″r＝″103.9e3″c＝″154.0e-12″pitch＝″460e-9″/>

  <Router type＝″r1ch128″maxin＝″10″maxout＝″10″maxbw＝″150e6″/>

过程2，利用规则拓扑库的特点和性能评估模型，计算搜索的目标函数。

根据片上网络的吞吐率，延迟和功耗三个性能指标和芯片物理参数，确定搜索的目标函数为：

$\left\{\begin{array}{cc}F\left(x\right)=\underset{i=0}{\overset{k}{\mathrm{\&Sigma;}}}{w}_i{F}_i\left(x\right)& F_i\left(x\right)=3-\exp \left(\frac{f_{\mathrm{perf},i}\left(x\right)}{f_{\mathrm{spec},i}\left(x\right)}\right)\\ G_p\left(x\right)=\frac{w_j}{p}\ln \left\{\underset{j=0}{\overset{k}{\mathrm{\&Sigma;}}}\exp \right[{\mathrm{pg}}_j\left(x\right)\left]\right\}& g_j\left(x\right)=\frac{f_{\mathrm{perf},i}\left(x\right)}{f_{\mathrm{spec},i}\left(x\right)}\end{array}\right.$

式中，F(x)为片上网络优化的代价函数，F_i(x)是拓扑网络性能的代价函数，G_p(x)为惩罚函数，g_j(x)为拓扑网络性能的惩罚函数，x表示拓扑网络性能参数元素，w_i为代价函数的权重系数，取值范围为0＜w_i＜1，∑w_i＝1，w_j为惩罚函数的权重系数，取值范围为0＜w_j＜1，∑w_j＝1，f_perf，i(x)和f_spec，i(x)分别目标优化结构性能和标准结构性能，p为代价常数，一般p＝10³～10⁵；

过程3，搜索目标函数最优解，生成片上网络结构。

3.1)结合AO*算法和深度优先搜索，建立符合应用要求的片上网络。

本步骤包括两个循环：

A.建立一个AND/OR搜索图G，使其仅仅包含起始节点INIT，对应于节点INIT的费用为q(init)＝H(init)，H(·)表示生成片上网络拓扑结构的性能值，根据片上网络性能模型和拓扑平均跳数，计算得到H(·)；将AND/OR图中的每个节点表示为在搜索中生成的部分网络拓扑，每条边表示从一个节点表示的部分拓扑图，通过增加生长规则拓扑组件自顶向下产生后继节点所表示的拓扑结构。

跟踪从INIT开始的已带标记的边，如果在AND/OR图中后继路径存在，挑选出现在此路径上但未被扩展的节点之一进行扩展，称新挑选的节点为NODEn；深度搜索扩展节点n，生成它的全部后继节点，并把它们作为n的后继节点设置在G中。对于没有在G中出现过的每一个后继节点n_j，相应的费用q(n_j)＝H(n_j)，如果节点n为终节点，则标记n为SOLVED，并赋值为0。

B.将拓扑搜索解空间S的H值返回给其父节点，自底向上修改适应度函数值，循环执行以下步骤，直到S为空：

从S中移出这样的节点m，这个m在G中的后裔不出现在S中；根据以下步骤修改n_i的费用q(n_i)：

对于从m指向节点集{n₁，...，n_j}的每个连接符，计算

$q\left(n_i\right)\&le;C_i+\underset{j=1}{\overset{k}{\mathrm{\&Sigma;}}}H\left(n_{\mathrm{ji}}\right)$

C_i为片上局部网络拓扑的性能修正值，q(m)为全部外向连接符q(n_i)中的最小值，并对这个具有最小值的连接符加以标记；

如果之前的标记情况与此不同，则去掉之前的标记；如果通过这个连接符的全部后继节点都已标记SOLVED，则标记此节点m为SOLVED；

如果m已标记为SOLVED，或者m的修正费用不同于它的前一道费用，则把m的所有同样的父辈节点都添加到S中。

3.2)在搜索生成片上网络拓扑结构的过程中进行加速。

该加速方式包括以下三种：

1)在相同的拓扑结构在搜索过程中，如果拓扑结构生成过并且被舍去，即不需要继续进行搜索，并把失败的搜索图信息存储在哈希置换表中。如果生长中出现表中失败的局部拓扑结构，则搜索停止并返回。

2)在多目标适应度函数搜索过程中，如果部分性能参数值超过惩罚函数值的范围，则返回上一步过程进行搜索，防止对于部分性能目标“过度满足”；惩罚函数利用窗口原则确定拓扑结构的性能范围，缩小搜索空间；

3)利用规则系统模拟片上网络的设计规则，如片上网络大小，芯片密度和引脚数。当搜索过程中违反设计规则时，返回搜索上一步并继续搜索。规则系统包括三个部分：接口代码，知识规则库，和运行时控制模块。

过程4，优化片上网络结构。

利用长距离连接插入和多余连接去除的方式优化生成的准最优片上网络拓扑的性能，尤其是IP核与核之间特定的互连路径。该发明中，优化的目标包括片上网络的度分布，聚类系数和平均路径长度这些静态特性和连接利用率动态特性。优化步骤如下：

4a.将IP核按照相互之间通信量分组，其中每一簇中通信量大的IP被选作为簇头，在簇头之间插入长距离连接来减小平均路径长度；

4b.在目标应用执行的时候，如果没有流量，则这样的连接将被去除；在每一个拓扑结构中，连接的容量边值由设计者预先设定，即a≤ρ≤b，其中ρ为连接利用率；对于一个片上网络，其中n条连接流量小于a而k条连接流量高于b，即

l₁≤l₂≤...≤l_n≤a≤b≤l_m-k+1≤...≤l_m-1≤l_m

式中l_i表示在第i条连接上的流量负荷；

本发明重复下面步骤使连接利用率基本达到一致：当执行目标应用后1)选择并去除流量最少的连接；2)在高通信量的IP核之间插入长距离连接。在每一步优化后，连接上流量应重新计算。

过程5，生成路由通信网络。

根据所生成的片上网络拓扑结构，生成IP核通信网络：

当消息传输的源点和终点都在同一局部网络内时，则直接应用规则拓扑路由算法生成路由，例如Mesh结构的X-Y路由算法；

当消息传输的源点和终点在不同的局部规则网络内时，由各组成局部规则拓扑的路由算法生成路由通信网络；当消息从局部规则拓扑A传输到局部规则拓扑B中某个节点时，首先按照规则拓扑A的路由算法传输至局部规则拓扑内簇头，然后传输至拓扑B内簇头或共享边的节点时，按照拓扑B的路由算法传输。

这种层次式的路由算法大大减小了片上网络的设计复杂度，并能提供免死锁，相对最优的路由等优点；各规则拓扑库的路由算法都在拓扑库文件中被规定并可升级加入新算法。

本发明的效果可以通过以下仿真进一步证明：

本发明使用OPNET和ORION作为仿真工具，对规则拓扑结构，优化后Mesh结构以及本发明提出的方法进行了仿真。仿真分为一致流量和多媒体基准程序仿真。第一个仿真的条件参数为：网络节点n＝56，T＝1000周期。仿真结果分别如图2，图3，图4。

从图2，图3，图4可见，在注入率较低的情况下，采用基于拓扑库的片上网络生成算法所得到的面向应用的拓扑结构相对于RING和OCTAGON，提供较高的吞吐率，因为这个拓扑结构中在源点/终点对之间有更多连接。但是由于有限的片上资源，注入率增加到一定程度即达到饱和。同时所生成的拓扑结构显示出较低的延迟和比Mesh低的功耗。同时从图5可见，用本发明生成的基于规则拓扑库的有最小的目标函数值，性能优于其它规则拓扑。

为了评价本发明对于目标应用生成的拓扑性能，本发明采用几个多媒体基准测试作仿真，其中包括MPEG-4，VOPD，VPROC，PIP，IMP和MWD。如表1所示。

表1.多媒体应应用基准测试结果

从表1可见，采用基于规则拓扑库的片上网络生成方法大大减小了功耗，跳数也相对于标准和优化后的Mesh结构大大减少。而且本发明生成的拓扑结构节省的面积随着网络规模的增大而增大。

Claims (5)

1.一种基于规则拓扑库面向应用的片上网络生成方法，包括如下过程：

A.设计者以XML文件的形式输入目标应用图和IP，由应用图和IP核配置文件分析得到各性能指标，并初始化规则拓扑库和工艺库，生成AND/OR拓扑结构图，以表示拓扑的解空间；

B.根据片上网络的吞吐率，延迟和功耗三个性能指标和芯片物理参数，确定搜索的目标函数为：

$\left\{\begin{array}{cc}F\left(x\right)=\underset{i=0}{\overset{k}{\mathrm{\&Sigma;}}}{w}_i{F}_i\left(x\right)& F_i\left(x\right)=3-\exp \left(\frac{f_{\mathrm{perf},i}\left(x\right)}{f_{\mathrm{spec},i}\left(x\right)}\right)\\ G_p\left(x\right)=\frac{w_j}{p}\ln \left\{\underset{j=0}{\overset{k}{\mathrm{\&Sigma;}}}\exp \right[{\mathrm{pg}}_j\left(x\right)\left]\right\}& g_j\left(x\right)=\frac{f_{\mathrm{perf},i}\left(x\right)}{f_{\mathrm{spec},i}\left(x\right)}\end{array}\right.$

式中，F(x)为片上网络优化的代价函数，F_i(x)是拓扑网络性能的代价函数，G_p(x)为惩罚函数，g_i(x)为拓扑网络性能的惩罚函数，x表示拓扑网络性能参数元素，w_i为代价函数的权重系数，取值范围为0＜w_i＜1，∑w_i＝1，w_j为惩罚函数的权重系数，取值范围为0＜w_j＜1，∑w_j＝1，f_perf，i(x)和f_spec，i(x)分别目标优化结构性能和标准结构性能，p为代价常数，取值为10³～10⁵；

C.利用深度优先搜索和AO^*算法搜索快速生成基于规则拓扑库的片上网络结构；

D.采用长距离连接插入和多余连接去除的方法，对过程C生成的片上网络拓扑结构的网络的度分布，聚类系数和平均路径长度这些静态特性和连接利用率动态特性进行优化；

E.针对所生成的片上网络拓扑结构，确定局部规则拓扑路由方式和全局层次拓扑互连方式，该局部规则拓扑采用的是基于规则拓扑的路由方式，该发明全局路由方式是簇头IP或共享边之间互连，各局部拓扑应用规则拓扑路由通信的方式。

2.根据权利要求1所述的片上网络结构生成流程，其特征在于过程C所述的利用深度优先搜索和AO^*算法搜索快速生成基于规则拓扑库的片上网络结构，按如下步骤进行：

(2a)建立一个AND/OR搜索图G，每个节点表示为在搜索中生成的部分网络拓扑，通过增加生长规则拓扑组件自顶向下产生后继节点所表示的拓扑结构；

(2b)将片上网络拓扑搜索解空间S的性能H值返回其父节点，自底向上修改适应度函数值；对于从m指向节点集{n_l，...，n_j}的每个连接符，计算

$q\left(n_i\right)\&le;C_i+\underset{j=1}{\overset{k}{\mathrm{\&Sigma;}}}H\left(n_{\mathrm{ji}}\right)$

C_i为片上局部网络拓扑的性能修正值，q(m)为全部外向连接符q(n_i)中的最小值，并对这个具有最小值的连接符加以标记；

(2c)在搜索生成片上网络拓扑结构的过程中通过哈希置换表，惩罚函数和规则系统模拟三种方法进行加速。

3.根据权利要求1所述的片上网络生成方法，其特征在于过程A所述的规则拓扑库，包括MESH、RING和OCTAGON基本拓扑，还包括用以快速分析片上网络性能的分析模型。

4.根据权利要求1所述的片上网络生成方法，其特征在于过程A所述的工艺库，包括45nm、65nm和90nm的工艺库文件。

5.根据权利要求1所述的片上网络生成方法，其特征在于过程D所述的优化生成的片上网络拓扑结构，按如下过程进行：

(5a)根据芯片的设计要求确定优化传输速率门限a和最大传输门限b，按照IP之间的相互通信量将IP进行分簇，并选择每个分簇中与其它簇通信量最大的IP为簇头，在该簇头之间插入固定连接链路，以减小平均路径长度；

(5b)利用深度优先搜索方法，对分簇后的拓扑结构进行优化，如果两IP之间传输通信量低于传输速率门限a，则去除两个IP之间的直接连接，而通过与其它IP路径进行互连，如果两个IP之间的传输通信量大于最大传输门限b，则将一个簇分成两个簇，并重新对簇进行划分；

(5c)重复以上(5a)到(5b)，直到连接利用率基本达到一致。

Images