CN101841345A - 一种时分双工射频拉远单元 - Google Patents

Abstract

本发明公开了一种TDD_RRU，其中包括复用链路，复用链路在射频接收状态下，接收来自环形器的射频接收信号，对射频接收信号进行频率变换、增益调整和模数转换，得到接收信号的数字基带数据并传送给FPGA；在发射反馈状态下，从来自发射链路的射频发射信号中耦合得到发射反馈信号，对发射反馈信号进行频率变换、增益调整和模数转换，得到发射反馈信号的数字基带数据并传送给FPGA。采用本发明的TDD_RRU，将射频信号接收链路与发射反馈链路合为一条复用链路，因而减少了TDD_RRU中的器件个数，减小了TDD_RRU的设备体积，节约了TDD_RRU的功耗。

Description

一种时分双工射频拉远单元

技术领域

本发明涉及移动通信技术，特别是涉及一种时分双工射频拉远单元(TDD_RRU)。

背景技术

目前，在TDD_RRU中，由于发射链路会对射频发射信号造成失真，因此采用数字预失真(DPD)技术。采用DPD技术需要将发射链路输出的带有失真的射频发射信号反馈至数字基带部分，因而需要一条反馈的通道来实现上述功能，在TDD_RRU中引入了发射反馈链路。目前的TDD_RRU中，发射反馈链路是独立设计的，即存在相对独立的接收链路和发射反馈链路。

图1为现有的TDD_RRU的结构示意图。如图1所示，TDD_RRU中包括天线11、多频段射频带通滤波器12、环形器13、本振发生器14、现场可编程门阵列(FPGA)15和三条独立的链路，分别为：发射链路16、接收链路17和发射反馈链路18。其中，三条链路中都分别包括各自独立的混频器、滤波器、增益放大器以及数模或模数转换器。接收链路17中包括：低噪声放大器171、射频带通滤波器172、混频器173、中频带通滤波器174、可调增益放大器175和模数转换器176。发射反馈链路18中包括：耦合器181、可调衰减器182、混频器183、中频带通滤波器184、可调增益放大器185和模数转换器186。耦合器181从发射链路16中耦合得到射频发射反馈信号，由可调衰减器182进行初次增益调节，可调增益放大器185进行再次增益调节。

由图1所示的现有TDD_RRU结构可见，接收链路和发射反馈链路是互相独立的两条链路，分别包括各自独立的混频器、滤波器、增益放大器以及模数转换器，因此导致TDD_RRU的设备体积大、功耗大，从而使得整体通信系统的复杂度高、可靠性低。

发明内容

本发明提供了一种TDD_RRU，使用该TDD_RRU能够减小设备的体积并且降低功耗。

为达到上述目的，本发明的技术方案是这样实现的：

本发明公开了一种时分双工射频拉远单元TDD_RRU，包括：发射链路、复用链路、天线、环形器、本振发生器和现场可编程门阵列FPGA；

所述天线，用于从TDD_RRU外部接收射频接收信号并传送给环形器，接收来自环形器的射频发射信号并发射到TDD_RRU外部；

所述环形器，用于接收来自天线的射频接收信号并传送给复用链路，接收来自发射链路的射频发射信号并传送给天线；

所述本振发生器，用于为发射链路和复用链路提供本振频率信号；

所述发射链路，用于接收来自FPGA的数字发射信号，对数字发射信号进行数模转换、频率变换和增益调整，得到射频发射信号并传送给环形器；

所述复用链路，用于在射频接收状态下，接收来自环形器的射频接收信号，对射频接收信号进行频率变换、增益调整和模数转换，得到数字接收信号并传送给FPGA；在发射反馈状态下，从来自发射链路的射频发射信号中耦合得到发射反馈信号，对进行频率变换、增益调整和模数转换，得到发射反馈信号的数字基带数据并传送给FPGA；

所述FPGA，用于向发射链路传送数字发射信号，控制复用链路处于射频接收状态或射频发射反馈状态并控制复用链路的频率变换、增益调整和模数转换，根据来自复用链路的发射反馈信号的数字基带数据进行数字预失真DPD计算。

所述复用链路包括：

射频开关，包括第一端、第二端和第三端，第一端与环形器相连，第二端与耦合器相连，第三端与混频器相连，在复用链路处于射频接收状态时，第三端与第一端连接，在复用链路处于发射反馈状态时，第三端与第二端连接；

耦合器，与发射链路和射频开关的第二端相连，用于从发射链路耦合得到发射反馈信号；

混频器，与射频开关的第三端和本振发生器连接，用于采用本振发生器提供的本振频率信号对来自射频开关第三端的信号进行频率变换，得到混频信号并传送给可调增益放大器；

可调增益放大器，用于对来自混频器的混频信号进行增益调节后传送给模数转换器；

模数转换器，用于对来自可调增益放大器的增益调节后的混频信号进行模拟信号到数字信号的转换，得到发射反馈信号的数字基带数据，将发射反馈信号的数字基带数据传送给FPGA。

所述FPGA生成时分双工TDD收发时隙切换信号，根据该信号控制射频开关的第三端与第一端或第二端相连，根据该信号控制所述可调增益放大器和所述模数转换器的配置参数。

所述复用链路进一步包括：

接收放大器，连接环形器与射频开关的第一端，用于对射频接收信号进行增益放大。

所述复用链路进一步包括：

发射反馈衰减器，连接耦合器与射频开关的第二端，用于将发送反馈信号衰减到混频器的适用范围。

所述复用链路进一步包括：

射频滤波器，连接接收放大器和射频开关的第一端，用于对增益放大后的射频接收信号进行滤波。

所述复用链路进一步包括：

中频滤波器，连接混频器与可调增益放大器，用于对混频后的信号进行滤波。

所述中频滤波器为宽带中频滤波器。

所述TDD_RRU进一步包括：

多频段射频滤波器，连接天线与环形器，用于对来自天线的射频接收信号和来自环形器的射频发射信号进行滤波。

所述射频滤波器为射频带通滤波器；

所述中频滤波器为中频带通滤波器；

所述多频段射频滤波器为多频段射频带通滤波器。

由以上发明内容可见，本发明在TDD_RRU中对射频接收信号与发射反馈信号的处理链路进行复用，通过射频开关对射频接收信号与发射反馈信号进行切换，采用共用的混频器、中频滤波器、可调增益放大器和数模转换器对射频接收信号与发射反馈信号进行信号处理，从而将现有TDD_RRU中的射频信号接收链路与发射反馈链路合为一条复用链路，因而减少了TDD_RRU中的元器件个数，减小了TDD_RRU的设备体积，降低了TDD_RRU的功耗，从而降低了整体通信系统的复杂度，提高了通信系统的可靠性。

附图说明

图1为现有的TDD_RRU的结构示意图；

图2为本发明实施例的TDD_RRU的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细描述。

本发明的基本思想是，在TDD_RRU中，对射频接收信号与发射反馈信号的处理链路进行复用，即，通过射频开关对射频接收信号与发射反馈信号进行切换，采用同一条链路对射频接收信号与发射反馈信号进行频率变换、增益调整和模数转换等处理。

图2为本发明实施例的TDD_RRU的结构示意图。如图2所示，本发明实施例的TDD_RRU中至少包括：天线21、环形器23、本振发生器24、FPGA25、发射链路26和复用链路27，还可以包括多频段射频滤波器22。

对于射频信号发射过程，FPGA 25向发射链路26传送数字发射信号。发射链路26接收来自FPGA 25的数字发射信号，对数字发射信号进行数模转换、频率变换和增益调整，得到射频发射信号并传送给环形器23。环形器23接收来自发射链路26的射频发射信号并传送给天线21。天线21接收来自环形器23的射频发射信号并发射到TDD_RRU外部。在TDD_RRU中存在多频段射频滤波器22的情况下，环形器23将来自发射链路26的射频发射信号先传送给多频段射频滤波器22，经过滤波之后再传送给天线21发射出去。该多频段射频滤波器22对射频发射信号进行滤波，以降低信号中的噪声，因此，多频段射频滤波器22可以采用多频段射频带通滤波器。

对于射频信号接收过程和发射反馈过程，均经过复用链路进行处理。天线21从TDD_RRU外部接收射频接收信号并传送给环形器23。环形器23接收来自天线21的射频接收信号并传送给复用链路27。在TDD_RRU中存在多频段射频滤波器22的情况下，天线21从TDD_RRU外部接收的射频接收信号首先经过多频段射频滤波器22滤波之后再传送给环形器23。环形器23从多频段射频滤波器22接收射频接收信号。该多频段射频滤波器22对射频接收信号进行滤波，以降低信号中的噪声，因此，多频段射频滤波器22可以采用多频段射频带通滤波器。

复用链路27存在两种工作状态，即：射频接收状态和发射反馈状态。在射频接收状态下，复用链路27接收来自环形器23的射频接收信号，对射频接收信号进行频率变换、增益调整和模数转换，得到数字接收信号并传送给FPGA 25。在发射反馈状态下，复用链路27从来自发射链路26的射频发射信号中耦合得到发射反馈信号，对发射反馈信号进行频率变换、增益调整和模数转换，得到发射反馈信号的数字基带数据并传送给FPGA 25。

FPGA 25控制复用链路27处于射频接收状态或射频发射反馈状态，控制复用链路27的频率变换、增益调整和数模或模数转换，并且根据来自复用链路27的发射反馈信号的数字基带数据进行DPD计算。

本振发生器24为发射链路26和复用链路27提供频率变换的本振频率信号。

其中，复用链路27中至少包括：耦合器271、射频开关272、混频器273、可调增益放大器274和模数转换器(ADC)275。图2中ADC以A/D器件表示。进一步地，复用链路27中还可以包括：接收放大器276、发射反馈衰减器277、射频滤波器278和中频滤波器279。与现有的TDD_RRU相比，相当于现有的接收链路与发射反馈链路共用同一个混频器、中频滤波器和模数转换器。

接收放大器276连接环形器23和射频开关272的第一端，用于对射频接收信号进行增益放大。

在复用链路27中存在射频滤波器278的情况下，接收放大器276和射频开关272的第一端通过射频滤波器278连接，射频滤波器278对增益放大后的射频接收信号进行滤波。上述射频滤波器278可以采用射频带通滤波器。

耦合器271与发射链路26和射频开关272的第二端相连，用于从发射链路26耦合得到发射反馈信号。具体是在发射链路26中的功率放大器之后进行耦合，耦合出一部分功率放大器输出的射频发射信号，作为发射反馈信号。耦合器271可以采用定向耦合器。

在复用链路27中存在发射反馈衰减器277的情况下，耦合器271与射频开关272的第二端通过发射反馈衰减器277相连，发射反馈衰减器277将耦合器271得到的发送反馈信号衰减到混频器273的适用范围。发射反馈衰减器277可以采用固定量衰减器。

射频开关272，包括第一端、第二端和第三端，第一端与环形器23相连，第二端与耦合器271相连，第三端与混频器273相连。在复用链路27处于射频接收状态时，第三端与第一端连接，在复用链路27处于发射反馈状态时，第三端与第二端连接。与现有的TDD_RRU相比，本发明实施例中相当于通过射频开关272将现有的射频接收链路与发射反馈链路合路。

混频器273与射频开关272的第三端和本振发生器24连接，用于采用本振发生器24提供的本振频率信号对来自射频开关272第三端的信号进行频率变换，得到混频信号并传送给可调增益放大器274。

在复用链路27中存在中频滤波器279的情况下，混频器273得到混频信号后先经过中频滤波器279进行滤波后再进入可调增益放大器274。因为射频接收信号和发送反馈信号均采用复用链路27进行处理，所以该中频滤波器279采用宽带中频滤波器。并且，中频滤波器279采用中频带通滤波器。

可调增益放大器274对来自混频器273的混频信号进行增益调节后传送给模数转换器275。由此可见，本发明实施例提出的TDD_RRU中，复用链路27中对于射频接收信号与发射反馈信号的增益调节以及校准功能均在中频电路中实现，而不必像现有的TDD_RRU那样，在射频电路部分对发射反馈信号进行增益调节。

模数转换器(ADC)275对来自可调增益放大器274的增益调节后的混频信号进行模拟信号到数字信号的转换，得到数字基带数据，将数字基带数据传送给FPGA 25。为实现射频接收信号与发射反馈信号的处理链路的复用，模数转换器275应采用宽带设计。

在现有的TDD_RRU中，FPGA产生时分双工(TDD)收发时隙切换信号，TDD_RRU根据该信号确定该时刻进行射频信号接收或进行射频信号发射。在本发明实施例中，FPGA 25同样产生TDD收发时隙切换信号，并且根据接收的TDD收发时隙切换信号对复用链路27进行控制，使复用链路27在射频接收状态与发射反馈状态之间进行切换。如果TDD收发时隙切换信号为接收时隙，FPGA 25控制射频开关的第三端与第一端相连，并且控制可调增益放大器274和模数转换器275的配置参数，将这两个配置参数配置为与现有TDD_RRU的接收链路中的可调增益放大器和模数转换器的配置参数相同。如果TDD收发时隙切换信号为发送时隙，FPGA 25控制射频开关的第三端与第二端相连，并且控制可调增益放大器274和模数转换器275的配置参数，将这两个配置参数配置为与现有TDD_RRU的发射反馈链路中的可调增益放大器和模数转换器的配置参数相同。从而FPGA 25完成根据TDD收发时隙切换信号对复用链路27的控制。

根据以上具体实施方式可知，本发明在TDD_RRU中对射频接收信号与发射反馈信号的处理链路进行复用，采用复用链路，通过FPGA控制射频开关对射频接收信号与发射反馈信号进行切换，采用共用的混频器、中频滤波器、可调增益放大器和数模转换器对射频接收信号与发射反馈信号进行信号处理，由于将现有的两条链路合为一条链路，因而减少了TDD_RRU中的器件个数，减小了TDD_RRU的设备体积，节约了TDD_RRU的功耗，并且，降低了整体通信系统的复杂度，从而提高了通信系统的可靠性。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种时分双工射频拉远单元TDD_RRU，其特征在于，包括：发射链路、复用链路、天线、环形器、本振发生器和现场可编程门阵列FPGA；

所述天线，用于从TDD_RRU外部接收射频接收信号并传送给环形器，接收来自环形器的射频发射信号并发射到TDD_RRU外部；

所述环形器，用于接收来自天线的射频接收信号并传送给复用链路，接收来自发射链路的射频发射信号并传送给天线；

所述本振发生器，用于为发射链路和复用链路提供本振频率信号；

所述发射链路，用于接收来自FPGA的数字发射信号，对数字发射信号进行数模转换、频率变换和增益调整，得到射频发射信号并传送给环形器；

所述复用链路，用于在射频接收状态下，接收来自环形器的射频接收信号，对射频接收信号进行频率变换、增益调整和模数转换，得到数字接收信号并传送给FPGA；在发射反馈状态下，从来自发射链路的射频发射信号中耦合得到发射反馈信号，对进行频率变换、增益调整和模数转换，得到发射反馈信号的数字基带数据并传送给FPGA；

所述FPGA，用于向发射链路传送数字发射信号，控制复用链路处于射频接收状态或射频发射反馈状态并控制复用链路的频率变换、增益调整和模数转换，根据来自复用链路的发射反馈信号的数字基带数据进行数字预失真DPD计算。

2.根据权利要求1所述的TDD_RRU，其特征在于，所述复用链路包括：

射频开关，包括第一端、第二端和第三端，第一端与环形器相连，第二端与耦合器相连，第三端与混频器相连，在复用链路处于射频接收状态时，第三端与第一端连接，在复用链路处于发射反馈状态时，第三端与第二端连接；

耦合器，与发射链路和射频开关的第二端相连，用于从发射链路耦合得到发射反馈信号；

混频器，与射频开关的第三端和本振发生器连接，用于采用本振发生器提供的本振频率信号对来自射频开关第三端的信号进行频率变换，得到混频信号并传送给可调增益放大器；

可调增益放大器，用于对来自混频器的混频信号进行增益调节后传送给模数转换器；

模数转换器，用于对来自可调增益放大器的增益调节后的混频信号进行模拟信号到数字信号的转换，得到发射反馈信号的数字基带数据，将发射反馈信号的数字基带数据传送给FPGA。

3.根据权利要求2所述的TDD_RRU，其特征在于，

所述FPGA生成时分双工TDD收发时隙切换信号，根据该信号控制射频开关的第三端与第一端或第二端相连，根据该信号控制所述可调增益放大器和所述模数转换器的配置参数。

4.根据权利要求2或3所述的TDD_RRU，其特征在于，所述复用链路进一步包括：

接收放大器，连接环形器与射频开关的第一端，用于对射频接收信号进行增益放大。

5.根据权利要求4所述的TDD_RRU，其特征在于，所述复用链路进一步包括：

发射反馈衰减器，连接耦合器与射频开关的第二端，用于将发送反馈信号衰减到混频器的适用范围。

6.根据权利要求5所述的TDD_RRU，其特征在于，所述复用链路进一步包括：

射频滤波器，连接接收放大器和射频开关的第一端，用于对增益放大后的射频接收信号进行滤波。

7.根据权利要求6所述的TDD_RRU，其特征在于，所述复用链路进一步包括：

中频滤波器，连接混频器与可调增益放大器，用于对混频后的信号进行滤波。

8.根据权利要求7所述的TDD_RRU，其特征在于，

所述中频滤波器为宽带中频滤波器。

9.根据权利要求8所述的TDD_RRU，其特征在于，所述TDD_RRU进一步包括：

多频段射频滤波器，连接天线与环形器，用于对来自天线的射频接收信号和来自环形器的射频发射信号进行滤波。

10.根据权利要求6至9中任意一项所述的TDD_RRU，其特征在于，

所述射频滤波器为射频带通滤波器；

所述中频滤波器为中频带通滤波器；

所述多频段射频滤波器为多频段射频带通滤波器。