CN101840899A - 接地结构 - Google Patents
接地结构 Download PDFInfo
- Publication number
- CN101840899A CN101840899A CN200910127702A CN200910127702A CN101840899A CN 101840899 A CN101840899 A CN 101840899A CN 200910127702 A CN200910127702 A CN 200910127702A CN 200910127702 A CN200910127702 A CN 200910127702A CN 101840899 A CN101840899 A CN 101840899A
- Authority
- CN
- China
- Prior art keywords
- connection
- syndeton
- earth connection
- ground structure
- gasket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明提供一种用于显示装置的接地结构,其包括:基板、第一连接垫、第二连接垫、连接结构及第一接地线。该第一连接垫及该第二连接垫配置于该基板上。该连接结构电连接该第一连接垫及该第二连接垫。该第一接地线配置于该基板上,且第一接地线的长度大于该连接结构在该基板平面上的投影长度的2/3。
Description
技术领域
本发明涉及一种用于显示装置的接地结构,特别是用于液晶显示装置的系统传导线路中的接地结构,具有薄型化及窄边化的设计,可以解决电磁干扰问题。
背景技术
目前显示装置逐渐走向薄型化(ultra slim)及窄边化(slim bezel)的设计。这些显示装置包括液晶电视(LCD TV)、液晶监视器(LCD monitor)、笔记本电脑(Notebook PC)及消费型电子产品(consumer electronics)等。
这些薄型化及窄边化的设计多半在系统电路上以串接(cascade)线路来传输晶体管-晶体管逻辑(Transistor-Transistor Logic,即TTL)信号,来取代原先常用的“减小摆幅差动信号传输”(Reduced Swing Differential Signaling,即RSDS)信号。在显示装置的基板上,使用串接(cascade)线路直接传输系统信号可以节省挠性印刷电路(Flexible Printed Circuit,即FPC)的使用数量与印刷电路板(Printed Circuit Board,即PCB)的大小,除了可以节省成本外,还可以省出一些边框的空间及减少模块的厚度。
请参照图1,其为公知的驱动集成电路串接(cascade)电路示意图。在基板10上,配置有连接垫11及12。绝缘层14覆盖住基板10及连接垫11及12,且此绝缘层14在连接垫11及12的上方,分别被蚀刻出一小开口。在连接垫11及12之间的绝缘层14上方,镀有金属线18。然后,在金属线18及绝缘层14的上方,镀有保护层15,此保护层15在连接垫11及12的上方部分,和金属线18靠近两端的上方部分,分别被蚀刻出开口,而在这些开口的上方,镀有透明连接层16及17,用以分别与集成电路的导电元件(图中未示出)电连接,例如与驱动芯片(IC chip)的导电凸块(bump)电连接。由图1可以看出,连接垫11经由透明连接层17、金属线18及透明连接层16,而与连接垫12电连接,以达到信号传递的功能。
虽然cascade技术成功地使产品趋于薄型化,但也伴随而来一些问题,叙述如下。
(一)双频(two bands)问题:以800×480像素(pixel)的产品为例,因为cascade取代了以往1块FPC对应1颗IC的架构,改利用集成电路(Integrated Circuit,即IC)去推动下一个IC。如此一来,电源线仅能从玻璃上的走线进行传输,一来因为玻璃上金属材料的阻抗较FPC上的铜线大,造成走线阻抗与感受电容过大(RC负载过大),使得电力衰减,造成IC输出信号异常,形成双频的现象,例如屏幕上形成上下两块亮度不一的状况。
(二)电磁干扰(Electro-Magnetic Interference,即EMI)问题:高频运作下需要考虑阻抗匹配的问题,当阻抗不匹配或匹配性不佳时,造成从发射端产生的信号无法由接受端完全吸收而反射造成电磁波散射,形成EMI效应。目前作法为增加走线间的距离与改善走线的形状,如此一来空间浪费较大,形成走线阻抗无法降低,又会影响到IC推力,而造成双频。
为了解决上述问题,符合市场的需求,本发明团队经深入研究分析,及无数次实验及改良,终于开发出崭新的电路结构,并经多次验证,能有效同时解决上述两种问题,且能符合薄型化及窄边化的设计需要。
发明内容
本发明提供一种用于显示装置的系统传输电路的接地结构,具有减少电磁干扰,并能同时达到显示产品薄型化及窄边化的需求。
本发明提供一种用于显示装置的接地结构,其包括:基板;多对连接垫,配置于该基板上;多个连接结构,其中该多对连接垫中的每一对连接垫经由该多个连接结构中的一个连接结构而电连接;以及第一接地线,配置于该基板上,位于该多个连接结构的上方或下方,该第一接地线的长度大于该多个连接结构在该基板的平面上的投影长度的2/3。
根据上述构想,其中该接地结构还包括绝缘层,位于该第一接地线与该多个连接结构之间,及该第一接地线与该多对连接垫之间,以使该第一接地线与该多对连接垫及该多个连接结构皆电绝缘。
根据上述构想,其中每一个该多个连接结构包括至少一透明连接层及一金属线。
根据上述构想,其中该至少一透明连接层的材料选自氧化铟锡、氧化铟锌、氧化锌、氧化铝锌、氧化锑锡至少其中之一。
根据上述构想,其中该第一接地线电连接等电位或接地。
根据上述构想,其中该接地结构还包括第二接地线,位于该第一接地线的上方或下方。
本发明还提供一种用于显示装置的接地结构,其包括:基板;第一连接垫,配置于该基板上;第二连接垫,配置于该基板上;连接结构,包括电连接的至少一连接层及一连接线,该连接结构电连接该第一连接垫及该第二连接垫;以及第一导电层,包括电绝缘的第一接地线及该至少一连接层,其中该第一接地线的长度大于该连接结构在该基板的平面上的投影长度的2/3。
根据上述构想,其中该接地结构还包括绝缘层,位于该连接结构及该第一接地线之间,以使该连接结构与该第一接地线绝缘。
根据上述构想,其中该第一导电层的材料选自氧化铟锡、氧化铟锌、氧化锌、氧化铝锌、氧化锑锡及金属至少其中之一。
根据上述构想,其中该第一接地线位于该连接结构的上方或下方。
根据上述构想,其中该接地结构,还包括第二接地线,位于该连接结构的上方或下方。
本发明还提供一种用于显示装置的接地结构,其包括:基板;第一连接垫,配置于该基板上;第二连接垫,配置于该基板上;连接结构,电连接该第一连接垫及该第二连接垫;以及第一接地线,配置于该基板上,该第一接地线的长度大于该连接结构在该基板的平面上的投影长度的2/3。
本发明还提供一种显示面板,其包括:基板,其包括显然区及非显示区;以及接地结构,配置于该基板的该非显示区上。其中该接地结构包括:第一连接垫;第二连接垫;连接结构,电连接该第一连接垫及该第二连接垫;以及第一接地线,其长度大于该连接结构在该基板的平面上的投影长度的2/3。
根据上述构想,其中该接地结构还包括绝缘层,位于该第一接地线与该连接结构之间,及该第一接地线与该第一连接垫及该第二连接垫之间,以使该第一接地线与该第一连接垫、该第二连接垫及该连接结构皆电绝缘。
根据上述构想,其中该连接结构包括至少一透明连接层及一金属线。
根据上述构想,其中该至少一透明连接层的材料选自氧化铟锡、氧化铟锌、氧化锌、氧化铝锌、氧化锑锡至少其中之一。
根据上述构想,其中该第一接地线的长度优选介于该多个连接结构在该基板的平面上的投影长度的3/4到5/6之间。
根据上述构想,其中该第一接地线位于该连接结构的上方或下方。
根据上述构想,其中该接地结构还包括第二接地线,位于该第一接地线的上方或下方。
根据上述构想,其中该第一接地线的宽度介于该连接结构的宽度的1/2~2倍之间。
根据上述构想,其中该第一接地线的宽度介于该金属线的宽度的0.8~1.3倍之间。
通过下列详细说明,将对本发明更深入了解。
附图说明
图1为公知的驱动集成电路串接电路的侧面剖面示意图;
图2为本发明第一实施例的具有接地结构的驱动集成电路串接电路的侧面剖面示意图;
图3A为本发明第二实施例的具有接地结构的驱动集成电路串接电路的俯视示意图;
图3B为本发明第二实施例的具有接地结构的驱动集成电路串接电路包括驱动芯片的俯视示意图;
图4为本发明第三实施例的具有接地结构的驱动集成电路串接电路的俯视示意图;
图5为本发明第四实施例的具有接地结构的驱动集成电路串接电路的侧面剖面示意图;
图6为本发明第五实施例的具有接地结构的驱动集成电路串接电路的侧面剖面示意图。
具体实施方式
[第一实施例]
请参照图2,其为本发明第一实施例的驱动集成电路串接电路的侧面剖面示意图。在基板20上,配置有第一连接垫21、第二连接垫22及第一接地线29,其中第一接地线29位于第一连接垫21及第二连接垫22之间。绝缘层24覆盖住基板20、第一连接垫21、第二连接垫22及第一接地线29,使得第一接地线29分别与第一连接垫21及第二连接垫22绝缘,且此绝缘层24在第一连接垫21及第二连接垫22上方的部分,分别被蚀刻出一小开口(through hole)。在第一接地线29上方的绝缘层24的上方,镀有金属线28。然后,在金属线28及绝缘层24的上方,镀有保护层25,且此保护层25在第一连接垫21及第二连接垫22的上方部分,和金属线28靠近两端的上方部分,分别被蚀刻出开口,而在这些开口的上方,镀有透明连接层26及27。金属线28与透明连接层26及27形成连接结构23,其中透明连接层26及27可用以分别与集成电路的导电元件(图中未示出)电连接,例如与驱动芯片(IC chip)的导电凸块(bump)电连接。而第一接地线29分别通过绝缘层24而与第一连接垫21、第二连接垫22、金属线28、透明连接层26及27电绝缘,且优选地,第一接地线29可连接于固定电位(图中未示出)或接地(ground,图中未示出),但不以此为限。由图2可以看出,第一连接垫21经由连接结构23(即透明导电层27、金属线28及透明导电层26),而与第二连接垫22电连接,以达到信号传递的功能。
上述透明连接层26及27的材料可以选自氧化铟锡、氧化铟锌、氧化锌、氧化铝锌、氧化锑锡等透明导电的材料。
上述的第一接地线29位于连接结构23的下方,所以能达到窄边化的目的。第一接地线29的宽度可介于连接结构23的宽度的1/2~2倍之间,优选为将宽度设计成约略相等或略为宽些,亦或优选地,其宽度可设计为约略相同或略大于连接结构23的金属线28的宽度,例如其宽度优选地可介于0.8~1.3倍金属线28的宽度之间,可节省空间、材料,并达到优选防止电磁波干扰(EMI)的效果。本实施例仅为说明之用,实际上第一接地线29也可设计为位于连接结构23的上方。
在本实施例中,第一接地线29可以将散射的电磁波导走,因此便可以解决现有技术中电磁波干扰的问题,同时还能使用cascade电路设计,达到薄型化及窄边化的目的,并能节省成本。另外,本实施例中的第一接地线29的长度(即图2剖面图所显示的长度)可大于连接结构23在基板20的平面上的投影长度的2/3或大于金属线28长度的3/4,优选地,第一接地线29的长度介于连接结构23在基板20的平面上的投影长度的3/4~5/6之间或介于金属线28的长度的3/4~1之间,以更有效解决EMI的问题。
另一方面,本实施例中的第一接地线29可以与第一连接垫21及第二连接垫22,于同一金属层中形成,因此并不会增加原有的工艺,因此在成本上也具有优势。
[第二实施例]
接下来,介绍本发明另一实施例。本实施例的接地结构与第一实施例相近,主要的不同点在于:第一实施例仅有一对连接垫(即第一连接垫21及第二连接垫22),而本实施例则有多对连接垫。
请参照图3A,其为本发明第二实施例的具有接地结构的驱动集成电路串接电路的俯视示意图。在基板30上,配置有多对连接垫,包括第一对连接垫(含连接垫31及32)、第二对连接垫(含连接垫31’及32’)及第三对连接垫(含连接垫31”及32”)。本实施例中的多个连接结构33、33’及33”分别电连接。本实施例中的第一接地线39、39’及39”可与第一实施例类似,即可与多对连接垫同时形成于同一金属层,而不需额外的工艺。此时第一接地线39、39’及39”分别对应于多个连接结构33、33’及33”,并分别位于多个连接结构33、33’及33”的下方,优选地,每一第一接地线可位于其所对应的连接结构的正下方,但不以此为限,在其他实施例中,第一接地线与连接结构的相对位置亦可做适度的调整。此实施例所指的正下方(或正上方),指每一彼此相对应的第一接地线和连接结构垂直投影于基板平面上的图案沿长边方向的对称中心线彼此重叠。再次参图3A,每一第一接地线39、39’及39”,其宽度可与其所对应的连接结构的宽度约略相等,或略为宽些,优选地,其宽度可设计为约略相等或略大于连接结构33、33’及33”的金属线38、38’及38”的宽度,例如其宽度优选地可介于0.8~1.3倍金属线38、38’及38”的宽度之间,可节省空间、材料,并达优选防止电磁波干扰(EMI)的效果,而其长度则可大于多个连接结构33、33’及33”在基板30的平面上投影长度L1的2/3,或大于金属线38、38’及38”的长度的3/4,优选介于多个连接结构33、33’及33”在基板30的平面上投影长度L1的3/4~5/6之间,或介于金属线38、38’及38”的长度的3/4~1之间。
请参照图3B,其为本发明第二实施例的具有接地结构的驱动集成电路串接电路包括驱动芯片的俯视示意图。图3B较图3A多显示出构装在透明连接层36、36’、36”、37、37’、37”上方的驱动芯片320及310。上述驱动芯片的构装可采用COG(Chip on Glass,即玻璃上芯片)的构装技术。驱动芯片320的输出驱动信号可通过连接结构33、33’及33”而传递至驱动芯片310。值得注意的是,上述关于接地结构与驱动芯片的结合方式仅示意其应用方式,本发明的接地结构的应用并非以此为限。
请参照图3A或3B,本实施例的接地结构通常位于显示面板的边缘,亦即如图3A或3B所示,其通常位于显示面板的显示区301外的非显示区302,其中,显示区301内包含有由多条栅极线与多条数据线彼此交错所定义出的多个像素(图中未示出),用以显示画面。
在本实施例中的多个连接结构33、33’及33”中的金属线38、38’及38”的宽度分别与第一对连接垫31及32、第二对连接垫31及32和第三对连接垫31及32的宽度等宽,实际上,其宽度可介于1/2~2倍的连接垫宽度间,等宽的设计为优选实施例。
在本实施例中的多个金属线38、38’及38”的宽度为固定,实际上也可设计为宽度在两端较窄,而在中间部分较宽,或其它宽度具有变化的设计。此时,第一接地线39、39’及39”的宽度也可随着多个连接结构33、33’及33”的宽度作变化,即其宽度在任何一段可设计为皆大于或约略等于多个金属线38、38’及38”的宽度,以获得优选的降低电磁波干扰(EMI)的效果。
由于本实施例中的每个连接结构33、33’及33”皆有第一接地线39、39’及39”位于其下方,因此能有效将散射的电磁波导走,所以能解决公知技术中电磁波干扰的问题。
[第三实施例]
接下来,介绍本发明另一实施例。本实施例的接地结构与第二实施例相近,主要的不同点在于:第二实施例的接地线39、39’及39”为多个,而本实施例则仅有一个接地线49,其涵盖原第二实施例中多个接地线的位置及其间所间隔的位置。
请参照图4,其为本发明第三实施例的具有接地结构的驱动集成电路串接电路的俯视示意图。在基板40上,配置有多对连接垫,包括第一对连接垫(含连接垫41及42)、第二对连接垫(含连接垫41’及42’)及第三对连接垫(含连接垫41”即42”)。本实施例中的多个连接结构43、43’及43”分别电连接第一对连接垫、第二对连接垫及第三对连接垫。本实施例中的第一接地线49可与第一实施例类似,可与多对连接垫同时形成于同一金属层,而不需额外的工艺,此时第一接地线49位于多个连接结构43、43’及43”的下方。优选地,第一接地线49可位于多个连接结构43、43’及43”的正下方,但不以此为限。此实施所指的正下方(或正上方),指第一接地线49垂直投影于基板平面上的图案沿长边方向的对称中心线通过多个连接结构43、43’及43”的跨距W1(如图4所示)上的中心点。
从图4的俯视图中可以看出,第一接地线49的宽度涵盖多个连接结构43、43’及43”,优选地,第一接地线49的宽度约相等于或约略大于涵盖多个连接结构43、43’及43”的跨距W1,例如,其宽度为跨距W1的0.8~1.3倍间,而长度则超出多个连接结构43、43’及43”在基板的平面上投影长度的2/3,或大于金属线48、48’及48”的长度的3/4,优选介于多个连接结构43、43’及43”在基板40的平面上投影长度的3/4~5/6之间,或介于金属线48、48’及48”的长度的3/4~1之间。通过本实施例中的第一接地线49的设计,其亦能将散射的电磁波导走,所以能有效解决公知技术中电磁波干扰(EMI)的问题。
同样地,请参照图4,本实施例的接地结构通常位于显示面板的边缘,亦即如图所示其通常位于显示面板的显示区401外的非显示区402,其中,显示区401内包含有由多条栅极线与多条数据线彼此交错所定义出的多个像素(图中未示出),用以显示画面。
请同时参照图2及图4,本实施例的接地结构包括绝缘层(未图示于图4,请参照图2),本实施例的接地结构可如同第一实施例,包括绝缘层,其位于第一接地线49与该多个连接结构43、43’、43”之间,及第一接地线49与该多对连接垫41、42、41’、42’、41”、42”之间,以使第一接地线49与多对连接垫41、42、41’、42’、41”、42”及该多个连接结构43、43’、43”皆电绝缘,且优选地,第一接地线49可连接于固定电位(图中未示出)或接地(ground,图中未示出),但不以此为限。
本实施例中的连接结构43包括金属线48以及透明连接层46和47,连接结构43’则包括金属线48’以及透明连接层46’和47’,而连接结构43”则包括金属线48”以及透明连接层46”和47”。透明连接层的材料可以选自氧化铟锡、氧化铟锌、氧化锌、氧化铝锌、氧化锑锡等透明导电的材料。
在本实施例中,第一接地线49可设计为位于多对连接垫的上方或下方,因此不会占用额外的空间,所以能达到窄边化的设计。本实施例还能依实际需要,设计第二接地线(未图示),来进一步减少EMI,其可设计为位于第一接地线49的上方或下方,因此也不会占用额外的空间,所以也能达到窄边化的设计。
[第四实施例]
接下来,介绍本发明第四实施例。请参照图5,其为本发明第四实施例的具有接地结构的驱动集成电路串接电路的侧面剖面示意图。在基板50上方,配置有第一连接垫51及第二连接垫52。绝缘层54覆盖住基板50、第一连接垫51及第二连接垫52,且此绝缘层54在第一连接垫51及第二连接垫52的上方部分,分别被蚀刻出一小开口。在第一连接垫51及第二连接垫52之间的绝缘层54的上方,镀有连接线58。在绝缘层54及连接线58的上方,镀有保护层55,且此保护层55在第一连接垫51及第二连接垫52的上方部分,和连接层58靠近两端的上方部分,分别被蚀刻出开口,而在这些开口的上方,镀有连接层56及57。在连接层56及57之间,镀有第一接地线59,其与连接层56和57以及连接线58皆电绝缘。其中,优选地,第一接地线59可连接于固定电位(图中未示出)或接地(ground,图中未示出),但不以此为限。
在本实施例中,连接层56及57与连接线58形成连接结构53,第一连接垫51经由连接结构53,与第二连接垫52电连接。
由图5可看出,在本实施例中,可将第一接地线59与连接层56及57同时形成于同一层(即第一导电层500),因此不需要额外的工艺,即可制作出第一接地线59,其可将散射的电磁波导走,以解决公知EMI的问题。此第一接地线59的长度可大于连接结构53在该基板50的平面上的投影长度的2/3,或大于连接线58长度的3/4,优选地,第一接地线59的长度介于连接结构53在基板50的平面上的投影长度的3/4~5/6之间或介于连接线58的长度的3/4~1之间,以较有效地解决公知EMI的问题。另外第一接地线59可位于连接结构53的上方,因此不会占用额外的空间,所以也能同时达到窄边化的设计。
上述的连接线58可以由金属层或其它导电材质所形成,而第一导电层500可以是透明导电层,并利用显示装置中原本的薄膜晶体管(TFT)工艺中的透明导电层工艺所形成,因此不需要额外的工艺。此透明导电的材料可以选自氧化铟锡、氧化铟锌、氧化锌、氧化铝锌、氧化锑锡等透明导电的材料。
请参照图5,在本实施例中,还可选择性地设计第二接地线59’,其配置在基板50上,且位于第一连接垫51、第二连接垫52及连接线58之间。由于绝缘层54的阻隔,可使第二接地线59’与第一连接垫51、第二连接垫52及连接线58皆电绝缘。同理,优选地,第一接地线59可连接于固定电位(图中未示出)或接地(ground,图中未示出),但不以此为限。此时,由于同时有第一接地线59及第二接地线59’的存在,所以可使EMI问题更有效地解决。
关于第一接地线59和第二接地线59’的宽度与连接结构53的宽度的相对关系,其与第一实施例及第二实施例相同,在此不再重述。
本实施例的俯视图可如图3A、图3B或图4所示,但其中本实施例中的连接结构53及第一接地线59和第二接地线59’可分别为一个或多个。
在本实施例中的第二接地线59’可与第一连接垫51及第二连接垫52同时形成于同一层(例如是金属层),因此也不需要额外的工艺。另外,第二接地线59’可位于连接结构53的下方,因此不会占用额外的空间,所以也能同时达到窄边化的设计。
[第五实施例]
接下来,介绍本发明第五实施例。请参照图6,其为本发明第五实施例的具有接地结构的驱动集成电路串接电路的侧面剖面示意图。在基板60上,配置有可形成于同一层的第一连接垫61、第二连接垫62及连接线68。在基板60、第一连接垫61、第二连接垫62及连接线68上方,镀有绝缘层64。在第一连接垫61及第二连接垫62之间上方的绝缘层64的上方,镀有接地线69。在绝缘层64及接地线69的上方,可选择性镀有保护层65。接地线69分别与第一连接垫61、第二连接垫62及连接线68电绝缘。其中,优选地,第一接地线69可连接于固定电位(图中未示出)或接地(ground,图中未示出),但不以此为限。
关于接地线69的宽度与连接线68的宽度的相对关系,其与第一实施例及第二实施例相同,在此不再重述。
本实施例的俯视图可如图3A、图3B或图4所示,但其中本实施例中的连接线68及接地线69可分别为一个或多个。
在本实施例中,由于有接地线69的设计,可将散射的电磁波导走,以解决公知EMI的问题。
综合上述,本发明导入多种接地结构,包含至少一接地线,其可将散射的电磁波导走,以解决公知cascade电路中EMI的问题。同时接地线位于原连接结构(或连接层)的上方或下方,因此不会占用额外的空间,所以能同时达到窄边化的设计。另外,本发明接地结构中的接地线皆可利用原来TFT的工艺,而不需要额外的工艺。也就是说,在不增加成本的情况下,达到薄型化、窄边化的设计,并能有效地解决公知串接(cascade)电路中EMI的问题。
Claims (27)
1.一种显示装置的接地结构,包括:
基板;
多对连接垫,配置于所述基板上;
多个连接结构,其中所述多对连接垫中的每一对连接垫经由所述多个连接结构中的一个连接结构而电连接;以及
第一接地线,配置于所述基板上,位于所述多个连接结构的上方或下方,所述第一接地线的长度大于所述多个连接结构在所述基板的平面上的投影长度的2/3。
2.如权利要求1所述的接地结构,还包括绝缘层,位于所述第一接地线与所述多个连接结构之间,及所述第一接地线与所述多对连接垫之间,以使所述第一接地线与所述多对连接垫及所述多个连接结构皆电绝缘。
3.如权利要求1所述的接地结构,其中每一个所述多个连接结构包括至少一透明连接层及一金属线。
4.如权利要求3所述的接地结构,其中所述至少一透明连接层的材料选自氧化铟锡、氧化铟锌、氧化锌、氧化铝锌、氧化锑锡至少其中之一。
5.如权利要求1所述的接地结构,其中所述第一接地线电连接等电位或接地。
6.如权利要求1所述的接地结构,其中所述第一接地线的长度介于所述多个连接结构在所述基板的所述平面上的投影长度的3/4到5/6倍之间。
7.如权利要求1所述的接地结构,还包括第二接地线,位于所述第一接地线的上方或下方。
8.如权利要求1所述的接地结构,其中所述第一接地线对应于所述多个连接结构中的一个,且其宽度介于所述对应的连接结构的宽度的1/2~2倍之间。
9.如权利要求3所述的接地结构,其中所述第一接地线对应于所述多个连接结构中的一个,且其宽度介于所述对应的所述连接结构的所述金属线的宽度的0.8~1.3倍之间。
10.如权利要求1所述的接地结构,其中所述第一接地线的宽度为涵盖所述多个连接结构的跨距的0.8~1.3倍之间。
11.一种显示装置的接地结构,包括:
基板;
第一连接垫,配置于所述基板上;
第二连接垫,配置于所述基板上;
连接结构,包括电连接的至少一连接层及一连接线,所述连接结构电连接所述第一连接垫及所述第二连接垫;以及
第一接地线电绝缘于所述至少一连接层,其中所述第一接地线与所述至少一连接层共同构成第一导电层,所述第一接地线的长度大于所述连接结构在所述基板的平面上的投影长度的2/3。
12.如权利要求11所述的接地结构,还包括绝缘层,位于所述连接结构及所述第一接地线之间,以使所述连接结构与所述第一接地线绝缘。
13.如权利要求11所述的接地结构,其中所述第一接地线的长度介于所述连接结构在所述基板的所述平面上的投影长度的3/4到5/6之间。
14.如权利要求11所述的接地结构,其中所述第一接地线位于所述连接结构的上方或下方。
15.如权利要求11所述的接地结构,其中所述第一接地线位于所述连接结构的正下方,且所述第一接地线的宽度介于所述连接结构的宽度的1/2~2倍之间。
16.如权利要求11所述的接地结构,其中所述第一接地线位于所述连接结构的正下方,且其宽度介于所述连接线的宽度的0.8~1.3倍之间。
17.一种接地结构,用于显示装置,包括:
基板;
第一连接垫,配置于所述基板上;
第二连接垫,配置于所述基板上;
连接结构,电连接所述第一连接垫及所述第二连接垫;以及
第一接地线,配置于所述基板上,并位于所述连接结构的上方或下方,所述第一接地线的长度大于所述连接结构在所述基板的平面上的投影长度的2/3。
18.如权利要求17所述的接地结构,还包括绝缘层,位于所述第一接地线与所述连接结构之间,及所述第一接地线与所述第一连接垫及所述第二连接垫之间,以使所述第一接地线与所述第一连接垫、所述第二连接垫及所述连接结构皆电绝缘。
19.如权利要求17所述的接地结构,其中所述连接结构包括至少一透明连接层及一金属线。
20.如权利要求17所述的接地结构,其中所述第一接地线的长度介于所述多个连接结构在所述基板的所述平面上的投影长度的3/4到5/6之间。
21.如权利要求17所述的接地结构,其中所述第一接地线的宽度介于所述连接结构的宽度的1/2~2倍之间。
22.如权利要求19所述的接地结构,其中所述第一接地线的宽度介于所述金属线的宽度的0.8~1.3倍之间。
23.一种显示面板,包括:
基板,其包括显示区及非显示区;以及
接地结构,配置于所述基板的所述非显示区上,所述接地结构包括:
第一连接垫;
第二连接垫;
连接结构,电连接所述第一连接垫及所述第二连接垫;以及
第一接地线,位于所述连接结构的上方或下方,且其长度大于所述连接结构在所述基板的平面上的投影长度的2/3。
24.如权利要求23所述的显示面板,其中所述接地结构还包括绝缘层,位于所述第一接地线与所述连接结构之间,及所述第一接地线与所述第一连接垫及所述第二连接垫之间,以使所述第一接地线与所述第一连接垫、所述第二连接垫及所述连接结构皆电绝缘。
25.如权利要求23所述的显示面板,其中所述连接结构包括至少一透明连接层及一金属线。
26.如权利要求23所述的显示面板,其中所述第一接地线的长度优选介于所述多个连接结构在所述基板的所述平面上的投影长度的3/4到5/6之间。
27.如权利要求25所述的接地结构,其中所述第一接地线的宽度介于所述金属线的宽度的0.8~1.3倍之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101277025A CN101840899B (zh) | 2009-03-19 | 2009-03-19 | 接地结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101277025A CN101840899B (zh) | 2009-03-19 | 2009-03-19 | 接地结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101840899A true CN101840899A (zh) | 2010-09-22 |
CN101840899B CN101840899B (zh) | 2012-05-02 |
Family
ID=42744183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101277025A Active CN101840899B (zh) | 2009-03-19 | 2009-03-19 | 接地结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101840899B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106154594A (zh) * | 2015-03-31 | 2016-11-23 | 鸿富锦精密工业(深圳)有限公司 | 电连接结构及阵列基板 |
CN107329338A (zh) * | 2017-08-11 | 2017-11-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW478014B (en) * | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
KR20020003246A (ko) * | 2000-03-10 | 2002-01-10 | 구사마 사부로 | 전기 광학 장치 및 전자 기기 |
US6661025B2 (en) * | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
-
2009
- 2009-03-19 CN CN2009101277025A patent/CN101840899B/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106154594A (zh) * | 2015-03-31 | 2016-11-23 | 鸿富锦精密工业(深圳)有限公司 | 电连接结构及阵列基板 |
CN106154594B (zh) * | 2015-03-31 | 2019-08-13 | 鸿富锦精密工业(深圳)有限公司 | 电连接结构及阵列基板 |
CN107329338A (zh) * | 2017-08-11 | 2017-11-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
CN107329338B (zh) * | 2017-08-11 | 2020-11-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101840899B (zh) | 2012-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109616480B (zh) | 一种显示面板及显示装置 | |
CN108388054B (zh) | 显示面板与显示装置 | |
CN101101419B (zh) | 液晶显示装置 | |
US6819370B2 (en) | Liquid crystal display panel including two PGB for outputting signals to the same conductive wires and a repair line | |
CN107703664A (zh) | 内嵌式触控面板 | |
CN108376522B (zh) | 一种异形显示面板及显示装置 | |
CN104698636A (zh) | 一种显示面板和电子设备 | |
CN106950763A (zh) | 显示模组及终端 | |
CN110531559B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN104698711A (zh) | 一种阵列基板、显示面板及电子设备 | |
US8008584B2 (en) | Panel circuit structure | |
CN104571655B (zh) | 触控显示装置 | |
CN105242433B (zh) | 一种曲面显示模组及电子设备 | |
CN101135798A (zh) | 液晶显示装置 | |
CN103336597A (zh) | 触控显示模组 | |
WO2021208590A1 (zh) | 显示装置 | |
CN1844977A (zh) | 液晶显示面板 | |
CN110989230B (zh) | 显示装置及电子设备 | |
US7423621B2 (en) | Driving circuit of a liquid crystal display device | |
CN101840899B (zh) | 接地结构 | |
CN109459896A (zh) | 窄边框显示模块及其显示装置 | |
CN109976058A (zh) | 超窄边框液晶显示器及电子装置 | |
US20150187797A1 (en) | Array Substrate Common Electrode Structure, the Manufacturing Method Thereof, and Array Substrate | |
CN101738806B (zh) | 阵列背板、用以测试阵列背板的探针及液晶显示面板 | |
CN103713413A (zh) | 内嵌式触控显示器及电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |