CN101836401B - 以太网控制器 - Google Patents
以太网控制器 Download PDFInfo
- Publication number
- CN101836401B CN101836401B CN200880112764.2A CN200880112764A CN101836401B CN 101836401 B CN101836401 B CN 101836401B CN 200880112764 A CN200880112764 A CN 200880112764A CN 101836401 B CN101836401 B CN 101836401B
- Authority
- CN
- China
- Prior art keywords
- register
- ethernet controller
- ethernet
- standing
- counting facility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/13—Flow control; Congestion control in a LAN segment, e.g. ring or bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
- H04L47/263—Rate modification at the source after receiving feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
Abstract
一种以太网控制器具有:缓冲器存储器,其用于接收数据包;数据流控制单元,其用于控制到以太网控制器的数据流;包计数器;包计数器控制逻辑,其用于递增及递减所述包计数器;第一寄存器,其用于存储水印;以及比较器逻辑,其耦合到所述包计数器及所述寄存器以用于将控制信号发送到所述数据流控制单元。
Description
技术领域
本发明的技术领域涉及以太网控制器。
背景技术
以太网控制器(明确地说,独立式以太网控制器)经设计以充当用于任何类型的微处理器或微控制器的以太网网络接口。此控制器可具有相当大的存储器且可包括专用接口,例如串行外围设备接口(SPI)总线。在一些实施例中,还可使用SPI总线或任何其它有能力的接口连接将此以太网控制器集成于微控制器中。以太网控制器处置所有通信协议且包含用于中间存储入局及出局消息的大缓冲器。微控制器或微处理器可接着经由接口通信及控制所述以太网控制器。独立式或集成式以太网控制器处置入局及出局数据包的协调以及包滤波。所述以太网控制器可进一步包含内部直接存储器存取(DMA)模块以用于快速数据吞吐量及硬件相关联校验和计算。以太网控制器与微控制器或微处理器的通信可被建立为中断或轮询驱动式。
然而,常规独立式以太网控制器可能不具有任何自动流控制机构。因此,当接收到数据包时,所述数据包便被写入到缓冲器。如果缓冲器已满,那么需要将所接收到的包丢弃且所述包将丢失。在控制器无法像将所接收到的数据包写入到缓冲器那样快地检索所述数据包的情况下,外部微控制器或处理器必须防止缓冲器的任何溢流。为此,需要相对复杂的软件以通过外部处理器控制以太网控制器内的数据流。
发明内容
根据一实施例,一种以太网控制器可包含:缓冲器存储器,其用于接收数据包;数据流控制单元,其用于控制到所述以太网控制器的数据流;包计数器;包计数器控制逻辑,其用于递增及递减所述包计数器;第一寄存器,其用于存储水印;以及比较器逻辑,其耦合到所述包计数器及所述寄存器以用于将控制信号发送到所述数据流控制单元。
根据另一实施例,所述比较器逻辑可包含与所述第一寄存器耦合的第一比较器。根据另一实施例,所述以太网控制器可进一步包含第二寄存器,其中所述比较器逻辑包含耦合到所述第二寄存器的第二比较器。根据另一实施例,所述以太网控制器可进一步包含用于从所述第一寄存器中减去偏移值的构件,其中所述比较器逻辑包含耦合到所述减去构件的输出的第二比较器。根据另一实施例,所述包计数器可接收通过硬件产生的递增信号以及通过软件产生的递减信号。根据另一实施例,所述以太网控制器可进一步包含寄存器,所述寄存器可编程以用于启动由所述包计数器、第一寄存器及比较器逻辑控制的自动数据流控制或手动数据流控制。根据另一实施例,所述数据流控制单元可通过设定位字段中的至少一个位来加以控制。根据另一实施例,所述位字段可操作以由外部处理器或由所述比较器逻辑来编程。
根据又一实施例,一种以太网控制器可包含:缓冲器存储器,其用于接收数据包;包计数器;包计数器控制逻辑,其用于递增及递减所述包计数器;第一寄存器,其用于存储第一水印;第二寄存器,其用于存储第二水印;第一比较器,其耦合到所述包计数器及所述第一寄存器;第二比较器,其耦合到所述包计数器及所述第二寄存器;数据流控制单元,其耦合到所述第一及第二比较器。
根据另一实施例,所述包计数器可接收通过硬件产生的递增信号以及通过软件产生的递减信号。根据另一实施例,所述以太网控制器可进一步包含寄存器,所述寄存器可编程以用于启动由所述包计数器、第一及第二寄存器以及第一及第二比较器控制的自动数据流控制或手动数据流控制。根据另一实施例,所述数据流控制单元可通过设定位字段中的至少一个位来加以控制。根据另一实施例,所述位字段可操作以由外部处理器或由所述比较器逻辑来编程。
根据又一实施例,一种用于控制以太网控制器中的数据流的方法可包含以下步骤:当已接收到一包并将其存储于缓冲器中时递增计数器;当已从所述缓冲器中检索一包时递减所述计数器;以及将计数器值与第一预定义值作比较以产生第一流控制信号。
根据另一实施例,所述方法可进一步包含将所述计数器值与第二预定义值作比较以产生第二流控制信号的步骤。根据另一实施例,所述第一流控制信号可防止其它包被发射到所述以太网控制器。根据另一实施例,所述方法可进一步包含在寄存器中编程至少一个位,所述至少一个位指示所述流控制信号是否自动地控制所述以太网控制器中的数据流控制。根据另一实施例,可通过硬件递增且通过软件递减所述包计数器。根据另一实施例,当所述计数器达到或超出所述第一预定义值时,可产生中断。根据另一实施例,当所述计数器达到或降到低于所述第二预定义值时,可产生中断。
所属领域的技术人员依据以下图、描述及上述权利要求书将易于明了本发明的其它技术优点。本申请案的各种实施例仅可获得所阐明的优点的子集。没有一个优点对于所述实施例是决定性的。
附图说明
可通过参考以下结合附图所做的描述获取对本发明及其优点的更完整理解,在所述附图中相同参考编号指示相同特征,且其中:
图1是以独立式以太网控制器或微控制器的集成式模块形式使用的以太网控制器模块的框图;
图2图解说明以太网控制器内的控制逻辑的实施例;
图3显示用于根据实施例控制以太网控制器的功能的通用控制寄存器;
图4显示根据实施例的自动流控制的流程图;且
图5图解说明以太网控制器内的控制逻辑的另一实施例。
虽然已参考本发明的实例性实施例描绘、描述及界定了本发明的各实施例,但此参考并不暗示对本发明的限制,且不应推断出存在此限制。所揭示的标的物能够在形式及功能上具有大量修改、更改和等效形式,所属领域的技术人员根据本发明将会联想到所述修改、更改及等效形式并受益于本发明。所描绘及所描述的本发明的各实施例仅作为实例,而并非是对本发明的范围的穷尽说明。
具体实施方式
图1显示以太网控制器100的框图,作为控制器的实施例,所述以太网控制器100可以是独立式以太网控制器或集成于(例如)微控制器中的以太网控制器模块。以太网控制器100包含具有发射及接收单元TX及RX的典型物理层(PHY)170,所述发射及接收单元TX及RX用于在网络上发射及接收实际模拟数据。此物理层170与媒体接入控制(MAC)数据链路层150耦合以用于实施实际以太网标准(IEEE 802.3)。Mac层150与接收单元135及发射单元145耦合,接收单元135及发射单元145可包括相应的滤波器单元、流控制及主机接口。以太网控制器还可包括直接存储器存取(DMA)控制器140,其能够执行(例如)校验和评估。仲裁器130可经实施以切换实际缓冲器125与模块120、135、140及145之间的耦合。控制寄存器120与总线接口115及串行或并行接口105耦合。所述串行接口可以是(例如)SPI接口或任何其它适合的电路间接口。总线接口115可提供额外中断信号以提供对以太网控制器100的额外控制。以太网控制器100可由系统控制单元110在内部控制,所述系统控制单元110控制以太网控制器100的相应单元。系统控制单元110从串行或并行接口105接收命令并提供对这些命令的解码。所述命令可提供对至少一些或所有寄存器的读取及写入并用于执行相应控制器的功能。明确地说,系统控制110可提供相应控制序列以执行对缓冲器125的读取及写入接入,如下文将更详细地解释。时钟单元160提供所需的以太网发射时钟信号。
图2显示用于以太网控制器的接收信道RX的控制逻辑的某些细节。以太网控制器的各较高层将从物理层接收到的数据组装成所谓的包。接着传送这些包以临时存储于缓冲器125中,可经由接口105从缓冲器125中检索所述数据(参见图1)。根据一实施例,实施包计数器210,每当一包已存储于缓冲器125中时便递增包计数器210。一旦外部微控制器或处理器从缓冲器125中检索一包或在缓冲器125内处理一包,便递减所述包计数器。为此,一旦用于从缓冲器125中读取一包的相应命令已由系统控制110执行,便可产生自动递减信号。然而,其它实施例可包括手动递减功能,其中在已检索一包之后外部微控制器或处理器必须在特定寄存器中设定一旗标。所述微控制器或处理器还可读取包计数器的内容以用于以太网控制器100的手动流控制。
如上文所述,包计数器210对缓冲器125中接收到的包数目进行计数。在一个实施例中,所述计数器可以是(例如)8-位计数器。在此情况下,一旦已成功接收到一包,便通过硬件递增此计数器。软件在已从缓冲器中读取出一包之后递减计数器210。此寄存器可设计为在硬件尝试递增计数器210且所述计数器已经达到其最高值(例如,0xFF)时不向上滚动。相反,所述计数器在软件尝试递减所述计数器且所述计数器已下降到0x00时不向下滚动,例如,从0x00滚动到0xFF。当软件试图在硬件试图递增计数器210的同时递减所述计数器时,计数器210将保持不变。当计数器210被递增到0xFF时,可设定特定功能寄存器中的状态位且可依据相应中断控制寄存器的设定而产生中断。同样,当包计数器210具有非零值时,可在特定功能寄存器中设定一包待决位,此可致使另一中断信号的产生。所述计数器可基于总复位或RX逻辑的复位而自动地复位到零。
根据一实施例,在特定功能寄存器块中提供两个可编程寄存器220及230。第一寄存器220用作水印寄存器,用于指示缓冲器125的软件定义的水印级,所述水印级指示所述缓冲器是空的或已准备好以接收额外数据包。第二寄存器230用作水印寄存器,用于指示缓冲器125的另一软件定义的水印级,所述另一水印级指示所述缓冲器几乎已满或不可接收任何更多的额外数据包。相应比较器240及250与这些水印寄存器220及230耦合。比较器240及250还接收包计数器210的内容以用于与水印寄存器220及230的相应内容作比较。比较器240及250产生输出信号,所述输出信号充当用于以太网控制器100的流控制功能性的控制信号。
图3显示通用控制寄存器,可借助所述通用控制寄存器控制以太网控制器的某些功能。位SOFTRST的设定将包括Mac层150及物理层170的整个以太网子系统复位。在已完成复位之后,由系统控制单元110自动地清除所述位。因此,此位的设定具有与通过外部微控制器或处理器向接口105发送复位命令相同的效果。RXRST的设定将RX逻辑复位且TXRST的设定将相应的TX逻辑复位。此控制寄存器中的最高位AUTOFC启用自动流控制。设定此位将使得系统能够使用水印寄存器自动地启用及停用到控制器的数据流,如下文将更详细地解释。
一旦AUTOFC位已设定,便起始自动流控制。在起始自动流控制之前,用户可能想要预先设定水印寄存器220及230。举例来说,假定缓冲器125可保存20个包,可将指示满水印的寄存器230设定为(例如)16到18的预定义值,且可将指示空水印的寄存器220设定为(例如)2到6的另一预定义值。每当以太网控制器从外部连接线接收包时便递增包计数器210,且每当外部微控制器或处理器从缓冲器125中读取包时便递减包计数器210。在自动流控制操作期间,比较器240及250不停地将包计数器210的内容与水印寄存器220及230的相应内容作比较。一旦包计数器的内容达到所述水印值中的一者,相应比较器便产生将要发送到流控制单元260的信号。
因此,每当达到寄存器230的水印时,以太网控制器110将向所连接的装置发送消息以防止发射任何其它包。可将水印FULL选定为接近于缓冲器125中可存储的包的最大可用数目。可挑选缓冲器125中的最大容量与水印寄存器230中的高值之间的差,以允许在以太网控制器试图停止其它发射时完成即将来临的任何发射。一旦数据流已自动地停止,便可使用第二水印寄存器220来重新开始所述数据流。为此,每当包计数器已递减到其水印值时,比较器240便发信号通知流控制单元260。接着,流控制单元可发送适当信号以允许其它发射。可将水印空级设定得充分高以允许净空直到已接收到新发射。此时,外部控制器仍可从缓冲器125中的此净空加载任何包。
根据一实施例,流控制单元260可具有由比较器240及250控制的不同操作模式。一旦由比较器230接收到“开始”信号,便可启用流控制。以太网控制器100将接着发送PAUSE帧且每x个时钟循环重新发送PAUSE帧,其中x为预定义数目。所使用的时钟信号可取决于发射速率。举例来说,对于10Mbps的操作,时钟以2.5MHz运行,且对于100Mbps的操作,时钟以25MHz运行。对于其它发射操作,可施加其它时钟信号。所述流控制可通过由比较器240产生的停止信号来停用。一旦此停止信号发送到流控制单元,以太网控制器100便可发送具有0x0000暂停定时器值的PAUSE帧。因此,没有更多的数据包将被发送到以太网控制器100直到流控制已启用为止。可借助设定流控制寄存器中的相应位来执行流控制的启用及停用。因此,如果尚未设定AUTOFC位,那么通过由外部微控制或处理器设定及复位此控制寄存器中的所述相应位来执行手动控制也是可能的。举例来说,在一个实施例中,可使用两位位字段265或寄存器来提供此功能性。当启用自动流控制时,所述自动流控制可具有优于任何其它源的用于设定及清除位字段265的最高优先级。根据各种实施例,其它优先级方案是可能的。
如图2中所示,每当水印寄存器与包计数器值相符时,比较器240及250还可产生相应的中断信号INT_Empty及INT_Full。此中断产生及处置可通过中断控制寄存器中的相应位来控制,所述中断控制寄存器可以是一组特定功能寄存器的一部分。
提供两个水印寄存器允许灵活地编程流控制中的滞后。然而,根据另一实施例,如图5中所示,可仅使用单个水印寄存器220。替代第二寄存器,由减法器510从寄存器220的内容中减去偏移值并将其馈送到比较器250。另一选择是,可由加法器加上负的偏移值并将其馈送到比较器250。此实施例在空标记与满标记之间具有对于多数应用来说可为充足的固定滞后。
图4显示状态机可如何处置以太网控制器中的自动流控制的一般流程图。在步骤410中,所述机器检查是否已设定自动流位。如果没有设定,那么所述机器继续进行到步骤420,在所述步骤处检查启用还是未启用流控制。如果未启用流控制,那么在步骤430中将包计数器值与第一水印寄存器作比较。此比较可针对“相等”比较或者“相等或较大”比较来进行。如果此比较的结果为是,那么在步骤450中设定流控制以防止任何其它包传输。所述例程接着返回到开始处。如果结果为否,那么例程直接返回到开始处。如果在步骤420中已确定流控制被启用,那么所述例程在步骤440继续,其中执行包计数器与第二水印寄存器的比较。此外,此比较可作为“相等”比较或者“相等或较小”比较来进行。如果结果为是,那么在步骤460中停用流控制。所述例程接着返回到开始处。如果步骤440中的结果为否,那么所述例程直接返回到开始处。根据不同的软件实施方案,其它控制序列是可能的。
Claims (20)
1.一种独立式以太网控制器,其包含:
接口,其用于将所述独立式以太网控制器与外部处理器耦合;
系统控制单元,其与所述接口耦合,其中所述系统控制单元接收并且解码通过所述接口从所述外部处理器接收的命令;
以太网输入输出端口;
缓冲器存储器,其用于存储通过所述以太网输入输出端口从外部装置接收的数据包,其中所述系统控制单元执行对所述缓冲器存储器的读取及写入接入;
数据流控制单元,其与所述以太网输入端口耦合用于控制到所述以太网控制器的数据流;
包计数器,其对于所述外部处理器可存取;
包计数器控制逻辑,其用于递增及递减所述包计数器,其中当数据包已被写入所述缓冲器存储器中时递增所述包计数器,并且当所述系统控制单元已处理通过所述接口从所述外部处理器接收的包读取命令时递减所述包计数器;
第一寄存器,其用于存储第一水印;
比较器逻辑,其耦合到所述包计数器及所述第一寄存器以用于将控制信号发送到所述数据流控制单元,其中当包计数器值等于或大于所述第一水印时,所述独立式以太网控制器将以太网传输信号发送到所述外部装置,所述以太网传输信号防止所述外部装置向所述独立式以太网控制器进一步传输。
2.根据权利要求1所述的以太网控制器,其中所述比较器逻辑包含与所述第一寄存器耦合的第一比较器。
3.根据权利要求2所述的以太网控制器,其进一步包含第二寄存器,其中所述比较器逻辑包含耦合到所述第二寄存器的第二比较器,其中所述第二寄存器存储第二水印,并且其中当包计数器值等于或小于所述第二水印时,所述以太网传输信号允许所述外部装置向所述独立式以太网控制器的传输。
4.根据权利要求2所述的以太网控制器,其进一步包含用于从所述第一寄存器中减去偏移值的减去构件,其中所述比较器逻辑包含耦合到所述减去构件的输出的第二比较器。
5.根据权利要求1所述的以太网控制器,其中通过所述外部处理器在特定寄存器中设定一旗标来递减所述包计数器。
6.根据权利要求1所述的以太网控制器,其进一步包含寄存器,所述寄存器可编程以用于启动由所述包计数器、第一寄存器及比较器逻辑控制的自动数据流控制。
7.根据权利要求1所述的以太网控制器,其中所述数据流控制单元是通过设定流控制寄存器中的至少一个位来控制的。
8.根据权利要求7所述的以太网控制器,其中所述流控制寄存器可操作以由所述外部处理器来编程或由所述比较器逻辑来编程。
9.根据权利要求6所述的以太网控制器,其中当设置的是所述自动数据流控制时,所述自动数据流控制具有优于其他源的用于设定及清除所述位字段的最高优先级。
10.一种独立式以太网控制器,其包含:
接口,用于将所述独立式以太网控制器与外部处理器耦合;
系统控制单元,其与所述接口耦合,其中所述系统控制单元接收并且解码通过所述接口从所述外部处理器接收的命令;
以太网输入输出端口;
缓冲器存储器,其用于存储通过所述以太网输入端口从外部装置接收的数据包,其中所述系统控制单元执行对所述缓冲器存储器的读取及写入接入;
包计数器;
包计数器控制逻辑,其用于递增及递减所述包计数器,其中当数据包已被写入所述缓冲器存储器中时递增所述包计数器,并且当所述系统控制单元已处理通过所述接口从所述外部处理器接收的包读取命令时递减所述包计数器;
第一寄存器,其用于存储第一水印;
第二寄存器,其用于存储第二水印;
第一比较器,其耦合到所述包计数器及所述第一寄存器;
第二比较器,其耦合到所述包计数器及所述第二寄存器;
数据流控制单元,其耦合到所述第一及第二比较器,其中当包计数器值等于或大于所述第一水印时,以太网传输信号防止所述外部装置向所述独立式以太网控制器进一步传输,并且其中当包计数器值等于或小于所述第二水印时,所述以太网传输信号允许所述外部装置向所述独立式以太网控制器的传输。
11.根据权利要求10所述的以太网控制器,其中通过所述外部处理器在特定寄存器中设定一旗标来递减所述包计数器。
12.根据权利要求10所述的以太网控制器,其进一步包含寄存器,所述寄存器可编程以用于启动由所述包计数器、第一及第二寄存器以及第一及第二比较器控制的自动数据流控制。
13.根据权利要求10所述的以太网控制器,其中所述数据流控制单元是通过设定流控制寄存器中的至少一个位来控制的。
14.根据权利要求13所述的以太网控制器,其中所述流控制寄存器可操作以由外部处理器或由所述比较器逻辑来编程。
15.一种用于控制独立式以太网控制器中的数据流的方法,所述独立式以太网控制器包括控制单元、计数器和缓冲器,所述方法包含以下步骤:
通过所述独立式以太网控制器的接口将所述独立式以太网控制器与外部处理器耦合;
当已通过所述独立式以太网控制器的输入端口接收到由外部装置发送的包且将其存储于所述缓冲器中时,通过所述独立式以太网控制器递增所述计数器;
当通过所述外部处理器已从所述缓冲器中检索包时,通过所述独立式以太网控制器递减所述计数器;
将计数器值与第一预定义值作比较以产生第一流控制信号;以及
其中,所述第一流控制信号用作所述独立式以太网控制器的流控制功能性的控制信号,以防止所述外部处理器向所述独立式以太网控制器进一步传输。
16.根据权利要求15所述的方法,其进一步包含以下步骤:
将所述计数器值与第二预定义值作比较以产生第二流控制信号,所述第二流控制信号允许所述外部处理器向所述独立式以太网控制器的传输。
17.根据权利要求16所述的方法,其进一步包含在寄存器中编程至少一个位,所述至少一个位指示所述流控制信号是否自动地控制所述以太网控制器中的数据流控制。
18.根据权利要求15所述的方法,其中通过所述外部处理器在特定寄存器中设定一旗标来递减所述包计数器。
19.根据权利要求15所述的方法,其中当所述计数器达到或超出所述第一预定义值时,产生中断。
20.根据权利要求16所述的方法,其中当所述计数器达到所述第二预定义值或降到低于所述第二预定义值时,产生中断。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/944,099 US8004988B2 (en) | 2007-11-21 | 2007-11-21 | Ethernet controller |
US11/944,099 | 2007-11-21 | ||
PCT/US2008/084375 WO2009067679A1 (en) | 2007-11-21 | 2008-11-21 | Ethernet controller |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101836401A CN101836401A (zh) | 2010-09-15 |
CN101836401B true CN101836401B (zh) | 2014-05-07 |
Family
ID=40383828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880112764.2A Active CN101836401B (zh) | 2007-11-21 | 2008-11-21 | 以太网控制器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8004988B2 (zh) |
EP (1) | EP2213057B1 (zh) |
KR (1) | KR101490964B1 (zh) |
CN (1) | CN101836401B (zh) |
WO (1) | WO2009067679A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8489708B2 (en) | 2010-04-06 | 2013-07-16 | Microsoft Corporation | Virtual application extension points |
WO2013074081A1 (en) * | 2011-11-15 | 2013-05-23 | Intel Corporation | Link status buffer flow control management |
CN103200121A (zh) * | 2012-01-09 | 2013-07-10 | 中兴通讯股份有限公司 | 一种基于微波传输的以太网流量控制装置和方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5390299A (en) * | 1991-12-27 | 1995-02-14 | Digital Equipment Corporation | System for using three different methods to report buffer memory occupancy information regarding fullness-related and/or packet discard-related information |
US5434872A (en) * | 1992-07-28 | 1995-07-18 | 3Com Corporation | Apparatus for automatic initiation of data transmission |
US6108736A (en) * | 1997-09-22 | 2000-08-22 | Intel Corporation | System and method of flow control for a high speed bus |
US6192463B1 (en) * | 1997-10-07 | 2001-02-20 | Microchip Technology, Inc. | Processor architecture scheme which uses virtual address registers to implement different addressing modes and method therefor |
US6167029A (en) * | 1998-10-13 | 2000-12-26 | Xaqti Corporation | System and method for integrated data flow control |
US6708268B1 (en) | 1999-03-26 | 2004-03-16 | Microchip Technology Incorporated | Microcontroller instruction set |
US7065582B1 (en) * | 1999-12-21 | 2006-06-20 | Advanced Micro Devices, Inc. | Automatic generation of flow control frames |
GB2360666B (en) | 2000-03-24 | 2003-07-16 | 3Com Corp | Flow control system for network devices |
CN1185829C (zh) * | 2001-12-19 | 2005-01-19 | 华为技术有限公司 | 一种同步数字系列传输网上控制以太网数据流量的方法 |
US8032659B2 (en) * | 2003-01-21 | 2011-10-04 | Nextio Inc. | Method and apparatus for a shared I/O network interface controller |
US8249097B2 (en) * | 2003-07-14 | 2012-08-21 | Broadcom Corporation | Method and system for an integrated host PCI I/O bridge and dual port gigabit Ethernet controller |
US7355969B2 (en) * | 2003-10-07 | 2008-04-08 | Alcatel | Line card port protection rate limiter circuitry |
US20090157919A1 (en) * | 2007-12-18 | 2009-06-18 | Plx Technology, Inc. | Read control in a computer i/o interconnect |
-
2007
- 2007-11-21 US US11/944,099 patent/US8004988B2/en active Active
-
2008
- 2008-11-21 KR KR1020107008603A patent/KR101490964B1/ko active IP Right Grant
- 2008-11-21 CN CN200880112764.2A patent/CN101836401B/zh active Active
- 2008-11-21 EP EP08851481.5A patent/EP2213057B1/en active Active
- 2008-11-21 WO PCT/US2008/084375 patent/WO2009067679A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN101836401A (zh) | 2010-09-15 |
WO2009067679A1 (en) | 2009-05-28 |
US8004988B2 (en) | 2011-08-23 |
KR20100085922A (ko) | 2010-07-29 |
US20090129269A1 (en) | 2009-05-21 |
EP2213057A1 (en) | 2010-08-04 |
KR101490964B1 (ko) | 2015-02-06 |
EP2213057B1 (en) | 2019-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10789198B2 (en) | Methods and apparatus for reduced-latency data transmission with an inter-processor communication link between independently operable processors | |
CN101322357A (zh) | 千兆比特/10千兆比特以太网系统中的显式流控制 | |
US10635630B2 (en) | Flexible protocol and associated hardware for one-wire radio frequency front-end interface | |
US20070248118A1 (en) | Adaptive Speed Control for MAC-PHY Interfaces | |
CN100517284C (zh) | 一种外部控制dma控制器的方法及其装置 | |
JPH09128315A (ja) | データのフローを制御する方法及び装置 | |
CN103095607A (zh) | 一种实时优先级以太网控制器实现方法 | |
CN101836401B (zh) | 以太网控制器 | |
CN101052938B (zh) | 低等待时间的数据分组的接收和处理 | |
CN107852423A (zh) | 用于usb 2.0带宽保留的方法及系统 | |
US6792481B2 (en) | DMA controller | |
CN101377667B (zh) | 一种可编程器件的参数调整装置及方法 | |
CN101855623B (zh) | 具有可间接存取的存储器的控制器 | |
US6876664B1 (en) | Asynchronous data buffer and a method of use thereof | |
KR100367138B1 (ko) | 네트웍인터페이스제어기 | |
US11264065B2 (en) | Data transceiver device and operation method thereof | |
CN101877622B (zh) | 提升数据传输效能的方法 | |
US6763405B2 (en) | Process for interfacing a microprocessor with a packet based device and respective system | |
KR100455659B1 (ko) | Mac 처리 장치 | |
EP1895426A1 (en) | Transmitter and transmitting system utilizing the same | |
CN101119179B (zh) | 传输系统 | |
JP2002281039A (ja) | パケット送受信装置 | |
JPH07319841A (ja) | シリアル制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |