CN101834622B - 单片机控制芯片、数据收发方法及数据传输装置 - Google Patents

Abstract

本发明揭示了一种数据收发方法、单片机控制芯片及数据传输装置，所述数据收发方法包括步骤：单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；当判断为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；当判断为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。本发明可以在无需用户管理的情况下，自动实现数据收发协调关系。

Description

单片机控制芯片、数据收发方法及数据传输装置

技术领域

本发明涉及到数据传输领域，特别涉及到一种单片机控制芯片、数据收发方法及数据传输装置。

背景技术

随着无线通信需要的快速发展，以及利用自由空间或光缆或电缆的主通道信号附带提供辅助透明传输通道的需求，频移键控技术成为了数据传输的主要技术模式。目前，市场上有多家射频技术公司提供了一系列的集成化的收发一体化芯片，例如：Nordic公司提供的NRF系列芯片，Chipcon公司的CC××××系列芯片。这些芯片虽然电路简单，但均为半双工的(同一时间只能提供一个方向的通信功能)芯片，因此现有技术在应用这些芯片时，需要用户自行处理收发协调关系，不能实现无需用户管理的通信模式。

发明内容

本发明的主要目的为提供一种数据收发方法、单片机控制芯片及数据传输装置，可以在无需用户管理的情况下，自动实现数据收发协调关系。

本发明提供一种数据收发方法，包括步骤：

单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；

当判断为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；

当判断为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送；

从所述半双工收发一体化频移键控芯片处接收所述数据传输帧之后，还包括：判断所述半双工收发一体化频移键控芯片接收所述数据传输帧的时间是否超过设置的接收时长，当判断为是时，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧，并转单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧的步骤；

或，

当判断所述半双工收发一体化频移键控芯片接收所述数据传输帧的时间超过设置的接收时长时，控制所述半双工收发一体化频移键控芯片在设定的接收时间间隔内停止接收数据传输帧，并转单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧的步骤。

优选地，所述约定要求的数据传输帧包括有带有设定规律的帧识别序列码、所述单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧包括：

所述单片机控制芯片判断所述半双工收发一体化频移键控芯片接收的数据中是否包括所述带有设定规律的帧识别序列码。

本发明还提供一种单片机控制芯片，包括：

收发判断模块，用于判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；

收发控制模块，用于当所述收发判断模块的判断结果为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；以及用于当所述收发判断模块的判断结果为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送

接收时长设置模块，用于设置所述半双工收发一体化频移键控芯片单次接收所述数据传输帧的接收时长；

接收时长判断模块，用于判断所述半双工收发一体化频移键控芯片接收所述数据传输帧的时间是否超过所述接收时长设置模块设置的接收时长；

第一接收处理模块，用于当所述接收时长判断模块的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧，并转所述收发判断模块进行判断。

优选地，所述收发判断模块具体用于判断所述半双工收发一体化频移键控芯片接收的数据中是否包括带有设定规律的帧识别序列码。

本发明还提供一种一种数据传输装置，包括：

半双工收发一体化频移键控芯片，用于发送或接收调制的数据传输帧；

射频接口模块，用于从所述半双工收发一体化频移键控芯片处接收数据传输帧，或者将从对端设备接收到的射频信号发送给所述半双工收发一体化频移键控芯片；

串行接口芯片，用于在所述数据传输装置内部转接各种不同速率的串行数据；

单片机控制芯片，其中，所述单片机控制芯片包括：收发判断模块，用于判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；

收发控制模块，用于当所述收发判断模块的判断结果为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；以及用于当所述收发判断模块的判断结果为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送；

接收时长设置模块，用于设置所述半双工收发一体化频移键控芯片单次接收所述数据传输帧的接收时长；

接收时长判断模块，用于判断所述半双工收发一体化频移键控芯片接收所述数据传输帧的时间是否超过所述接收时长设置模块设置的接收时长；

第一接收处理模块，用于当所述接收时长判断模块的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧，并转所述收发判断模块进行判断。

本发明所述数据收发方法、单片机控制芯片以及数据传输装置，通过单片机控制芯片控制半双工收发一体化频移键控芯片的数据收发状态，以实现无需用户管理便能自动实现数据收发协调关系，并且本发明提供的技术方案通过设置接收时长、发送时长或通过设置接收时间间隔、发送时间间隔来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果；再次，本发明提供的技术方案，设置数据缓冲机制，在数据未发送时进行缓存处理，保证了数据不会丢失。

附图说明

图1是本发明第一实施例数据收发方法的流程示意图；

图2是本发明数据传输帧的帧结构示意图；

图3是本发明第二实施例数据收发方法的流程示意图；

图4是本发明第三实施例数据收发方法的流程示意图；

图5是本发明第四实施例数据收发方法的流程示意图；

图6是本发明第五实施例单片机控制芯片的结构示意图；

图7是本发明第六实施例单片机控制芯片的结构示意图；

图8是本发明第七实施例单片机控制芯片的结构示意图；

图9是本发明第八实施例数据传输装置的结构示意图；

图10是本发明第九实施例的数据通信系统结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

本发明提出一种数据收发方法、单片机控制芯片及数据传输装置，可以在无需用户管理的情况下，自动实现数据收发协调关系。

参照图1，本发明提出第一实施例的一种数据收发方法，包括步骤：

S10，单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；当判断为是时，执行步骤S11；当判断为否时，执行步骤S12。

S11，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧，结束。

S12，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。

半双工芯片在同一个时刻只能处于接收状态或者发送状态，要把半双工芯片模拟成全双工，首先要做到一方发送时，另外一方处于接收状态，以免同一时刻都进行发送而造成碰撞。本发明通过单片机控制芯片来控制半双工芯片的收发状态。

如步骤S10所述，单片机控制芯片首先判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧。

所述约定要求的数据传输帧可包括有带有设定规律的帧识别序列码、比如，所述设定规律的帧识别序列码可为一种前导序列码，其在数据传输帧中占17个字节，该前导序列码可为FF FF55...5500FF，其中，前面两个0xFF可用于把乱码和有用数据隔开，多个0x55为同步头序列，可用于进行帧同步，后面的0x00和0xFF是数据起始位序列，是为了把前导序列码与后面的信息隔开。步骤S10在判断接收的数据传输帧是否为符合要求的帧时，可判断该前导序列码是否符合上述的结构规律，或者，可判断该前导序列码中是否为从FFFF起始，或者，可判断所述序列码中是否包括所述同步头序列及所述数据起始位序列。当判断为是时，执行步骤S11，当判断为否时，执行步骤S12。

当步骤S10的判断结果为是时，表明半双工收发一体化频移键控芯片当前正处于数据接收状态，此时，如步骤S11所述，单片机控制芯片从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；具体实现中，数据传输帧的帧结构除包括上述提到的帧识别序列码(通常情况下为前导序列码)之外，还可包括客户数据标识CID、通道标识PID、数据长度以及变长数据等字段，其中，所述客户数据标识CID主要用于对请求所述数据传输帧中的变长数据字段中的数据的用户进行鉴权。所述通道标识PID主要用于控制接收或发送的数据传输帧中的数据应该通过哪个或者哪几个数据通道进行传输。所述数据长度，用于指示当前数据的长度，以便指示数据接收完成的时间。所述变长数据字段用于存放有意义的数据。在步骤S11，单片机控制芯片主要从半双工收发一体化频移键控芯片处接收所述数据传输帧中变长数据中的数据；并通过所述通道标识PID指示的数据通道传输给与单片机控制芯片相连的串行数据接口或其他数据接收处。如图2示出所示，即为数据传输帧的一种帧结构示意图，在图2中，数据传输帧由前到后依次包括前导序列码(占17字节)、客户数据标识CID(占1字节)、通道标识PID(1字节)、数据长度(1字节)以及变长数据(255字节)。

当步骤S10的判断结果为否时，表明半双工收发一体化频移键控芯片当前未接收数据，此时，如步骤S12所述，单片机控制芯片控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。

在步骤S12，所述约定要求的数据传输帧可为图2所示的传输帧。

本发明所述数据收发方法，通过单片机控制芯片控制半双工收发一体化频移键控芯片的数据收发状态，实现了无需用户管理便能自动实现数据收发协调关系。

参照图3，本发明基于第一实施例提出第二实施例的一种数据收发方法，在数据收发控制过程中，通过接收时长以及发送时长，来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果。并且为保证数据量大，但是由于前述时长限制不能及时进行发送时，本实施例还提供了数据缓冲机制，保证数据不会因为不能及时传输而丢失。本实施例所述数据收发方法包括步骤：

S10，单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；当判断为是时，执行步骤S11；当判断为否时，执行步骤S12。

S11，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧。后执行步骤S13。

S12，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。后执行步骤S15。

S13，判断所述半双工收发一体化频移键控芯片接收数据传输帧的时间是否超过设置的接收时长，当判断为是时，执行步骤S14；当判断为否时，执行步骤S11。

S14，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧，执行步骤S10。

步骤S15，判断所述半双工收发一体化频移键控芯片发送数据传输帧的时间是否超过设置的发送时长，当判断为是时，执行步骤S16；当判断为否时，执行步骤S12。

步骤S16，控制所述半双工收发一体化频移键控芯片停止发送数据传输帧，执行步骤S10。

本发明中，所述约定要求的数据传输帧可包括有带有设定规律的帧识别序列码、比如，所述设定规律的帧识别序列码可为一种前导序列码，其在数据传输帧中占17个字节，该前导序列码可为FF FF55...5500FF，其中，前面两个0xFF可用于把乱码和有用数据隔开，多个0x55为同步头序列，可用于进行帧同步，后面的0x00和0xFF是数据起始位序列，是为了把前导序列码与后面的信息隔开。步骤S10在判断接收的数据传输帧是否为符合要求的帧时，可判断该前导序列码是否符合上述的结构规律，或者，可判断该前导序列码中是否为从FF FF起始，或者，可判断所述序列码中是否包括所述同步头序列及所述数据起始位序列。在步骤S10，半双工收发一体化频移键控芯片可处于接收状态或者发送状态，如果半双工收发一体化频移键控芯片处于接收状态，则步骤S10的判断结果为是；如果半双工收发一体化频移键控芯片处于发送状态，则步骤S10的判断结果为否。

本发明中，数据传输帧的帧结构除包括上述提到的帧识别序列码(通常情况下为前导序列码)之外，还可包括客户数据标识CID、通道标识PID、数据长度以及变长数据等字段，其中，所述客户数据标识CID主要用于对请求所述数据传输帧中的变长数据字段中的数据的用户进行鉴权。所述通道标识PID主要用于控制接收或发送的数据传输帧中的数据应该通过哪个或者哪几个数据通道进行传输。所述数据长度，用于指示当前数据的长度，以便指示数据接收完成的时间。所述变长数据字段用于存放有意义的数据。在步骤S11，单片机控制芯片主要从半双工收发一体化频移键控芯片处接收所述数据传输帧中变长数据中的数据；并通过所述通道标识PID指示的数据通道传输给与单片机控制芯片相连的串行数据接口或其他数据接收处。如图2示出所示，即为数据传输帧的一种帧结构示意图，在图2中，数据传输帧由前到后依次包括前导序列码(占17字节)、客户数据标识CID(占1字节)、通道标识PID(1字节)、数据长度(1字节)以及变长数据(255字节)。

如步骤S12所述，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。本发明中，半双工收发一体化频移键控芯片并不一定时刻处于数据发送状态，这样为保证数据不丢失，可设置数据缓冲机制，即在单片机控制芯片中设置缓冲区用于缓冲等待发送的数据。在通信程序中，经常使用环形缓冲区作为数据结构来存放通信中发送和接收的数据。环形缓冲区是一个先进先出的循环缓冲区，可以向通信程序提供对缓冲区的互斥访问。环形缓冲区通常有一个读指针和一个写指针。读指针指向环形缓冲区中可读的数据，写指针指向环形缓冲区中可写的缓冲区。通过移动读指针和写指针就可以实现缓冲区的数据读取和写人。在通常情况下，环形缓冲区的读用户仅仅会影响读指针，而写用户仅仅会影响写指针。如果仅仅有一个读用户和一个写用户，那么不需要添加互斥保护机制就可以保证数据的正确性。如果有多个读写用户访问环形缓冲区，那么必须添加互斥保护机制来确保多个用户互斥访问环形缓冲区。在本发明中，同一时间只有一个用户对缓冲区操作，因此可不引入互斥机制。

在步骤S12，当采用数据缓冲机制之后，单片机控制芯片首先控制控制所述半双工收发一体化频移键控芯片从所述单片机控制芯片中缓冲区中提取需发送的数据；然后控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。

具体实现中，存在如下情况，假设甲方半双工收发一体化频移键控芯片发送数据传输帧，那么乙方半双工收发一体化频移键控芯片需要接收甲方发送的数据传输帧。但同时，甲方在还没传完当前的数据帧时，又有新的数据需要发送，这样，甲方可能长期处于发送状态，乙方长期处于接收状态。又或者，若此时乙方也有数据要传送，但由于甲方当前获得发送控制权，乙方便只能处于接收状态，直到甲方发送完毕才能获取发送控制权。若甲方掌握发送控制权的时间过长，可能造成乙方缓冲区溢出而丢失数据，过长的延时也不符合全双工的要求。为了模拟全双工，本发明一方面定义数据缓冲区，以使得没有获得发送控制权的一方把数据暂时存在缓冲区里。另一方面构造出一种交替发送的传输机制，让通信双方在发送完一定数量数据之后都要在等待一定时间，才能再次进行发送。比如，在对设备进行初始化时，可设置半双工收发一体化频移键控芯片单次接收所述数据传输帧的接收时长及单次发送数据传输帧的发送时长。

步骤S13至步骤S16正体现了本发明构造出的交替发送的传输机制。

如步骤S13所述，判断所述半双工收发一体化频移键控芯片接收数据传输帧的时间是否超过设置的接收时长；

如步骤S14所述，当步骤S13的判断为是时，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧。这样当本端的半双工收发一体化频移键控芯片停止接收数据传输帧那么本端就可转换为发送传输帧的状态，而对端设备进而可转为接收状态，通过步骤S13和S14实现了通信双方发送权和接收权的转换。

而如步骤S15所述，判断所述半双工收发一体化频移键控芯片发送数据传输帧的时间是否超过设置的发送时长；

如步骤S16所述，当步骤S15的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止发送数据传输帧。这样当本端的半双工收发一体化频移键控芯片停止发送数据传输帧那么本端就可转换为接收传输帧的状态，而对端设备进而可转为发送状态，通过步骤S15和S16同样实现了通信双方发送权和接收权的转换。

本发明所述数据收发方法，通过单片机控制芯片控制半双工收发一体化频移键控芯片的数据收发状态，以实现无需用户管理便能自动实现数据收发协调关系，并且本发明提供的技术方案通过设置接收时长、发送时长来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果；再次，本发明提供的技术方案，设置数据缓冲机制，在数据未发送时进行缓存处理，保证了数据不会丢失。

参照图4，本发明基于第一实施例提出第三实施例的一种数据收发方法，在数据收发控制过程中，通过接收时间间隔以及发送时间间隔，来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果。并且为保证数据量大，但是由于前述时长限制不能及时进行发送时，本实施例还提供了数据缓冲机制，保证数据不会因为不能及时传输而丢失。本实施例所述数据收发方法包括步骤：

S10，单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；当判断为是时，执行步骤S11；当判断为否时，执行步骤S12。

S11，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧。后执行步骤S17。

S12，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。后执行步骤S18。

S17，控制所述半双工收发一体化频移键控芯片在设定的接收时间间隔内停止接收数据传输帧，执行步骤S10。本发明中，设置所述半双工收发一体化频移键控芯片每两次接收数据传输帧的接收时间间隔。

步骤S18，控制所述半双工收发一体化频移键控芯片在所述发送间隔设置模块设置的发送时间间隔内停止数据传输帧，执行步骤S10。本发明中，设置所述半双工收发一体化频移键控芯片每两次发送数据传输帧的发送时间间隔。

本实施例的方法与第二实施例的方法的区别在于控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收的方式不同，其他均相同，因此在此不对本实施例的细节进行赘述。

本发明所述数据收发方法，通过单片机控制芯片控制半双工收发一体化频移键控芯片的数据收发状态，以实现无需用户管理便能自动实现数据收发协调关系，并且本发明提供的技术方案通过设置接收时间间隔、发送时间间隔来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果；再次，本发明提供的技术方案，设置数据缓冲机制，在数据未发送时进行缓存处理，保证了数据不会丢失。

本发明中，单片机控制芯片可采用有限状态机的方式。根据本发明数据传输帧的结构，单片机的有限状态机可定义空闲、寻找同步头、寻找起始位、接收和发送五种状态，单片机在同一时刻只能处于上面状态的一种状态，状态之间在满足特定条件下可以进行转换。本发明单片机控制芯片通过有限状态机控制半双工收发一体化频移键控芯片收发状态的改变。在上电开始时，单片机可处于空闲状态，在单片机空闲时，可对半双工收发一体化频移键控芯片进行初始化状态设置，比如，设置所述半双工收发一体化频移键控芯片为接收状态或发送状态。

下面结合图5对单片机控制芯片通过有限状态机控制半双工收发一体化频移键控芯片模拟全双工通信模式进行说明。在图5中，上电开始时，单片机处于空闲状态，半双工收发一体化频移键控芯片为CC1000。数据传输帧的结构为图2所示结构。图5所示本发明的方法包括：

步骤S50，单片机控制芯片上电开始，有限状态机初始化为空闲状态，并对CC1000进行初始化，将其置为接收状态，设置其两次接收数据的接收时间间隔。

步骤S51，单片机控制芯片对CC1000接收状态进行监控，判断其是否接收到同步头序列(连续十个0x55)，当判断为是时，执行步骤S52；当判断为否时，执行步骤S60。

步骤S52，所述单片机控制芯片切换有限状态为寻找同步头状态，单片机监测同步头。

步骤S53，判断单片机控制芯片是否监测到同步头(是否在不超过128位中有同步头)，当判断为是时，执行步骤S54；当判断为否时，执行步骤S51。

步骤S54，单片机控制芯片切换有限状态为寻找起始位状态，并开始寻找数据起始位序列。

步骤S55，判断单片机控制芯片是否寻找到数据起始位序列(是否在不超过16位中有起始位)，当判断为是时，执行步骤S56；当判断为否时，执行步骤S51。

步骤S56，单片机控制芯片切换有限状态为接收状态，并开始接收数据，并控制CC1000接收数据。

步骤S57，单片机控制芯片判断本次数据是否接收完成，当判断为是时，执行步骤S58；当判断为否时，执行步骤S56。

步骤S58，单片机控制芯片控制CC1000在设定的接收时间间隔内停止接收数据，并执行步骤S51。

步骤S60，单片机控制芯片判断是否达到数据发送时间点，以及单片机控制芯片缓冲区是否不为空，当判断到达时间点并且缓冲区不为空时，执行步骤S61；当判断未到达时间点或缓冲区为空时，执行步骤S51。

步骤S61，单片机控制芯片将有限状态切换为发送状态，并将CC1000状态切换为发送状态，控制CC1000发送数据。

步骤S62，单片机控制芯片判断本次数据发送是否完成，当判断为是时，执行步骤S63；当判断为否时，执行步骤S61。

步骤S63，单片机控制芯片控制CC1000在设定的发送时间间隔内停止发送数据，并执行步骤S51。

本发明的方法，通过单片机有限状态的改变来调节半双工收发一体化频移键控芯片的收发状态，以实现无需用户管理便能自动实现数据收发协调关系，并且本发明通过设置接收时间间隔、发送时间间隔来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果；再次，本发明提供的技术方案，设置数据缓冲机制，在数据未发送时进行缓存处理，保证了数据不会丢失。

参照图6，本发明提出第五实施例的一种单片机控制芯片，包括：

收发判断模块66，用于判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；

收发控制模块67，用于当所述收发判断模块66的判断结果为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；以及用于当所述收发判断模块的判断结果为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。

所述约定要求的数据传输帧可包括有带有设定规律的帧识别序列码、比如，所述设定规律的帧识别序列码可为一种前导序列码，其在数据传输帧中占17个字节，该前导序列码可为FF FF55...5500FF，其中，前面两个0xFF可用于把乱码和有用数据隔开，多个0x55为同步头序列，可用于进行帧同步，后面的0x00和0xFF是数据起始位序列，是为了把前导序列码与后面的信息隔开。收发判断模块66在判断接收的数据传输帧是否为符合要求的帧时，可判断该前导序列码是否符合上述的结构规律，或者，可判断该前导序列码中是否为从FF FF起始，或者，可判断所述序列码中是否包括所述同步头序列及所述数据起始位序列。

具体实现中，数据传输帧的帧结构除包括上述提到的帧识别序列码(通常情况下为前导序列码)之外，还可包括客户数据标识CID、通道标识PID、数据长度以及变长数据等字段，其中，所述客户数据标识CID主要用于对请求所述数据传输帧中的变长数据字段中的数据的用户进行鉴权。所述通道标识PID主要用于控制接收或发送的数据传输帧中的数据应该通过哪个或者哪几个数据通道进行传输。所述数据长度，用于指示当前数据的长度，以便指示数据接收完成的时间。所述变长数据字段用于存放有意义的数据。数据收发控制模块67主要从半双工收发一体化频移键控芯片处接收所述数据传输帧中变长数据中的数据；并通过所述通道标识PID指示的数据通道传输给与单片机控制芯片相连的串行数据接口或其他数据接收处。如图2示出所示，即为数据传输帧的一种帧结构示意图，在图2中，数据传输帧由前到后依次包括前导序列码(占17字节)、客户数据标识CID(占1字节)、通道标识PID(1字节)、数据长度(1字节)以及变长数据(255字节)。

同时数据收发控制模块67用于控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。

本发明单片机控制芯片控制半双工收发一体化频移键控芯片的数据收发状态，实现了无需用户管理便能自动实现数据收发协调关系。

参照图7，本发明基于第五实施例提出第六实施例的一单片机控制芯片包括：收发判断模块66、收发控制模块67、接收时长设置模块70、接收时长判断模块71、第一接收处理模块72、发送时长设置模块73、发送时长判断模块74、第一发送处理模块75以及数据缓冲模块76；本实施例在数据收发控制过程中，通过接收时长以及发送时长，来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果。并且为保证数据量大，但是由于前述时长限制不能及时进行发送时，本实施例还提供了数据缓冲机制，保证数据不会因为不能及时传输而丢失。

所述收发判断模块66用于判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；

所述约定要求的数据传输帧可包括有带有设定规律的帧识别序列码、比如，所述设定规律的帧识别序列码可为一种前导序列码，其在数据传输帧中占17个字节，该前导序列码可为FF FF55...5500FF，其中，前面两个0xFF可用于把乱码和有用数据隔开，多个0x55为同步头序列，可用于进行帧同步，后面的0x00和0xFF是数据起始位序列，是为了把前导序列码与后面的信息隔开。步骤S10在判断接收的数据传输帧是否为符合要求的帧时，可判断该前导序列码是否符合上述的结构规律，或者，可判断该前导序列码中是否为从FFFF起始，或者，可判断所述序列码中是否包括所述同步头序列及所述数据起始位序列。在初始状态，半双工收发一体化频移键控芯片可处于接收状态或者发送状态，如果半双工收发一体化频移键控芯片处于接收状态，则收发判断模块66的判断结果为是；如果半双工收发一体化频移键控芯片处于发送状态，则收发判断模块66的判断结果为否。

所述收发控制模块67，用于当所述收发判断模块的判断结果为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；以及用于当所述收发判断模块的判断结果为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。

数据传输帧的帧结构除包括上述提到的帧识别序列码(通常情况下为前导序列码)之外，还可包括客户数据标识CID、通道标识PID、数据长度以及变长数据等字段，其中，所述客户数据标识CID主要用于对请求所述数据传输帧中的变长数据字段中的数据的用户进行鉴权。所述通道标识PID主要用于控制接收或发送的数据传输帧中的数据应该通过哪个或者哪几个数据通道进行传输。所述数据长度，用于指示当前数据的长度，以便指示数据接收完成的时间。所述变长数据字段用于存放有意义的数据。数据收发控制模块67主要从半双工收发一体化频移键控芯片处接收所述数据传输帧中变长数据中的数据；并通过所述通道标识PID指示的数据通道传输给与单片机控制芯片相连的串行数据接口或其他数据接收处。如图2示出所示，即为数据传输帧的一种帧结构示意图，在图2中，数据传输帧由前到后依次包括前导序列码(占17字节)、客户数据标识CID(占1字节)、通道标识PID(1字节)、数据长度(1字节)以及变长数据(255字节)。

所述接收时长设置模块70，用于设置所述半双工收发一体化频移键控芯片单次接收所述数据传输帧的接收时长；

所述接收时长判断模块71，用于判断所述半双工收发一体化频移键控芯片接收所述数据传输帧的时间是否超过所述接收时长设置模块设置的接收时长；

所述第一接收处理模块72，用于当所述接收时长判断模块的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧，并转所述收发判断模块66进行判断。

所述发送时长设置模块73，用于设置所述半双工收发一体化频移键控芯片单次发送所述数据传输帧的发送时长；

发送时长判断模块74，用于判断所述半双工收发一体化频移键控芯片发送所述数据传输帧的时间是否超过所述发送时长设置模块73设置的发送时长；

第一发送处理模块75，用于当所述发送时长判断模块74的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止发送数据传输帧，并转所述收发判断模块66进行判断。

具体实现中，存在如下情况，假设甲方半双工收发一体化频移键控芯片发送数据传输帧，那么乙方半双工收发一体化频移键控芯片需要接收甲方发送的数据传输帧。但同时，甲方在还没传完当前的数据帧时，又有新的数据需要发送，这样，甲方可能长期处于发送状态，乙方长期处于接收状态。又或者，若此时乙方也有数据要传送，但由于甲方当前获得发送控制权，乙方便只能处于接收状态，直到甲方发送完毕才能获取发送控制权。若甲方掌握发送控制权的时间过长，可能造成乙方缓冲区溢出而丢失数据，过长的延时也不符合全双工的要求。为了模拟全双工，本发明一方面定义数据缓冲区，以使得没有获得发送控制权的一方把数据暂时存在缓冲区里。另一方面构造出一种交替发送的传输机制，让通信双方在发送完一定数量数据之后都要在等待一定时间，才能再次进行发送。比如，在对设备进行初始化时，可设置半双工收发一体化频移键控芯片单次接收所述数据传输帧的接收时长及单次发送数据传输帧的发送时长。

所述接收时长设置模块70至第一发送处理模块75的设置正体现了本发明构造出的交替发送的传输机制。

接收时长判断模块71，用于判断所述半双工收发一体化频移键控芯片发送数据传输帧的时间是否超过设置的接收时长；

而第一接收处理模块72，用于当所述接收时长判断模块71的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧。这样当本端的半双工收发一体化频移键控芯片停止接收数据传输帧那么本端就可转换为发送传输帧的状态，而对端设备进而可转为接收状态，通过接收时长判断模块71和第一接收处理模块72的处理实现了通信双方发送权和接收权的转换。

而发送时长判断模块74，用于判断所述半双工收发一体化频移键控芯片发送数据传输帧的时间是否超过设置的接收时长；

第一发送处理模块75，用于当所述发送时长判断模块74的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止发送数据传输帧。这样当本端的半双工收发一体化频移键控芯片停止发送数据传输帧那么本端就可转换为接收传输帧的状态，而对端设备进而可转为发送状态，通过发送时长判断模块74和第一发送处理模块75的处理实现了通信双方发送权和接收权的转换。

所述数据缓冲模块76用于缓冲需发送的数据；所述收发控制模块67具体用于控制所述半双工收发一体化频移键控芯片从所述数据缓冲模块76的缓冲区中提取需发送的数据，后按照约定要求将需发送的数据封装到数据传输帧中进行发送。半双工收发一体化频移键控芯片并不一定时刻处于数据发送状态，这样为保证数据不丢失，可设置数据缓冲机制，即在单片机控制芯片中设置缓冲区用于缓冲等待发送的数据。在通信程序中，经常使用环形缓冲区作为数据结构来存放通信中发送和接收的数据。环形缓冲区是一个先进先出的循环缓冲区，可以向通信程序提供对缓冲区的互斥访问。环形缓冲区通常有一个读指针和一个写指针。读指针指向环形缓冲区中可读的数据，写指针指向环形缓冲区中可写的缓冲区。通过移动读指针和写指针就可以实现缓冲区的数据读取和写人。在通常情况下，环形缓冲区的读用户仅仅会影响读指针，而写用户仅仅会影响写指针。如果仅仅有一个读用户和一个写用户，那么不需要添加互斥保护机制就可以保证数据的正确性。如果有多个读写用户访问环形缓冲区，那么必须添加互斥保护机制来确保多个用户互斥访问环形缓冲区。在本发明中，同一时间只有一个用户对缓冲区操作，因此可不引入互斥机制。

当采用数据缓冲机制之后，单片机控制芯片首先控制控制所述半双工收发一体化频移键控芯片从所述单片机控制芯片中缓冲区中提取需发送的数据；然后控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。

本发明所述单片机控制芯片可控制半双工收发一体化频移键控芯片的数据收发状态，以实现无需用户管理便能自动实现数据收发协调关系，并且本发明提供的单片机控制芯片通过设置接收时长、发送时长来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果；再次，本发明提供的单片机控制芯片，设置数据缓冲机制，在数据未发送时进行缓存处理，保证了数据不会丢失。

参考图8，本发明基于第五实施例提出第七实施例的一单片机控制芯片包括：收发判断模块66、收发控制模块67、接收时间设置模块80、第二接收处理模块81、发送间隔设置模块82、第二发送处理模块83以及数据缓冲模块76；本实施例在数据收发控制过程中，通过接收时间间隔以及发送时间间隔，来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果。并且为保证数据量大，但是由于前述时长限制不能及时进行发送时，本实施例还提供了数据缓冲机制，保证数据不会因为不能及时传输而丢失。

所述收发判断模块66用于判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；

所述收发控制模块67，用于当所述收发判断模块的判断结果为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；以及用于当所述收发判断模块的判断结果为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送；

所述接收间隔设置模块80，用于设置所述半双工收发一体化频移键控芯片每两次接收数据传输帧的接收时间间隔；

所述第二接收处理模块81，用于当所述收发控制模块67从所述半双工收发一体化频移键控芯片处接收所述数据传输帧后，控制所述半双工收发一体化频移键控芯片在所述接收间隔设置模块80设置的接收时间间隔内停止接收数据传输帧，并转所述收发判断模块66进行判断。

所述发送间隔设置模块82，用于设置所述半双工收发一体化频移键控芯片每两次发送数据传输帧的发送时间间隔；

所述第二发送处理模块83，用于当所述收发控制模块67控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送后，控制所述半双工收发一体化频移键控芯片在所述发送间隔设置模块82设置的发送时间间隔内停止发送数据传输帧，并转所述收发判断模块66进行判断。

所述数据缓冲模块76用于缓冲需发送的数据；所述收发控制模块67具体用于控制所述半双工收发一体化频移键控芯片从所述数据缓冲模块76的缓冲区中提取需发送的数据，后按照约定要求将需发送的数据封装到数据传输帧中进行发送。

本实施例的单片机控制芯片与第六实施例的方法的区别在于控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收的方式不同，其他均相同，因此在此不对本实施例的细节进行赘述。

本发明的单片机控制芯片控制半双工收发一体化频移键控芯片的数据收发状态，以实现无需用户管理便能自动实现数据收发协调关系，并且本发明提供的单片机控制芯片通过设置接收时间间隔、发送时间间隔来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果；再次，本发明提供的技术方案，设置数据缓冲机制，在数据未发送时进行缓存处理，保证了数据不会丢失。

参考图9本发明第八实施例的数据传输装置包括：半双工收发一体化频移键控芯片90、射频接口模块91、串行接口芯片92以及单片机控制芯片93。本实施例的数据传输装置通过串行接口芯片、半双工收发一体化频移键控芯片等模拟全双工的方式，具体的，

所述半双工收发一体化频移键控芯片90，用于发送或接收调制的数据传输帧；

所述射频接口模块91，用于从所述半双工收发一体化频移键控芯片90处接收数据传输帧，或者将从对端设备接收到的射频信号发送给所述半双工收发一体化频移键控芯片90。本发明中射频接口模块91可为天线或其他射频接口，用于保证半双工收发一体化频移键控芯片90调制后的信号能传输到空中通道，并能被其他设备接收。

所述串行接口芯片92，用于在所述数据传输装置内部转接各种不同速率的串行数据；本发明中串行接口芯片92可转接的串行数据包括RS232、RS485等。装置中的串口数可决定同一时间可同时发送数据的通道数。具体采用哪个通道进行传输在数据传输帧的信道标识中进行指示。

所述单片机控制芯片93，用于判断所述半双工收发一体化频移键控芯片90是否接收到符合约定要求的数据传输帧，当所述判断结果为是时，从所述半双工收发一体化频移键控芯片90处接收所述数据传输帧，并转发到所述串行接口芯片92，当所述判断结果为否时，控制所述半双工收发一体化频移键控芯片90按照约定要求将所述串行接口芯片92转接的需发送的数据封装到数据传输帧中进行发送。本实施例的单片机控制芯片93可为前述第五实施例、第六实施例以及第七实施例中所述单片机控制芯片中任一种。在此，不对其结构进行赘述。

图10是本发明基于半双工频移键控芯片仿真全双工通信方式的系统通信结构示意图。参考图10，该系统中包括第一数据传输装置100和第二数据传输装置200，二者之间通过自由空间电缆或光缆或无线通道进行通信。当将本发明第二实施例、第三实施例、第四实施例的数据收发方法分别应用系统中的第一数据传输装置100和第二数据传输装置200中时，二者间建立的数据通信方式可模拟出全双工通信方式，即当第一数据传输装置100发送数据时，第二数据传输装置200将处于接收状态，而第一数据传输装置100传输一定量的数据后将切换为接收状态，此时，第二数据传输装置200也可及时转换为发送状态。

本发明所述数据收发方法、单片机控制芯片以及数据传输装置，通过单片机控制芯片控制半双工收发一体化频移键控芯片的数据收发状态，以实现无需用户管理便能自动实现数据收发协调关系，并且本发明提供的技术方案通过设置接收时长、发送时长或通过设置接收时间间隔、发送时间间隔来控制半双工收发一体化频移键控芯片交替进行数据发送和数据接收处理，这样通信对端的设备便可在本端设备进行数据发送时接收数据，在本端设备进行数据接收时发送数据，因此，本发明技术方案在采用半双工芯片的情况下，达到了全双工的通信机制的效果；再次，本发明提供的技术方案，设置数据缓冲机制，在数据未发送时进行缓存处理，保证了数据不会丢失。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (13)

1.一种数据收发方法，其特征在于，包括步骤：

单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；

当判断为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；

当判断为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送；

从所述半双工收发一体化频移键控芯片处接收所述数据传输帧之后，还包括：判断所述半双工收发一体化频移键控芯片接收所述数据传输帧的时间是否超过设置的接收时长，当判断为是时，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧，并转单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧的步骤；

或，

当判断所述半双工收发一体化频移键控芯片接收所述数据传输帧的时间超过设置的接收时长时，控制所述半双工收发一体化频移键控芯片在设定的接收时间间隔内停止接收数据传输帧，并转单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧的步骤。

2.根据权利要求1所述的数据收发方法，其特征在于，所述约定要求的数据传输帧包括有带有设定规律的帧识别序列码、所述单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧包括：

所述单片机控制芯片判断所述半双工收发一体化频移键控芯片接收的数据中是否包括所述带有设定规律的帧识别序列码。

3.根据权利要求2所述的数据收发方法，其特征在于，所述带有设定规律的帧识别序列码包括：同步头序列以及数据起始位序列，所述单片机控制芯片判断所述半双工收发一体化频移键控芯片是否接收到包括所述帧识别序列码的数据传输帧包括：

所述单片机控制芯片判断所述半双工收发一体化频移键控芯片接收的数据中是否包括所述同步头序列以及所述数据起始位序列码。

4.如权利要求1-3中任一项所述的数据收发方法，其特征在于，所述控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送之后，还包括：

判断所述半双工收发一体化频移键控芯片发送数据传输帧的时间是否超过设置的发送时长，当判断为是时，控制所述半双工收发一体化频移键控芯片停止发送数据传输帧，并转单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧的步骤；

或，

当所述半双工收发一体化频移键控芯片发送数据传输帧的时间超过设置的发送时长时，控制所述半双工收发一体化频移键控芯片在设定的发送时间间隔内停止发送数据传输帧，并转单片机控制芯片判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧的步骤。

5.如权利要求1所述的数据收发方法，其特征在于，所述控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送具体包括：

控制所述半双工收发一体化频移键控芯片从所述单片机控制芯片中缓冲区中提取需发送的数据；

控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送。

6.一种单片机控制芯片，其特征在于，包括：

收发判断模块，用于判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；

收发控制模块，用于当所述收发判断模块的判断结果为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；以及用于当所述收发判断模块的判断结果为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送；

接收时长设置模块，用于设置所述半双工收发一体化频移键控芯片单次接收所述数据传输帧的接收时长；

接收时长判断模块，用于判断所述半双工收发一体化频移键控芯片接收所述数据传输帧的时间是否超过所述接收时长设置模块设置的接收时长；

第一接收处理模块，用于当所述接收时长判断模块的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧，并转所述收发判断模块进行判断。

7.如权利要求6所述的单片机控制芯片，其特征在于，所述收发判断模块具体用于判断所述半双工收发一体化频移键控芯片接收的数据中是否包括带有设定规律的帧识别序列码。

8.如权利要求7所述的单片机控制芯片，其特征在于，所述带有设定规律的帧识别序列码包括同步头序列以及数据起始位序列，所述收发判断模块具体用于判断所述半双工收发一体化频移键控芯片接收的数据中是否包括所述同步头序列以及所述数据起始位序列码。

9.如权利要求6-8中任一项所述的单片机控制芯片，其特征在于，还包括：

接收间隔设置模块，用于设置所述半双工收发一体化频移键控芯片每两次接收数据传输帧的接收时间间隔；

第二接收处理模块，用于当所述收发控制模块从所述半双工收发一体化频移键控芯片处接收所述数据传输帧后，控制所述半双工收发一体化频移键控芯片在所述接收间隔设置模块设置的接收时间间隔内停止接收数据传输帧，并转所述收发判断模块进行判断。

10.如权利要求6-8中任一项所述的单片机控制芯片，其特征在于，还包括：

发送时长设置模块，用于设置所述半双工收发一体化频移键控芯片单次发送所述数据传输帧的发送时长；

发送时长判断模块，用于判断所述半双工收发一体化频移键控芯片发送所述数据传输帧的时间是否超过所述发送时长设置模块设置的发送时长；

第一发送处理模块，用于当所述发送时长判断模块的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止发送数据传输帧，并转所述收发判断模块进行判断。

11.如权利要求6-8中任一项所述的单片机控制芯片，其特征在于，还包括：

发送间隔设置模块，用于设置所述半双工收发一体化频移键控芯片每两次发送数据传输帧的发送时间间隔；

第二发送处理模块，用于当所述收发控制模块控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送后，控制所述半双工收发一体化频移键控芯片在所述发送间隔设置模块设置的发送时间间隔内停止发送数据传输帧，并转所述收发判断模块进行判断。

12.如权利要求6所述的单片机控制芯片，其特征在于，还包括：

数据缓冲模块，用于缓冲需发送的数据；

所述收发控制模块具体用于控制所述半双工收发一体化频移键控芯片从所述数据缓冲模块的缓冲区中提取需发送的数据，后按照约定要求将需发送的数据封装到数据传输帧中进行发送。

13.一种数据传输装置，其特征在于，包括：

半双工收发一体化频移键控芯片，用于发送或接收调制的数据传输帧；

射频接口模块，用于从所述半双工收发一体化频移键控芯片处接收数据传输帧，或者将从对端设备接收到的射频信号发送给所述半双工收发一体化频移键控芯片；

串行接口芯片，用于在所述数据传输装置内部转接各种不同速率的串行数据；

单片机控制芯片；其中，所述单片机控制芯片包括：收发判断模块，用于判断半双工收发一体化频移键控芯片是否接收到符合约定要求的数据传输帧；

收发控制模块，用于当所述收发判断模块的判断结果为是时，从所述半双工收发一体化频移键控芯片处接收所述数据传输帧；以及用于当所述收发判断模块的判断结果为否时，控制所述半双工收发一体化频移键控芯片按照约定要求将需发送的数据封装到数据传输帧中进行发送；

接收时长设置模块，用于设置所述半双工收发一体化频移键控芯片单次接收所述数据传输帧的接收时长；

接收时长判断模块，用于判断所述半双工收发一体化频移键控芯片接收所述数据传输帧的时间是否超过所述接收时长设置模块设置的接收时长；

第一接收处理模块，用于当所述接收时长判断模块的判断结果为是时，控制所述半双工收发一体化频移键控芯片停止接收数据传输帧，并转所述收发判断模块进行判断。

Images