CN101799534A

CN101799534A - 一种雷达中频信号发生器

Info

Publication number: CN101799534A
Application number: CN200910077668A
Authority: CN
Inventors: 李和平; 王岩飞
Original assignee: Institute of Electronics of CAS
Current assignee: Institute of Electronics of CAS
Priority date: 2009-02-11
Filing date: 2009-02-11
Publication date: 2010-08-11
Anticipated expiration: 2029-02-11
Also published as: CN101799534B

Abstract

一种雷达中频信号发生器，主要由受控制电路控制的数字波形存储器、高速缓存、高速DA、带通滤波器和放大器组成；在外界PRF信号到来前，控制电路先将数字波形存储器中的数字波形数据以低速传输到缓存中，然后在PRF信号触发下，缓存中的数据以DAC的转换速率读出，送入到DAC，其输出的模拟信号经过带通滤波和信号放大后，得到所需要的宽带中频信号。

Description

一种雷达中频信号发生器

技术领域

本发明涉及一种雷达激励器，具体地涉及一种用于雷达激励器的雷达中频信号发生器。

背景技术

雷达激励器是雷达的一个重要组成部分。传统的雷达激励器中频信号的产生是通过基带信号源产生两路正交的I和Q信号，然后与中频本振进行正交调制得到中频信号。其工作原理框图如图1所示，采用直接数字合成(Direct Digital Synthesis-简称DDS)或者直接数字波形合成(DirectDigital Waveform Synthesis-简称DDWS)方法产生两路正交的I和Q信号，它们分别经过低通滤波器后，用中频本振对它们直接进行调制，然后带通滤波、放大，滤除谐波和杂散，得到所需要的中频信号。从图中可以看出，这种方法有很大的优点：因为使用了两路正交信号，所以每路数模转换器(DAC)的采样率降低了一半，从而降低了对DAC的要求；另外通过合理的设计可以产生非常灵活的中频信号(中频带宽可以做到较宽，本振选择余地大)；最后，它调试方便，可以一级一级地调试，易于实现。这些因素使得这种信号产生结构得到了广泛的应用。但是，使用传统的方法，要产生一个中频信号，需要两个点频信号(一个给基带信号源作为DAC转换时钟，另一个给正交调制器，作为中频本振)，需要一个正交调制器和两个低通滤波器。因此这种方法从实现上来说，占用空间比较大，成本比较高，不利于系统的小型化。这种方法的工程实现还需要解决几个关键难点：如何产生两路完全正交的I和Q信号；如何尽量减小正交调制过程中幅相不一致性。

发明内容

为了克服传统的雷达中频信号产生方法的弊端，本发明的目的是提供一种雷达中频信号发生器，用最小的硬件成本实现一种超小型、低功耗、高可靠性的雷达中频信号发生器，使其产生与传统方法相同质量，甚至更高质量的中频信号。

为实现上述目的，本发明提供的雷达中频信号发生器，主要由受控制电路控制的数字波形存储器、缓存、数模转换器、带通滤波器和放大器等部分组成。在外界PRF信号到来前，控制电路先将数字波形存储器中的数字波形数据以低速传输到高速缓存中，然后在PRF信号触发下，缓存中的数据以数模转换器的转换速率读出，送入到数模转换器，其输出的模拟信号经过带通滤波和信号放大后，就得到了所需要的宽带中频信号。

附图说明

图1是公知的中频信号发生器原理框图。

图2是本发明的雷达中频信号产生器原理框图。

图3是DAC工作原理模型。

图4是300MHz线性调频信号经过DAC后输出的频谱示意图。

图5是理想中频数据经过DAC后得到的信号幅度谱。

图6是预失真的中频数据经过DAC后得到的信号幅度谱。

图7是实际的DAC输出频谱图。

图8是滤波后的频谱图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

请参考图2，本发明主要是由受控制电路控制的数字波形存储器、高速缓存、数模转换器(DAC)、带通滤波器(BPF)和放大器等部分组成。在外界PRF信号到来前，控制电路先将数字波形存储器中的数字波形数据以低速传输到高速缓存中，然后在PRF信号触发下，缓存中的数据以DAC的转换速率读出，送入到DAC，其输出的模拟信号经过带通滤波和信号放大后，就得到了所需要的宽带中频信号。

优选的，本发明采用的波形数字存储器可以选用FPGA(Field Programmable Gate Array)内部的存储器，该存储器中存储的是预失真的数字波形。

同样优选的，本发明采用的DAC为单路高速的DAC。

同样优选的，本发明的控制电路选用FPGA来实现。

本发明提出的雷达中频信号发生器在实施过程中与公知的方法不同之处在于：首先，只使用一路DAC电路，省掉另外一路。它最直接的好处是减少了电路面积，降低了功耗。最重要的是设计人员不用再受同步的困惑。众所周知，高速电路的设计最难的是同步的设计，为了保证两路之间的同步，设计人员投入了大量的人力和物力，可是有时效果还不好，现在如果只产生一路信号，那么电路的设计就变得非常简单了；其次，低通滤波器被带通滤波器取代，与基带信号发生器不同，这里需要的是带通信号，因此使用带通滤波器；最后，正交调制器、带通滤波器和放大器被带通滤波器和放大器取代。正交调制器是超外差式雷达收发系统的关键部件，其性能对于整个雷达的影响很大，因此对它的要求很高，一个宽带的正交调制器一般需要几万元，价钱比较贵。最麻烦的是不管它的精度有多高，都会存在调制相位误差，现在去掉正交调制器，除了节省成本和体积外，最主要的是保证了性能。

在实施的过程中，还有一个逐步优化的过程：由于DAC后的带通滤波器和放大器的频谱特性并不是理想特性，用图6所示的预失真的波形数据产生的中频信号带内平坦度开始可能会略大于3dB，用宽带示波器将这个波形采集下来，据此调整预失真的波形数据，经过三次左右，就能够得到很理想的雷达中频信号。

本发明的雷达中频信号发生器中，DAC的主要作用是将数字信号转换成模拟信号，这其中包括两个步骤(如图3所示)：第一步就是将离散的数字量转换成离散的模拟量；第二步将离散的模拟量通过采样保持电路变成连续的模拟量。由傅立叶分析理论可知，离散的模拟信号的频谱是周期信号，由于DAC的输出采样保持电路，该周期信号并且是同Sinc函数进行调制，因此DAC的输出信号需要加一个滤波器对信号进行滤波处理，去掉不需要的成分得到想要的信号。图4给出了产生一个300MHz带宽低通信号时DAC输出信号的幅度谱示意图。显然由于其谐波成分的带内平坦度非常差，所以用带通滤波器滤波也得不到所需要的中频信号。为此同时使用了两个措施：

1)产生一个中心频率较低的带通信号，让谐波成分避开过零点位置，如图5所示。谐波成分带内平坦度虽然还不是很好，但是相比图4所示而言，得到了很大的改善；

2)为了进一步优化高次谐波的带内平坦度，对数字带通信号进行预失真处理，保证想要的谐波成分带内平坦度满足要求，如图6所示。将图6中预失真中频数据写入波形存储器中即可。

作为例子，图7给出了频谱仪采集的校正后的DAC输出信号频谱图。图8给出了滤波后的信号频谱。信号的中心频率为1500MHz，带宽300MHz，带内平坦度小于2dB。

Claims

1.一种雷达中频信号发生器，主要由受控制电路控制的数字波形存储器、缓存、数模转换器、带通滤波器和放大器组成；在外界PRF信号到来前，控制电路先将数字波形存储器中的数字波形数据以低速传输到缓存中，然后在PRF信号触发下，缓存中的数据以数模转换器的转换速率读出，送入到数模转换器，其输出的模拟信号经过带通滤波和信号放大后，得到所需要的宽带中频信号。

2.根据权利要求1所述的雷达中频信号发生器，其中，所述波形数字存储器为FPGA内部的存储器，存储的是预失真的数字波形。

3.根据权利要求1所述的雷达中频信号发生器，其中，所述数模转换器为单路高速的数模转换器。

4.根据权利要求1所述的雷达中频信号发生器，其中，所述控制电路用FPGA实现。