CN101789843A

CN101789843A - 实现多线路e1捆绑的方法和网桥

Info

Publication number: CN101789843A
Application number: CN200910265018A
Authority: CN
Inventors: 刘进; 李建国; 冯克平
Original assignee: Maipu Communication Technology Co Ltd
Current assignee: Maipu Communication Technology Co Ltd
Priority date: 2009-12-29
Filing date: 2009-12-29
Publication date: 2010-07-28

Abstract

本发明公开了基于实现多线路E1捆绑的方法和网桥，该方法包括如下步骤：在发送端，将业务数据按以太数据帧为单位分割成数据块，在向各个E1线路发送前，根据以太数据帧到达的先后顺序将数据块进行连续编号；将携带编号信息的数据块添加控制信息后，按HDLC报文格式进行封装，且只能通过一条E1线路发送；在接收端，将从各个E1线路接收的HDLC报文解封装后，先保存在对应的接收缓冲区中，然后按编号顺序取出数据块，去掉编号信息即可恢复出原始的以太帧数据。本发明的的方案可不依赖于硬件，因而也可在有支持HDLC协议多E1接口的上端通信设备上通过软件实现，从而保护了用户的原有投资，具有较好的经济意义。

Description

实现多线路E1捆绑的方法和网桥

技术领域

本发明涉及网络通信领域中SDH(Synchronous Digital Hierarchy，同步数字体系)传输网的E1通信技术，尤其涉及多线路E1捆绑的技术。

背景技术

在传统的SDH传输网中，终端用户一般通过以太网连接网桥，网桥再利用多线路E1通过SDH网络连接上端通信设备。如图1所示是最常见的网络连接方式，服务器A和终端设备B之间通过上端通信设备A、网桥B分别连入网络进行通信；上端通信设备A与网桥B之间利用E1线路连接；本领域技术人员都知道，普通一条E1线路的带宽为2M(实际有效的带宽还要小于2M)，当上端通信设备A与网桥B之间的E1链路需要2M以上有效的通信带宽时，则需要在上端通信设备A与网桥B之间连接多条E1线路，并将这些E1线路进行有效捆绑。

目前，要求采用支持多线路E1捆绑的网桥来组建网络的需求越来越多，现有多E1线路捆绑技术的实现一般采用国际电联(International Telecommunication Union，简称ITU)的标准或自定义的字节间插方式。以上两种方式的实现原理是，网桥利用E1固定的帧格式，把用户端的以太数据平均分配到不同E1的固定时隙进行发送；接收来自上端通信设备的数据时，网桥把不同E1线路接收到的数据根据固定时隙及开销信息进行重组，从而恢复出原始的上端数据；这种技术的优点在于报文延时小，E1线路带宽利用率高；但是以上方式也是有缺陷的，如果线路不稳定，那么转发时延就不固定；报文传输的质量就无法保证，尤其如视频数据等；如果要改进这种缺陷，就需要在硬件上进行改进，即更换上端通信设备和各个网点的网桥设备，成本较高，不利于保护原有网络投资。

发明内容

本发明的目的在于提供一种多E1线路捆绑的方法及网桥，使得现有网络中已经部署了的上端通信设备仅需升级软件，就能够与新部署的具有多线路E1捆绑能力的网桥互通。

解决上述技术问题，本发明的发明目的之一是，提供一种实现多E1线路捆绑的方法，包括如下步骤：

a、在发送端，将业务数据按以太数据帧为单位分割成数据块，在向各个E1线路发送前，根据以太数据帧到达的先后顺序将数据块进行连续编号；

b、将携带编号信息的数据块添加控制信息后，按HDLC报文格式进行封装，且只能通过一条E1线路发送；

c、在接收端，将从各个E1线路接收的HDLC报文解封装后，先保存在对应的接收缓冲区中，然后按编号顺序取出数据块，去掉编号信息即可恢复出原始的以太数据帧。

进一步的，步骤b中，发送端的各个E1线路设置相同的发送缓冲区，根据各个E1发送缓冲区的水位状态，将HDLC报文发送到最空闲的E1线路上。

进一步的，步骤b中，所述数据块的编号信息采用2字节长度字段，添加在数据块所在以太帧的帧头。

进一步的，步骤b中，所述的控制信息包括该报文是否数据报文的标识。

进一步的，所述的发送端为网桥或者路由设备。

进一步的，所述的接收端为网桥或者路由设备。

本发明的另一个目的是，提供一种实现多E1线路捆绑的网桥，包括CPU控制模块，以太网桥模块，多E1线路模块，随机存储器，其特征在于：所述网桥还包括多线路捆绑模块，所述多线路捆绑模块包括连接CPU控制模块的CPU接口模块、连接以太网桥模块的以太网桥接口模块和连接多E1线路模块的E1接口模块，还包括：

数据块编号模块：分别与以太网桥接口模块和HDLC收发控制模块连接，用于将从以太网桥接口模块收的以太数据帧划分为数据块，并进行顺序编号；

HDLC收发控制器模块：分别与数据块编号模块和发送调度模块连接；用于把每个携带编号信息和控制信息的数据块按HDLC帧格式进行封装；

发送调度模块，分别与HDLC收发控制模块和E1接口模块连接；用于根据各个E1接口模块的发送缓冲状态，将按HDLC帧格式封装好的报文放入到最空闲的E1线路对应的缓冲区中。

进一步的，所述HDLC收发控制器模块还与E1接口模块连接，用于当从E1接口模块接收数据后，把来自不同E1线路模块的数据进行HDLC解封装，然后把解封装出来的数据块存放在随机存储器中。

进一步的，所述多线路捆绑模块，还包括接收排序模块，用于当从E1接口模块接收数据时，按编号顺序从随机存储器取出数据块，去掉编号等信息后恢复出原始的以太帧。

进一步的，所述多线路捆绑模块是指FPGA功能模块。

本发明的有益效果是，本发明方案保留了原始的以太帧信息，添加顺序编号信息后，每个报文实际上是在独立的E1线路上传送，由于采用了E1发送缓冲和空闲优先的调度方法，E1线路的利用率也足够高；另外，本发明的方案可不依赖于硬件，因而也可在有支持HDLC协议多E1接口的上端通信设备上通过软件实现，从而保护了用户的原有投资，具有较好的经济意义。

附图说明

图1是本发明所适用的网络环境示意图。

图2是本发明实现多E1线路捆绑方法的发送捆绑数据流程图。

图3是本发明实现多E1线路捆绑方法的接收捆绑数据流程图。

图4是本发明的多E1网桥的结构框图。

图5是本发明的多线路捆绑模块结构框图。

具体实施方式

现结合附图和具体实施方式对本发明的技术方案做进一步的说明。

见图2，本发明实现多E1线路捆绑方法的发送捆绑数据的流程图如下：

步骤201，当发送端设备从以太端口接收到一个以太数据帧后，将该以太数据帧作为一个数据段进行顺序编号管理，该编号信息可保存在一个2字节长度的字段中，该字段从0开始连续往后增加，超过65535后自动回0；

步骤202，为添加编号信息的数据块再添加相关的控制信息字段，如标识是控制报文还是数据报文的报文类型字段，标识当前的以太数据帧是完整的数据帧还是经过分片的分片信息字段等，具体可采用如下格式：

控制信息字段

编号信息

以太数据帧帧

步骤203，发送端设备将添加了控制信息和编号信息的以太数据帧进行HDLC的链路层协议封装后，交给后续的报文发送调度模块；

步骤204，发送端设备选择空闲的E1线路进行数据发送。

见图3，本发明实现多E1线路捆绑方法的接收捆绑数据的流程图如下：

步骤301，接收端设备从不同的E1线路接收到HDLC数据；

步骤302，将接收到的HDLC数据解封装，并存储在相应的缓冲区中；

步骤303，根据解封装后的数据的编号恢复以太数据帧；

步骤304，并将以上步骤中以太数据帧从以太端口发送出去。

本发明实现多E1线路捆绑方法的网桥的结构框图见图4所示。本发明实现多E1线路捆绑方法的网桥包括CPU控制模块，以太网桥模块，多E1线路模块以及多线路捆绑模块；由于CPU模块、以太网桥模块以及E1线路模块的组成结构及工作原理皆属本领域熟知的技术，再此不再赘述。现重点对网桥中实现多E1线路捆绑的多线路捆绑模块进行详细说明，具体结构框图见图5。本发明多线路捆绑模块包括与CPU控制模块连接的CPU接口模块、与以太网桥模块连接的以太网桥接口模块和与多E1线路连接的E1接口模块，还包括：

数据块编号模块：分别与以太网桥接口模块和HDLC收发控制模块连接，用于当向E1接口模块发送数据时，将从以太网桥接口模块收的以太帧划分为数据块，并进行顺序编号；

HDLC收发控制器模块：分别与数据块编号模块、发送调度模块和E1接口模块连接；用于当向E1接口模块发送数据时，把每个携带编号信息和控制信息的数据块按HDLC帧格式进行封装，且当从E1接口模块接收数据后，用于把来自不同E1线路模块的数据进行HDLC解封装，然后把解封装出来的数据块存放在随机存储器中；

发送调度模块，分别与HDLC收发控制模块和E1接口模块连接；用于当向E1接口模块发送数据时，根据各个E1接口模块的发送缓冲状态，将按HDLC帧格式封装好的报文放入到最空闲的E1线路对应的缓冲区中。

在从E1接口模块接收来自多E1线路的数据方向，本发明的线路捆绑功能模块还包括接收排序模块，其分别与随机存储器RAM与以太网桥接口模块连接，用于从随机存储器RAM中取出数据块，去掉编号等信息后恢复出原始的以太帧，并发送到以太网桥接口模块。

具体的结合附图4、5，对本发明的E1网桥的组成机构和工作过程作进一步的说明。本发明网桥利用以太网桥模块接收用户端的以太数据后，将数据发送到多线路捆绑模块的以太网桥接口模块，以太网桥接口模块把接收到的数据送到数据块编号模块，数据块编号模块把以太网桥接口模块发来的数据按以太帧为单位进行数据块编号；数据块编号模块按以太帧到达的先后顺序连续编号；HDLC收发控制器模块把每个打上编号的数据块按HDLC帧格式进行封装；在各个E1接口模块的发送端有相同大小的发送缓冲，发送调度模块根据各个E1接口模块的发送缓冲状态，将下一个按HDLC帧格式封装好的报文放入到最空闲的发送缓冲里，各个E1接口模块的发送端把其缓冲区里的报文发送到E1线路上。

另外，本发明网桥从不同E1线路模块接收数据后，通过E1线路模块发送到多线路捆绑模块的E1接口模块；E1接口模块的接收单元接收各个E1线路模块的有效数据，并发送到HDLC收发控制器模块处理；HDLC收发控制器模块把来自不同E1线路模块的数据进行HDLC解封装，然后由接收排序模块把解封装出来的数据块存放在随机存储器RAM中；接收排序模块再按编号顺序从随机存储器RAM取出数据块，去掉编号等信息后恢复出原始的以太帧；已经恢复出来的以太帧经以太网桥接口模块送到以太网桥模块处理，最后从以太端口送出。

本发明的多线路捆绑模块可采用FPGA编程实现，但是不限于该实现方式，其它可能想到的软硬件实现方式皆属于本发明的保护范围。

本发明的数据块编号保存在一个16位的字段中，该字段从0开始连续往后增加，超过65535后自动回0。另外，本发明中，CPU接口模块可以接受CPU模块定义的超短帧(指小于64字节的报文)，直接交给发送调度模块发送，无需编号；当接收排序模块接收到超短帧，直接送到CPU接口模块由CPU模块处理，不再送到以太网桥模块。

Claims

1.实现多线路E1捆绑的方法，其特征在于，包括如下步骤：

2.根据权利要求1所述实现多线路E1捆绑的方法，其特征在于，步骤b中，发送端的各个E1线路设置相同的发送缓冲区，根据各个E1发送缓冲区的水位状态，将HDLC报文发送到最空闲的E1线路上。

3.根据权利要求1或2所述实现多线路E1捆绑的方法，其特征在于，步骤b中，所述数据块的编号信息采用2字节长度字段，添加在数据块的以太帧的帧头前面。

4.根据权利要求3所述实现多线路E1捆绑的方法，其特征在于，步骤b中，所述的控制信息包括该报文是否数据报文的标识。

5.根据权利要求3所述实现多线路E1捆绑的方法，其特征在于，所述的发送端为网桥或者路由设备。

6.根据权利要求5所述实现多线路E1捆绑的方法，其特征在于，所述的接收端为网桥或者路由设备。

7.实现多线路E1捆绑的网桥，包括CPU控制模块，以太网桥模块，多E1线路模块，随机存储器，其特征在于，所述网桥还包括多线路捆绑模块，所述多线路捆绑模块包括连接CPU控制模块的CPU接口模块、连接以太网桥模块的以太网桥接口模块和连接多E1线路模块的E1接口模块，还包括：

8.如权利要求7所述实现多线路E1捆绑的网桥，其特征在于，所述HDLC收发控制器模块还与E1接口模块连接，用于当从E1接口模块接收数据后，把来自不同E1线路模块的数据进行HDLC解封装，然后把解封装出来的数据块存放在随机存储器中。

9.如权利要求7或8所述实现多线路E1捆绑的网桥，其特征在于，所述多线路捆绑模块，还包括接收排序模块，用于当从E1接口模块接收数据时，按编号顺序从随机存储器取出数据块，去掉编号等信息后恢复出原始的以太帧。

10.如权利要求9所述实现多线路E1捆绑的网桥，其特征在于，所述多线路捆绑模块是指FPGA功能模块。