CN101763332A - 一种并行通信总线接口 - Google Patents

Abstract

本发明提供一种并行通信总线接口，包括：接插件，用于连接并行通信总线和并行通信总线主设备、并行通信总线从设备；电源管理电路，用于严格控制地线、电源线和信号线的接通顺序，严格控制从地线接入到系统上电这段延时长度；总线管理电路，用于控制并行通信总线主设备或从设备接入或脱离并行通信总线；所述总线管理电路配合所述并行通信总线主设备发出的选址信号与所述电源管理电路发出的上电完成信号，确保在任一时刻最多只有一个并行通信总线从设备连接到并行通信总线上的。本发明提供一种并行通信总线接口，适用于并行通信总线的、支持总线设备安全无扰地在线接入/脱离，克服现有技术中软件和专用芯片相配合的机制实现的复杂性。

Description

一种并行通信总线接口

技术领域

本发明涉及一种通信领域，特别涉及一种并行通信总线接口。

背景技术

并行通信总线设备在线接入/脱离的机制影响到电子产品的可靠性、易用性、可维护性等多方面性能，越来越成为各类电子产品，尤其是高端产品的重要指标。在工业控制系统中，各种功能单元，如控制器、通讯单元、I/O单元都是以模块的形态存在的，工业控制系统的规模和结构要根据需求灵活配置，因此能够支持在线接入/脱离的意义就更加重大了。

并行通信是一种常用的通信方式。因为并行总线的线路较多，通讯机制比较复杂，所以设备在线接入/脱离并行总线时要做到安全、无扰是较为不易的。因此，目前使用并行通讯的设备大多不支持带电插拔。

对于在线接入/脱离过程中上/下电的控制，目前使用较多的方法是通过调整接插件插针的长度和分布位置来设置地、电源、信号线的接入顺序。这种方法虽然可以保证地-电源-信号的上电顺序，但长短插针插入的时间间隔难以确定，而且长插针在插入初期受力较大，若对位不准或角度不正则很容易折损。在某些情况下，不能够使用长短针的接插件，也限制了这种方法的应用。另外，这种方法不能消除插拔动作引起的冲击电流，所以通常还需要在设备电源入口处增加限流电路。现有设计中，多使用离散元件搭建限流电路。这样的电路虽然可降低冲击电流的最高值，但是冲击电流的上升速度依然很高，会对电源总线产生干扰。

在现有技术中，还有一种实现并行通信设备在线接入/脱离的方法，应用于PCI总线的接口中。该方法中更多采用的是软件的实现机制，利用专用的程控交换芯片配合长短针结构的接插件实现安全无扰的在线接入/脱离。虽然这种方法已经很成熟，但是它的局限性也是很明显的：软件和专用芯片相配合的机制实现起来比较复杂；专用芯片和软件也限制了这种方法的适用面。

综上所述，现有技术中缺乏针对并行通信总线设备安全无扰地在线接入/脱离的通用解决方案。

发明内容

本发明提供一种并行通信总线接口，适用于并行通信总线的、支持总线设备安全无扰地在线接入/脱离，克服现有技术中软件和专用芯片相配合的机制实现的复杂性。

为解决上述问题，本发明提供一种并行通信总线接口，所述并行通信总线接口包括：

接插件，用于连接并行通信总线和并行通信总线主设备、并行通信总线从设备；

电源管理电路，用于严格控制地线、电源线和信号线的接通顺序，严格控制从地线接入到系统上电这段延时长度；

总线管理电路，用于控制并行通信总线主设备或从设备接入或脱离并行通信总线；所述总线管理电路配合所述并行通信总线主设备发出的选址信号与所述电源管理电路发出的上电完成信号，确保在任一时刻最多只有一个并行通信总线从设备连接到并行通信总线上的。

优选地，所述总线管理电路包括总线开关电路，通过所述总线开关电路的开或关，实现并行通信总线主设备或从设备与并行通信总线的接入或脱离。

优选地，所述总线管理电路还包括与所述总线开关电路相连的逻辑判断电路；所述逻辑判断电路的输入逻辑包括上电状态检测信号、电源电路自检信号和主设备选址信号；

当上电状态检测信号为高电平、电源电路自检信号为高电平，以及主设备选址信号为低电平时，所述逻辑判断电路向所述总线开关电路输出使能信号。

优选地，所述电源管理电路包括电源管理芯片和与所述电源管理芯片管脚相连的插拔状态监测电路、延时上电电路、上电状态检测电路和电路状态自检电路。

优选地，所述插拔状态监测电路包括三极管反向电路，该三极管的集电极与所述电源管理芯片的ON管脚相连；该三极管的发射极接地；在所述插接件上插有主或从设备时该三极管的基极通过所述主或从设备上的电路接地。

优选地，所述延时上电电路与所述电源管理芯片的GATE管脚相连的场效应管，以及与所述电源管理芯片的TIMER管脚和地之间相连的电容。

优选地，所述电容为陶瓷电容。

优选地，所述上电状态检测电路与所述电源管理芯片的FEEDBACK管脚相连的RC电路。

优选地，所述电路状态自检电路包括过流检测电路、和/或过压/欠压检测电路；

所述过流检测电路通过与所述电源管理芯片的SENSE管脚相连的检测电阻两端的电压实现；

所述过压/欠压检测电路通过连接在所述上电状态检测电路与所述电源管理芯片的FEEDBACK管脚质检的分压电阻实现。

优选地，所述接插件采用普通接插件。

优选地，所述并行通信总线主设备是指主控制器或通讯模块；所述并行通信总线从设备是指各类功能模块。

与现有技术相比，本发明提供的并行通信总线接口的总线管理电路配合所述总线主设备发出的选址信号与所述电源管理电路发出的上电完成信号，确保在任一时刻最多只有一个从设备是连接到并行通信总线上的。本发明提供的并行通信总线接口适用于并行通信总线的、支持总线设备安全在线接入/脱离，且不依赖于长短针结构的接插件。本发明提供的并行通信总线接口可以确保并行通信总线的主设备和从设备安全、无扰、可靠地接入或脱离并行通讯总线，大大提高产品的可靠性、易用性和可维护性，提高产品档次，降低应用成本。本发明提供的实施例结构简单，实现方便。

附图说明

图1为本发明实施例所述并行通信总线接口的系统框图；

图2为本发明实施例所述并行通信总线接口结构示意图；

图3为本发明实施例所述电源管理电路的结构示意图；

图4为本发明最佳实施例所述实并行通信总线接口电路图；

图5为本发明最佳实施例所述电源管理电路的电路图。

具体实施方式

本发明提供一种并行通信总线接口，适用于并行通信总线的、支持总线设备安全无扰地在线接入/脱离，克服现有技术中软件和专用芯片相配合的机制实现的复杂性。

请参考图1所示，该图为本发明实施例所述并行通信总线接口的系统框图。

为了解决并行通信总线设备安全无扰地在线接入/脱离总线的问题，本发明提供一种支持带电插拔的并行总线接口，包括：

接插件11，用以连接并行通信总线和总线主设备、从设备。

接插件11可以采用普通接插件也可以采用长短针结构接插件来控制地线、电源线和信号线的接通顺序。本发明提供的并行通信总线在线接入/脱离的实现方法并不依赖于接插件11的长短针结构，这是由于本发明实施例所述并行总线接口采用了电源管理电路12，严格地控制地线、电源线和信号线的接通顺序。

电源管理电路12，用以严格控制地线、电源线和信号线的接通顺序，严格控制从地线接入到系统上电这段延时大小。

电源管理电路12还具有上电速度斜率控制、过流保护、过压/欠压保护、热保护、上电状态诊断的功能。

总线管理电路13，用以控制总线主设备或从设备接入或脱离并行通信总线。

总线管理电路13配合总线主设备发出的选址信号与电源管理电路发出的上电完成信号，确保在任一时刻最多只有一个从设备是连接到并行通信总线上的。电源管理电路12发出的故障信号也可以使总线主设备或从设备脱离并行通信总线。

对控制系统而言，所述并行通信总线主设备是指主控制器或通讯模块，所述并行通信总线从设备是指各类功能模块。

本发明实施例所述并行总线接口实现带电插拔，具体可以通过电源管理电路12(电源管理芯片)配合外围电路，保证严格的地线到电源线到信号线的接入顺序，并检测上电状况，及时实施故障保护。

延时上电。地线接入后，延时一段时间，电源再接入。所述延时时间可以通过电源管理电路12(电源管理芯片)外围电路来设置。

上电斜率控制。电源接入后，电压是按一定斜率上升的，而且上升的斜率是可控的，这就有效地防止了插拔冲击电流的形成。

上电状况检测。检测输出电压，确定上电过程已经完成后，再输出“电源状态良好”的状态信号至总线管理电路13。

故障保护。电源管理电路12随时检测电源电路的工作状况。出现输出过压/欠压、过流，或芯片过热的情况时立即启动保护，切断并行通信总线主设备或从设备的电源并使该设备从并行总线上脱离出去。

本发明提供一种支持带电插拔的并行总线接口，参见图2，该图为本发明实施例所述并行通信总线接口结构示意图。

所述总线管理电路13可以包括总线开关电路131，通过所述总线开关电路131的开或关，实现并行通信总线主设备或从设备与并行通信总线的接入或脱离。

并行通信总线的主设备或从设备通过总线开关电路131的开与关来实现与总线的接入或脱离。总线开关电路131的开与关受逻辑判断电路132的控制。影响判断结果的逻辑可以包括并行通信主设备的选址信号、电源管理电路的自检信号、上电状态检测信号等。

所述总线管理电路13还可以包括与所述总线开关电路131相连的逻辑判断电路132；所述逻辑判断电路132的输入逻辑包括上电状态检测信号、电源电路自检信号和主设备选址信号；

使能逻辑判断电路132的作用是，当且仅当三个条件同时成立时，向总线开关电路131(并行总线开关芯片131a)输出使能信号。这三个条件为：上电状态检测信号为高电平(代表被插拔的从设备已经上电完成)、电源电路自检信号为高电平(代表电源电路工作状态一切正常)、主设备选址信号为低电平(代表主设备在这一时刻正选址该从设备)。

在本发明实施例所述并行总线接口电路中，总线开关电路131控制着并行通信总线的通断。在一个由单个并行通信总线主设备和多个并行通信总线从设备组成的通信系统中，当并行通信总线断开的时候，主设备或从设备就会完全从总线上脱离。控制总线通断的目的是实现各设备之间的完全隔离，即带电插拔一个从设备或主设备不会对其他设备的通信造成任何影响。

在本发明实施例所述并行总线接口电路中，总线开关电路131受逻辑判断电路132的控制。逻辑判断电路的作用有两个，一是确保被插拔的设备能够在最安全的情况下接入或脱离并行通信总线；二是确保在任一时刻最多只有一个从设备连接在并行通信总线上。对第一个作用的说明：“被插拔设备上电完成”是作为将被插拔设备接入总线的一个必要条件，这样就确保了信号线是在电源线已良好接入之后才接入的；“电源电路状态良好”是作为将被插拔设备接入总线的第二个必要条件，这样就确保在异常情况下(例如电源管理芯片过热、被插拔设备故障引起的过流等)不会将被插拔设备接入总线。对第二个作用的说明：总线主设备的选址信号成为将被插拔设备接入总线的第三个必要条件，在任一时刻，总线主设备最多只选址一个总线从设备，而其他的总线从设备全部彻底从总线上脱离出去。

参见图3，该图为本发明实施例所述电源管理电路的结构示意图。

电源管理电路12确保在没有设备插入的时候接插件上是不带电的。设备插入后，电源管理电路12为设备保证一个地线到电源线到信号线的接入顺序。电源管理电路12的功能分为四个部分：插拔状态监测、延时上电、上电状态检测和电路状态自检。

电源管理电路12具体通过电源管理芯片12a实现。电源管理电路12中的插拔状态监测是指对总线主设备或从设备是否已经插入插槽做出的判断。设备插入接插件后，通过该设备本身的电路反馈给插拔状态监测电路一个信号，用以启动整个上电过程。

电源管理电路12中的延时上电是指在插拔状态检测电路收到设备已插入的信号之后，延时一段时间后开始为设备提供电源。延时的量是可以通过电源管理芯片的外围电路设置的。这样就为被插拔设备确保了一个地线→电源线的接入顺序。另外，电源电压的上升斜率也是可控的，通常将电压的上升斜率控制得比较小，这样就有效避免了冲击电流的产生。

电源管理电路12中的上电状态检测是指对电源管理电路12的输出电压进行检测。在确保输出电压已经达到工况值后延时一段时间，输出一个“被插拔设备上电完成”的信号到总线开关电路，用以参与总线开关逻辑的运算。这样就为被插拔设备确保了一个电源线到信号线的接入顺序。

电源管理电路12中的电路状态自检是指电源管理电路12对自己工作状态的检测。通常检测的内容包括：输出电流超额、输出电压过高/过低、电源管理芯片过热等。一旦这些故障状态出现，电源管理电路立即输出一个“电源电路状态异常”的信号给总线开关电路，用以将该电源管理电路所对应的设备从总线上脱离开。

参见图4，该图为本发明最佳实施例所述实并行通信总线接口电路图。

如图4所示，32位并行通信总线包含8位数据线、8位地址线和其他的控制总线，总线开关电路131通过使用两个并行总线开关芯片131a(芯片型号SN74CBT16245)进行控制。并行总线开关芯片131a的一侧连接到并行通信总线上，另一侧串接电路后链接到接插件上。为了让两个并行总线开关芯片131a的动作保持同步，将两个并行总线开关芯片131a的使能脚接在同一个逻辑芯片的输出脚上。所选的并行总线开关芯片131a的接口本身具有热插拔3级防护能力，进一步提高了带电插拔的可靠性。所选的并行总线开关芯片131a是双向总线芯片，一旦使能，支持双向信号的传递。并行总线开关芯片131a与接插件之问串接的电阻做阻抗匹配和端口保护用。

并行总线开关芯片131a的使能逻辑判断电路包含4个与非门，在最佳实施例中用一个与非门芯片(芯片型号74HC00)实现。使能逻辑判断电路的输入逻辑有三个，上电状态检测信号、电源电路自检信号和主设备选址信号。使能逻辑判断电路的作用是，当且仅当三个条件同时成立时，向并行总线开关芯片输出使能信号。这三个条件为：上电状态检测信号为高电平(代表被插拔的从设备已经上电完成)、电源电路自检信号为高电平(代表电源电路工作状态一切正常)、主设备选址信号为低电平(代表主设备在这一时刻正选址该从设备)。

参见图5，该图为本发明最佳实施例所述电源管理电路的电路图。

电源管理电路的电路如图5所示。整个电路围绕电源管理芯片进行工作。在本实施例中，电源管理芯片的型号为LTC4211。电源管理电路主要包含四个部分：插拔状态监测、延时上电、上电状态检测和电路状态自检。

所述插拔状态监测电路由一个三极管反向电路构成。在接插件上没有插设备的时候，三极管Q1的基极是悬空的。此时电源管理芯片的ON脚收到的是逻辑低电平，电源管理芯片没有输出。设备插入接插件后，三极管Q1的基极通过设备上的电路接地，此时电源管理芯片的ON脚收到的是逻辑高电平，电源管理芯片被使能，开始一个上电过程。

所述延时上电是指在电源管理芯片开始一个上电过程时刻起，延时一段时间Td后，由GATE脚开始输出一个10uA的驱动电流，逐渐开启外接的N沟道场效应管的门，使场效应管的输出电压逐渐上升，为被插拔的设备供电。延时的时间Td是由电容器C1确定的。在最佳实施例中，C1是一个0.1uF的陶瓷电容，此时延时时间Td的大小为61.8ms。经过试验论证，Td远大于设备正常插入过程中地线与电源线接入的时间间隔，因此插拔行为不会引起大的冲击电流。电源管理电路的输出电压是按斜坡上升的，上升速度可由外接的N沟道场效应管的输入电容值来确定。本实施例中，N沟道场效应管的型号为LM2502，输入电容为740pF，因此从GATE脚开始输出10uA电流到场效应管的完全开启还需要370us的时间。在这段时间内，场效应管的输出电压是斜坡上升的，不会在被插拔设备的容性负载上引起大的冲击电流。试验证实，整个上电过程中冲击电流不大于0.5A(被插拔设备正常工作情况下的过电流为300mA左右)。

所述上电状态检测是指对电源管理电路输出电压的检测，用以判断被插拔设备是否已经上电完成。在最佳实施例中，本部分电路仅由RC电路构成。图5中R7的阻值为100k，C3的容值为0.1uF。在这种情况下，被插拔设备上电完成后，经RC电路延时约10ms后，一个“被插拔设备上电完成”的信号被发送到总线开关电路的逻辑判断电路。

所述电路电路状态自检包括过流检测、过压/欠压检测、电源管理芯片过热检测。其中过流检测是通过检测电阻R6两端电压实现的，通过为R6选择不同的阻值，可以灵活设置过流保护的门槛值。在本实施例中，R6是一个阻值为0.05的金属板电阻，当过电流大于1A时就会触发电源管理芯片的保护。过压/欠压检测是通过R4和R5两个分压电阻来实现的。通过为R4和R5选择不同的阻值，就可以设置不同的过压/欠压保护门槛值。电源管理芯片的过热保护电路包含在芯片内部，用于芯片温度过高时的自保护。上述三种保护模式一旦启动，电源管理电路就停止为设备提供电源，同时停止向总线开关电路的逻辑判断电路发送“电源电路状态良好”的信号。

因此，本发明的实施例仅是用来说明本发明而非限制本发明，任何熟悉本领域的技术人员在不脱离本发明的保护范围内所作出的更改，都应涵盖在本发明的权利要求限定的范围之内。

Claims (11)

1.一种并行通信总线接口，其特征在于，所述并行通信总线接口包括：

接插件，用于连接并行通信总线和并行通信总线主设备、并行通信总线从设备；

电源管理电路，用于严格控制地线、电源线和信号线的接通顺序，严格控制从地线接入到系统上电这段延时长度；

总线管理电路，用于控制并行通信总线主设备或从设备接入或脱离并行通信总线；所述总线管理电路配合所述并行通信总线主设备发出的选址信号与所述电源管理电路发出的上电完成信号，确保在任一时刻最多只有一个并行通信总线从设备连接到并行通信总线上的。

2.根据权利要求1所述的并行通信总线接口，其特征在于，所述总线管理电路包括总线开关电路，通过所述总线开关电路的开或关，实现并行通信总线主设备或从设备与并行通信总线的接入或脱离。

3.根据权利要求2所述的并行通信总线接口，其特征在于，所述总线管理电路还包括与所述总线开关电路相连的逻辑判断电路；所述逻辑判断电路的输入逻辑包括上电状态检测信号、电源电路自检信号和主设备选址信号；

当上电状态检测信号为高电平、电源电路自检信号为高电平，以及主设备选址信号为低电平时，所述逻辑判断电路向所述总线开关电路输出使能信号。

4.根据权利要求1所述的并行通信总线接口，其特征在于，所述电源管理电路包括电源管理芯片和与所述电源管理芯片管脚相连的插拔状态监测电路、延时上电电路、上电状态检测电路和电路状态自检电路。

5.根据权利要求4所述的并行通信总线接口，其特征在于，所述插拔状态监测电路包括三极管反向电路，该三极管的集电极与所述电源管理芯片的ON管脚相连；该三极管的发射极接地；在所述插接件上插有主或从设备时该三极管的基极通过所述主或从设备上的电路接地。

6.根据权利要求4所述的并行通信总线接口，其特征在于，所述延时上电电路与所述电源管理芯片的GATE管脚相连的场效应管，以及与所述电源管理芯片的TIMER管脚和地之间相连的电容。

7.根据权利要求6所述的并行通信总线接口，其特征在于，所述电容为陶瓷电容。

8.根据权利要求4所述的并行通信总线接口，其特征在于，所述上电状态检测电路与所述电源管理芯片的FEEDBACK管脚相连的RC电路。

9.根据权利要求4所述的并行通信总线接口，其特征在于，所述电路状态自检电路包括过流检测电路、和/或过压/欠压检测电路；

所述过流检测电路通过与所述电源管理芯片的SENSE管脚相连的检测电阻两端的电压实现；

所述过压/欠压检测电路通过连接在所述上电状态检测电路与所述电源管理芯片的FEEDBACK管脚质检的分压电阻实现。

10.根据权利要求1所述的并行通信总线接口，其特征在于，所述接插件采用普通接插件。

11.根据权利要求1所述的并行通信总线接口，其特征在于，所述并行通信总线主设备是指主控制器或通讯模块；所述并行通信总线从设备是指各类功能模块。

Images