CN101763329B - 一种数据通信装置 - Google Patents

Abstract

本发明公开了一种数据通信方法及数据通信装置，所述方法包括，通过存储的接口函数建立与第一处理器中的算法组件的数据连接；接收第一处理器中的第一算法组件发送的第一数据包；解析第一数据包，获取该第一数据包的目的逻辑地址，查询预先建立的路由表；根据路由表获取所述第一数据包的目的逻辑地址对应的处理器，并将第一数据包发送到对应的处理器；接收第二处理器发送的第二数据包；解析第二数据包，获取第二数据包的目的逻辑地址，查询第一处理器中的算法组件的逻辑地址，将该第二数据包发送到与第二数据包的目的逻辑地址一致的第一处理器中的算法组件。本发明可以提高处理器中的算法组件的可移植性，也能提高处理器中的算法组件的可重用性。

Description

一种数据通信装置

技术领域

本发明涉及通信技术领域，尤其涉及一种数据通信装置。

背景技术

数字信号处理硬件平台中常用的CE(Computat ional Element，计算单元)有GPP(General Purpose Processor，通用处理器)、DSP(Digital SignalProcess ing，数字信号处理器)、FPGA(Field-Programmable Gate Array，现场可编程逻辑门阵列)等，现有技术GPP、DSP和FPGA之间进行数据通信的方法有三种。

现有技术一中，如图1，GPP上的算法组件1和算法组件2......算法组件n分别通过CORBA软总线与Modem逻辑设备数据通信，该Modem逻辑设备通过专有的驱动接口分别与DSP、FPGA数据通信，DSP和FPGA之间也可以通过专有的驱动接口进行通信。由于DSP和FPGA上的算法组件是作为一个大的模块耦合在一起，则DSP和FPGA上的算法组件的可重用性比较差。

现有技术二中，如图2，GPP上的算法组件1和算法组件2......算法组件n分别通过CORBA软总线与DSP上的算法组件A、算法组件B及FPGA上的算法组件C、算法组件D数据通信，DSP上的算法组件也可以通过COBRA软总线与FPGA上的算法组件进行数据通信。在实现过程中，在DSP和FPGA上分别运行CORBA中间件，且GPP上的算法组件、DSP和FPGA上的算法组件都做成COBRA组件，这些COBRA组件之间通过COBRA软总线进行数据通信。但由于COBRA中间件需要消耗大量的系统资源，所以在DSP和FPGA上运行COBRA中间件会导致DSP和FPGA的运行效率低、反应慢的问题，且COBRA中间件比较昂贵、成本比较高。

现有技术三中，如图3，GPP上的算法组件1和算法组件2......算法组件n分别通过专有的驱动接口与DSP和FPGA数据通信，DSP与FPGA之间也可以通过专有的驱动接口进行数据通信。但由于DSP和FPGA上的算法组件是作为一个大的模块耦合在一起，算法组件的可重用性差。另外GPP、DSP、FPGA上的算法组件是直接访问硬件信息，如果更换硬件平台，则需要对算法组件进行相应的修改，导致算法组件的可移植性差。

发明内容

本发明提供了一种数据通信方法及一种数据通信装置，可以提高处理器中的算法组件的可重用性及可移植性。

本发明的技术方案是：一种数据通信装置，其特征在于，包括：第一通信装置和第二通信装置，所述第一通信装置包括第一发送接收模块、第一处理模块和第一存储模块，所述第二通信装置包括第二数据连接模块、第二发送接收模块、第二处理模块和第二存储模块；所述第一发送接收模块和所述第二发送接收模块连接；

第一存储模块存储有第一路由表及接口函数，该第一路由表为算法组件的逻辑地址与处理器的对应关系；

第二存储模块存储有第二路由表及接口函数，该第二路由表为算法组件的逻辑地址与处理器的对应关系；

第一发送接收模块根据所述第一存储模块存储的接口函数建立与所述第一处理器中的算法组件的数据连接；第二发送接收模块，根据所述第二存储模块存储的接口函数建立与所述第二处理器中的算法组件的数据连接；所述第一处理器为数字信号处理硬件平台中的GPP、DSP或FPGA；所述第二处理器为数字信号处理硬件平台中的GPP、DSP或FPGA；

第一发送接收模块在建立与所述第一处理器中的算法组件的数据连接后，接收所述第一处理器中的第一算法组件发送的第一数据包，该第一数据包包括业务数据和该第一数据包的目的逻辑地址，该第一数据包的目的逻辑地址为接收所述第一数据包的算法组件的逻辑地址；及接收第二发送接收模块发送的所述第二处理器中的第二算法组件发送的第二数据包，该第二数据包包括业务数据和该第二数据包的目的逻辑地址，该第二数据包的目的逻辑地址为接收所述第二数据包的算法组件的逻辑地址；并将所述第一数据包和第二数据包发送给所述第一处理模块；

第一处理模块，与所述第一发送接收模块连接，用于解析所述第一数据包，获取所述第一数据包的目的逻辑地址，查询所述第一路由表，在所述第一数据包的目的逻辑地址和所述第二处理器中的算法组件的逻辑地址一致时，通知所述第一发送接收模块将所述第一数据包发送到所述第二发送接收模块；及解析所述第二数据包，获取所述第二数据包的目的逻辑地址，查询所述第一处理器中的算法组件的逻辑地址，通知所述第一发送接收模块将所述第二数据包发送到与所述第二数据包的目的逻辑地址一致的第一处理器中的算法组件；

第二发送接收模块在建立与所述第二处理器中的算法组件的数据连接后，接收所述第二处理器中的第二算法组件发送的第二数据包；及接收所述第一发送接收模块发送的所述第一数据包；并将所述第一数据包和第二数据包发送给所述第二处理模块；

第二处理模块，与所述第二发送接收模块连接，用于解析所述第一数据包，获取所述第一数据包的目的逻辑地址，查询所述第二处理器中的算法组件的逻辑地址，通知所述第二发送接收模块将所述第一数据包发送到与所述第一数据包的目的逻辑地址一致的第二处理器中的算法组件；及解析所述第二数据包，获取所述第二数据包的目的逻辑地址，查询所述第二路由表，在所述第二数据包的目的逻辑地址和所述第一处理器中的算法组件的逻辑地址一致时，通知所述第二发送接收模块将所述第二数据包发送到所述第一发送接收模块。

本发明另外一种数据通信装置，包括第一发送接收模块、第一处理模块和第一存储模块；

第一存储模块存储有第一路由表及接口函数，该第一路由表为算法组件的逻辑地址与处理器的对应关系；

第一发送接收模块根据所述第一存储模块存储的接口函数建立与第一处理器中的算法组件的数据连接；

第一发送接收模块在建立与所述第一处理器中的算法组件的数据连接后，接收所述第一处理器中的第一算法组件发送的第一数据包，该第一数据包包括业务数据和第一数据包的目的逻辑地址，该第一数据包的目的逻辑地址为接收所述第一数据包的算法组件的逻辑地址；及接收第二处理器中的第二算法组件通过第二发送接收模块发送的第二数据包，该第二数据包包括业务数据和第二数据包的目的逻辑地址，该第二数据包的目的逻辑地址为接收所述第二数据包的算法组件的逻辑地址；并将所述第一数据包和第二数据包发送给所述第一处理模块；所述第一处理器为数字信号处理硬件平台中的GPP、DSP或FPGA；

第一处理模块，与所述第一发送接收模块连接，用于解析所述第一数据包，获取所述第一数据包的目的逻辑地址，查询所述第一路由表，在所述第一数据包的目的逻辑地址和第二处理器中的算法组件的逻辑地址一致时，通知所述第一发送接收模块将所述第一数据包发送到所述第二发送接收模块；及解析所述第二数据包，获取所述第二数据包的目的逻辑地址，查询所述第一处理器中的算法组件的逻辑地址，通知所述第一发送接收模块将所述第二数据包发送到与所述第二数据包的目的逻辑地址一致的第一处理器中的算法组件。

本发明又一种数据通信装置，包括存储模块，用于存储路由表及接口函数，该路由表为算法组件的逻辑地址与处理器的对应关系；

发送接收模块，与所述存储模块连接，用于根据所述存储模块存储的接口函数建立与至少两个处理器中的算法组件的数据连接；在建立所述数据连接后，接收其中一个处理器中的第一算法组件发送的数据包，该数据包包括业务数据和该数据包的目的逻辑地址，该数据包的目的逻辑地址为接收该数据包的算法组件的逻辑地址；并将该数据包发送给处理模块；所述处理器为数字信号处理硬件平台中的GPP、DSP或FPGA；

处理模块，分别与所述存储模块和发送接收模块连接，用于解析所述数据包，获取所述数据包的目的逻辑地址；查询所述路由表，在所述数据包的目的逻辑地址和对应的处理器中的算法组件的逻辑地址一致时，通知所述发送接收模块将所述数据包发送到所述对应的处理器中的算法组件。

一种数据通信方法，包括：

通过存储的接口函数分别建立与至少两个处理器中的算法组件的数据连接；所述处理器为数字信号处理硬件平台中的GPP、DSP或FPGA；

接收其中一个处理器中的第一算法组件发送的数据包，该数据包包括业务数据和该数据包的目的逻辑地址，该数据包的目的逻辑地址为接收该数据包的算法组件的逻辑地址；

解析所述数据包，获取该数据包的目的逻辑地址，查询预先建立的路由表，该路由表为算法组件的逻辑地址与处理器的对应关系；

在所述数据包的目的逻辑地址和对应的处理器中的算法组件的逻辑地址一致时，将所述数据包发送到所述对应的处理器中的算法组件。

本发明另外一种数据通信方法，包括：

接收所述第一处理器中的第一算法组件发送的第一数据包，该第一数据包包括业务数据和第一数据包的目的逻辑地址，该第一数据包的目的逻辑地址为接收该第一数据包的算法组件的逻辑地址；所述第一处理器为数字信号处理硬件平台中的GPP、DSP或FPGA；

解析所述第一数据包，获取该第一数据包的目的逻辑地址，查询预先建立的路由表，该路由表为算法组件的逻辑地址与处理器的对应关系；

在所述第一数据包的目的逻辑地址和对应的处理器中的算法组件的逻辑地址一致时，将所述第一数据包发送到所述对应的处理器中的算法组件；

接收第二处理器发送的第二数据包，该第二数据包包括业务数据和所述第二数据包的目的逻辑地址，该第二数据包的目的逻辑地址为接收该第二数据包的算法组件的逻辑地址；

解析所述第二数据包，获取所述第二数据包的目的逻辑地址；将该第二数据包发送到与所述第二数据包的目的逻辑地址一致的所述第一处理器中的算法组件。

本发明数据通信方法及数据通信装置，数据通信装置可以根据存储的接口函数建立与不同处理器中的算法组件的数据连接，则不同处理器中的算法组件之间可以通过本发明的数据通信装置建立数据连接，在更换处理器硬件平台时不需要对处理器中的算法组件本身进行修改，只需调整相应的存储的接口函数即可，可以提高处理器中的算法组件的可移植性。另外由于可以把处理器中的算法程序分为多个相对独立的小粒度的算法组件，由于该小粒度的算法组件功能单一，便于算法组件的重用，这样当需要用到处理器中的某个算法组件时可以只调用该算法组件，提高了处理器中的算法组件的可重用性。

附图说明

图1是现有技术一中GPP、DSP和FPGA之间数据通信的结构原理图；

图2是现有技术二中GPP、DSP和FPGA之间数据通信的结构原理图；

图3是现有技术三中GPP、DSP和FPGA之间数据通信的结构原理图；

图4是本发明数据通信装置在一实施例中的结构框图；

图5是本发明数据通信装置在又一实施例中的结构框图；

图6是本发明数据通信方法在一实施例中的流程框图；

图7是本发明数据通信方法在又一实施例中的流程框图；

图8是本发明GPP、DSP和FPGA之间数据通信的结构原理图。

具体实施方式

本发明数据通信方法及数据通信装置，数据通信装置可以根据存储的接口函数建立与不同处理器中的算法组件的数据连接，则不同处理器中的算法组件之间可以通过本发明的数据通信装置建立数据连接，在更换处理器硬件平台时不需要对处理器中的算法组件本身进行修改，只需调整相应的存储的接口函数即可，可以提高处理器中的算法组件的可移植性。另外由于可以把处理器中的算法程序分为多个相对独立的小粒度的算法组件，由于该小粒度的算法组件功能单一，便于算法组件的重用，这样当需要用到处理器中的某个算法组件时可以只调用该算法组件，提高了处理器中的算法组件的可重用性。

下面结合附图对本发明的实施例做一详细的阐述。

实施例一

该实施例中，本发明的数据通信装置，如图5，包括：第一通信装置和第二通信装置，所述第一通信装置包括第一发送接收模块、第一处理模块和第一存储模块，所述第二通信装置包括第二数据连接模块、第二发送接收模块、第二处理模块和第二存储模块；所述第一发送接收模块和所述第二发送接收模块连接；

第一存储模块存储有第一路由表及接口函数，该第一路由表为算法组件的逻辑地址与处理器的对应关系；每个处理器中包括多个算法组件，根据该第一路由表可以查到与算法组件的逻辑地址对应的处理器；

第二存储模块存储有第二路由表及接口函数，该第二路由表为第二处理器中的算法组件的逻辑地址与其他处理器的对应关系；每个处理器中包括多个算法组件，根据该第二路由表可以查到与算法组件的逻辑地址对应的处理器；

第一发送接收模块根据所述第一存储模块存储的接口函数建立与第一处理器中的算法组件的数据连接；第二发送接收模块，根据所述第二存储模块存储的接口函数建立与第二处理器中的算法组件的数据连接；在该第一处理器及第二处理器中都有很多小粒度的算法组件，每个算法组件的功能单一，第一处理器中的算法组件可以调用所述第一存储模块存储的接口函数，通过该接口函数第一发送接收模块可以建立与第一处理器中的算法组件的数据连接；第二处理器中的算法组件可以调用所述第二存储模块存储的接口函数，通过该接口函数第二发送接收模块可以建立与第二处理器中的算法组件的数据连接；另外，在一实施例中，该第一处理器和第二处理器可以为GPP；

所述第一处理器中的第一算法组件将其构造的第一数据包通过第一通信装置和第二通信装置发送到第二处理器中的相应的算法组件的数据通信过程如下：

第一发送接收模块在建立与所述第一处理器中的算法组件的数据连接后，接收所述第一处理器中的第一算法组件发送的第一数据包，并将该第一数据包发送给所述第一处理模块；该第一数据包包括业务数据和所述第一数据包的目的逻辑地址，该第一数据包的目的逻辑地址为接收该第一数据包的算法组件的逻辑地址，即为该第一数据包要到达的算法组件的逻辑地址；所述业务数据可以为算法组件输出的数据，逻辑地址可以为算法组件的标识信息；在一实施例中，所述第一数据包还可以包括业务数据及第一数据包的目的逻辑地址所在的字节数信息，这样第一处理模块在解析所述第一数据包时可以根据字节数信息很方便的获取第一数据包的目的逻辑地址；当然也可以按预定格式来设定第一数据包的目的逻辑地址和业务数据所在的字节数信息，这样在解析时根据预定格式即可获取第一数据包的目的逻辑地址；

第一处理模块，与所述第一发送接收模块连接，用于解析所述第一数据包，获取所述第一数据包的目的逻辑地址，查询所述第一路由表，在所述第一数据包的目的逻辑地址和所述第二处理器中的算法组件的逻辑地址一致时，通知所述第一发送接收模块将所述第一数据包发送到所述第二发送接收模块；所述第二发送接收模块将所述第一数据包发送到所述第二处理模块；

第二处理模块，与所述第二发送接收模块连接，用于解析所述第一数据包，获取所述第一数据包的目的逻辑地址，查询所述第二处理器中的算法组件的逻辑地址，通知所述第二发送接收模块将所述第一数据包发送到与所述第一数据包的目的逻辑地址一致的第二处理器中的算法组件。

所述第二处理器中的第二算法组件将其构造的第二数据包通过第二通信装置和第一通信装置发送到第一处理器中的相应的算法组件的数据通信过程如下：

所述第二发送接收模块在建立与第二处理器中的算法组件的数据连接后，接收所述第二处理器中的第二算法组件发送的第二数据包，并将该第二数据包发送给所述第二处理模块；该第二数据包包括业务数据和第二数据包的目的逻辑地址，该第二数据包的目的逻辑地址为接收该第二数据包的算法组件的逻辑地址，即为该第二数据包要到达的算法组件的逻辑地址；所述业务数据可以为算法组件输出的数据，逻辑地址可以为算法组件的标识信息；在一实施例中，所述第二数据包还可以包括业务数据及第二数据包的目的逻辑地址所在的字节数信息，这样第二处理模块在解析所述第二数据包时可以根据字节数信息很方便的获取第二数据包的目的逻辑地址；当然也可以按预定格式来设定第二数据包的目的逻辑地址和业务数据所在的字节数信息，这样在解析时根据预定格式即可获取第二数据包的目的逻辑地址；

所述第二处理模块，解析所述第二数据包，获取所述第二数据包的目的逻辑地址，查询所述第二路由表，在所述第二数据包的目的逻辑地址和所述第一处理器中的算法组件的逻辑地址一致时，通知所述第二发送接收模块将所述第二数据包发送到所述第一发送接收模块；所述第一发送接收模块将所述第二数据包发送到所述第一处理模块；

所述第一处理模块，用于解析所述第二数据包，获取所述第二数据包的目的逻辑地址，查询所述第一处理器中的算法组件的逻辑地址，通知所述第一发送接收模块将所述第二数据包发送到与所述第二数据包的目的逻辑地址一致的第一处理器中的算法组件。

需要说明的是，在该实施例中只是示出了数据通信装置包括第一通信装置和第二通信装置，其可以建立第一处理器和第二处理器之间的数据通信，在具体应用时，本发明数据通信装置还可以包括多个具有第一通信装置和第二通信装置相同功能的模块，这样即可建立多个处理器之间的数据通信。

由上可知，该实施例中的数据通信装置可以根据存储的接口函数建立与不同处理器中的算法组件的数据连接，在更换处理器硬件平台时不需要对处理器中的算法组件本身进行修改，只需调整相应的存储的接口函数即可，可以提高处理器中的算法组件的可移植性。另外由于可以把处理器中的算法程序分为多个相对独立的小粒度的算法组件，由于该小粒度的算法组件功能单一，便于算法组件的重用，这样当需要用到处理器中的某个算法组件时可以只调用该算法组件，提高了处理器中的算法组件的可重用性。

在一实施例中，所述第二处理器可以为DSP或FPGA处理器，此时所述第二存储模块还存储有第二映射关系表，该第二映射关系表为所述第二处理器中的算法组件和数据接收处理函数的对应关系；

所述第二发送接收模块将所述第一数据包发送到与所述第一数据包的目的逻辑地址一致的所述第二处理器中的算法组件，具体可以为：

如果所述第一数据包的目的逻辑地址和所述第二处理器中的第三算法组件的逻辑地址一致，则查询所述第二映射关系表，获取与所述第三算法组件对应的数据接收处理函数，将该第一数据包通过所述对应的数据处理接收函数发送到所述第三算法组件。

同样，所述第一处理器也可以为DSP或FPGA处理器，此时所述第一存储模块还存储有第一映射关系表，该第一映射关系表为所述第一处理器中的算法组件和数据接收处理函数的对应关系；

所述第一发送接收模块将所述第二数据包发送到与所述第二数据包的目的逻辑地址一致的所述第一处理器中的算法组件，具体为：

如果所述第二数据包的目的逻辑地址和所述第一处理器中的第四算法组件的逻辑地址一致，则查询所述第一映射关系表，获取与所述第四算法组件对应的数据接收处理函数，将该第二数据包通过所述对应的数据处理接收函数发送到所述第四算法组件。

实施二

如图4，该实施例中，本发明的数据通信装置包括存储模块，用于存储路由表及接口函数，该路由表为算法组件的逻辑地址与处理器的对应关系，每个处理器中包括多个算法组件，根据该路由表可以查到与算法组件的逻辑地址对应的处理器；

发送接收模块，与所述存储模块连接，用于根据所述存储模块存储的接口函数建立与至少两个处理器中的算法组件的数据连接；在建立与至少两个处理器中的算法组件的数据连接后，接收其中一个处理器中的第一算法组件发送的数据包，并将该数据包发送给处理模块，该数据包包括业务数据和数据包的目的逻辑地址，该数据包的目的逻辑地址为接收该数据包的算法组件的逻辑地址，即为该数据包要到达的算法组件的逻辑地址；在每个处理器中可以有很多小粒度的算法组件，每个算法组件的功能单一，每个处理器中的算法组件可以调用所述存储的接口函数，通过所述接口函数可以建立与处理器中的算法组件的数据连接；另外，在一实施例中，上述所述处理器可以为GPP处理器；

处理模块，分别与所述存储模块和发送接收模块连接，用于解析所述数据包，获取所述数据包的目的逻辑地址；在所述数据包的目的逻辑地址和对应的处理器中的算法组件的逻辑地址一致时，通知所述发送接收模块将所述数据包发送到所述对应的处理器中的算法组件。每个处理器中包括多个算法组件，根据该路由表可以查到与算法组件的逻辑地址对应的处理器。

在一实施例中，所述业务数据可以为算法组件输出的数据，逻辑地址可以为算法组件的标识信息；在一实施例中，所述数据包还可以包括业务数据及数据包的目的逻辑地址所在的字节数信息，这样处理模块在解析所述数据包时可以根据字节数信息很方便的获取数据包的目的逻辑地址；当然也可以按预定格式来设定数据包的目的逻辑地址和业务数据所在的字节数信息，这样在解析时根据预定格式即可获取数据包的目的逻辑地址。

在一实施例中，所述处理器可以为DSP或FPGA，此时所述存储模块还存储有映射关系表，该映射关系表为算法组件与数据接收处理函数的对应关系；

所述发送接收模块将所述数据包发送到与所述数据包的目的逻辑地址一致的所述对应的处理器中的算法组件，具体为：

如果所述数据包的目的逻辑地址和所述对应的处理器中的第二算法组件的逻辑地址一致，则查询所述映射关系表，获取与所述第二算法组件的逻辑地址对应的数据接收处理函数，将所述数据包通过所述对应的数据处理接收函数发送到所述第二算法组件。

与该实施例中的数据通信装置对应，本发明的数据通信方法，如图7，包括：

S201、通过存储的接口函数分别建立与至少两个处理器中的算法组件的数据连接；在每个处理器中可以有很多小粒度的算法组件，每个算法组件的功能单一，每个处理器中的算法组件可以调用所述存储的接口函数，通过所述接口函数可以建立与处理器中的算法组件的数据连接；另外，在一实施例中，该第一处理器可以为GPP处理器；

S202、接收其中一个处理器中的第一算法组件发送的数据包，该数据包包括业务数据和该数据包的目的逻辑地址，该数据包的目的逻辑地址为接收该数据包的算法组件的逻辑地址，即为该数据包要到达的算法组件的逻辑地址；在一实施例中，所述数据包还可以包括业务数据及数据包的目的逻辑地址所在的字节数信息，这样在解析所述数据包时可以根据字节数信息很方便的获取数据包的目的逻辑地址；当然也可以按预定格式来设定数据包的目的逻辑地址和业务数据所在的字节数信息，这样在解析时根据预定格式即可获取数据包的目的逻辑地址；

S203、解析所述数据包，获取该数据包的目的逻辑地址，查询预先建立的路由表，该路由表为算法组件的逻辑地址与处理器的对应关系；每个处理器中包括多个算法组件，根据该路由表可以查到与算法组件的逻辑地址对应的处理器；

S204、在所述数据包的目的逻辑地址和对应的处理器中的算法组件的逻辑地址一致时，将该数据包发送到所述对应的处理器中的算法组件。

在一实施例中，所述处理器可以为DSP或FPGA处理器，此时将该数据包发送到所述对应的处理器中的算法组件，具体为：

查询预先建立的映射关系表，该映射关系表为算法组件和数据接收处理函数的对应关系；

如果所述数据包的目的逻辑地址和所述对应的处理器中的第二算法组件的逻辑地址一致，则查询所述映射关系表，获取与所述第二算法组件的逻辑地址对应的数据接收处理函数，将所述数据包通过所述对应的数据处理接收函数发送到所述第二算法组件。

实施例三

该实施例中本发明的数据通信方法，如图6所示，其包括：

S101、通过存储的接口函数建立与第一处理器中的算法组件的数据连接；在该第一处理器中有很多小粒度的算法组件，每个算法组件的功能单一，第一处理器中的算法组件可以调用所述存储的接口函数，通过所述接口函数可以建立与第一处理器中的算法组件的数据连接；另外，在一实施例中，该第一处理器可以为GPP处理器；

S102、接收所述第一处理器中的第一算法组件发送的第一数据包，该第一数据包包括业务数据和第一数据包的目的逻辑地址，该第一数据包的目的逻辑地址为接收该第一数据包的算法组件的逻辑地址，即为该第一数据包要到达的算法组件的逻辑地址；在一实施例中，所述第一数据包还可以包括业务数据及第一数据包的目的逻辑地址所在的字节数信息，这样在解析所述第一数据包时可以根据字节数信息很方便的获取第一数据包的目的逻辑地址；当然也可以按预定格式来设定第一数据包的目的逻辑地址和业务数据所在的字节数信息，这样在解析时根据预定格式即可获取第一数据包的目的逻辑地址；

S103、解析所述第一数据包，获取该第一数据包的目的逻辑地址，查询预先建立的路由表，该路由表为所述第一处理器中的算法组件的逻辑地址与其他处理器的对应关系；每个处理器中包括多个算法组件，根据该路由表可以查到与算法组件的逻辑地址对应的处理器；

S104、在所述第一数据包的目的逻辑地址和对应的处理器中的算法组件的逻辑地址一致时，将所述第一数据包发送到所述对应的处理器中的算法组件；

S105、接收第二处理器发送的第二数据包，该第二数据包包括业务数据和所述第二数据包的目的逻辑地址，该第二数据包的目的逻辑地址为接收该第二数据包的算法组件的逻辑地址，即为该第二数据包要到达的算法组件的逻辑地址；

S106、解析所述第二数据包，获取所述第二数据包的目的逻辑地址，查询所述第一处理器中的算法组件的逻辑地址；

S107、将该第二数据包发送到与所述第二数据包的目的逻辑地址一致的所述第一处理器中的算法组件。

在一实施例中，所述第一处理器可以为DSP或FPGA处理器，此时将该第二数据包发送到与所述第二数据包的目的逻辑地址一致的所述第一处理器中的算法组件，具体为：

查询预先建立的映射关系表，该映射关系表为所述第一处理器中的算法组件和数据接收处理函数的对应关系；

如果所述第一处理器中的第三算法组件与所述第二数据包的目的逻辑地址一致，则根据所述映射关系表获取与所述第三算法组件对应的数据接收处理函数，将该第二数据包通过所述对应的数据处理接收函数发送到所述第三算法组件。

实施例四

该实施例为一具体应用实施例，如图8，其处理器分别为GPP、DSP和FPGA，即GPP、DSP和FPGA之间进行数据通信，在GPP、DSP和FPGA上分别设置有GPP数据通信装置、DSP数据通信装置、FPGA数据通信装置；GPP上的算法组件1、算法组件2......算法组件n通过COBRA软总线与GPP数据通信装置连接，GPP数据通信装置提供有统一的API接口与GPP上的算法组件进行数据通信；GPP数据通信装置通过硬件总线与DSP数据通信装置和FPGA数据通信装置连接，DSP数据通信装置也通过硬件总线与FPGA数据通信装置连接；DSP数据通信装置提供有API接口分别与DSP中的算法组件A和算法组件B(该图中只是示出了两个算法组件，实际中DSP还可以有很多算法组件)连接，FPGA数据通信装置也提供有API接口与FPGA上的算法组件C和算法组件D(该图中只是示出了两个算法组件，实际中DSP还可以有很多算法组件)连接。算法组件1、算法组件2......算法组件n及算法组件A、B、C、D是将GPP、DSP、FPGA上的算法程序分成多个小粒度的算法组件，各个算法组件可以实现单一功能的算法程序。

GPP数据通信装置、DSP数据通信装置和FPGA数据通信装置的功能与实施例一中的第一通信装置或第二通信装置的功能一致。GPP中的算法组件和DSP中的算法组件进行数据通信的过程如下：

GPP数据通信装置通过其存储的接口函数建立与所述GPP中的算法组件的数据连接，该接口函数可以供GPP中的算法组件进行调用；DSP数据通信装置通过其存储的接口函数建立与所述DSP中的算法组件的数据连接，该接口函数可以供DSP中的算法组件进行调用；FPGA数据通信装置通过其存储的接口函数建立与所述FPGA中的算法组件的数据连接，该接口函数可以供FPGA中的算法组件进行调用；

GPP中的算法组件1将其发送的业务数据和目的逻辑地址及目的逻辑地址和业务数据的字节数信息构造成数据包1，该算法组件1通过调用GPP数据通信装置存储的接口函数将该数据包1发送到GPP数据通信装置，同时将算法组件1的目的逻辑地址与其他处理器的对应关系写入到GPP抽象层存储的路由表中。

GPP数据通信装置接收该数据包1，解析所述数据包1，获取该数据包1的目的逻辑地址，查询所述GPP中的路由表，获取该数据包1的目的逻辑地址对应的处理器，如果该数据包1的目的逻辑地址对应DSP，则将该数据包1发送到DSP数据通信装置；

DSP数据通信装置接收该数据包1，解析所述数据包1，获取该数据包1的目的逻辑地址，查询DSP中预先建立的映射关系表，该映射关系表存储的是DSP上的算法组件与数据接收处理函数的对应关系；

如果DSP上的算法组件A的逻辑地址和该数据包1的目的逻辑地址一致，则根据该DSP中的映射关系表获取算法组件A对应的数据接收处理函数，并将该数据包1通过所述对应的数据接收处理函数发送到所述算法组件A；

该算法组件A接收到所述数据包1后，解析所述数据包1，得到其业务数据。

DSP中的算法组件B将其业务数据及目的逻辑地址、逻辑地址和业务数据的字节数信息构造成数据包2，通过调用DSP数据通信装置存储的接口函数将所述数据包2发送到DSP数据通信装置，同时算法组件B将数据包2的目的逻辑地址和其他处理器的对应关系写入到DSP数据通信装置中的路由表；

DSP数据通信装置接收该数据包2，解析所述数据包2，获取数据包2的目的逻辑地址，查询DSP中的路由表，获取该数据包2的目的逻辑地址对应的处理器；如果该数据包2的目的逻辑地址对应GPP，则将该数据包2发送到GPP数据通信装置；

GPP数据通信装置接收该数据包2，解析所述数据包2，获取数据包2的目的逻辑地址，查询所述GPP中的算法组件的逻辑地址，如果算法组件2的逻辑地址和数据包2的目的逻辑地址一致，则将所述数据包2发送到所述算法组件2。

该算法组件2接收该数据包2，解析所述数据包2，获取到其业务数据。

FPGA通过FPGA数据通信装置和GPP数据通信装置也可以与GPP进行数据通信，FPGA通过FPGA数据通信装置和DSP数据通信装置也可以与DSP进行数据通信，FPGA数据通信装置的功能和DSP数据通信装置的功能一致，再次不赘述。

以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。

Claims (1)

1.一种数据通信装置，其特征在于，包括：第一通信装置和第二通信装置，所述第一通信装置包括第一发送接收模块、第一处理模块和第一存储模块，所述第二通信装置包括第二发送接收模块、第二处理模块和第二存储模块；所述第一发送接收模块和所述第二发送接收模块连接；第一存储模块存储有第一路由表及接口函数，该第一路由表为算法组件的逻辑地址与处理器的对应关系；

第二存储模块存储有第二路由表及接口函数，该第二路由表为算法组件的逻辑地址与处理器的对应关系；

第一发送接收模块根据所述第一存储模块存储的接口函数建立与第一处理器中的算法组件的数据连接；第二发送接收模块，根据所述第二存储模块存储的接口函数建立与第二处理器中的算法组件的数据连接；所述第一处理器为数字信号处理硬件平台中的GPP、DSP或FPGA；所述第二处理器为数字信号处理硬件平台中的GPP、DSP或FPGA；

第一发送接收模块在建立与所述第一处理器中的算法组件的数据连接后，接收所述第一处理器中的第一算法组件发送的第一数据包，该第一数据包包括业务数据和该第一数据包的目的逻辑地址，该第一数据包的目的逻辑地址为接收所述第一数据包的算法组件的逻辑地址；及接收第二发送接收模块发送的所述第二处理器中的第二算法组件发送的第二数据包，该第二数据包包括业务数据和该第二数据包的目的逻辑地址，该第二数据包的目的逻辑地址为接收所述第二数据包的算法组件的逻辑地址；并将所述第一数据包和第二数据包发送给所述第一处理模块；

第一处理模块，与所述第一发送接收模块连接，用于解析所述第一数据包，获取所述第一数据包的目的逻辑地址，查询所述第一路由表，在所述第一数据包的目的逻辑地址和所述第二处理器中的算法组件的逻辑地址一致时，通知所述第一发送接收模块将所述第一数据包发送到所述第二发送接收模块；及解析所述第二数据包，获取所述第二数据包的目的逻辑地址，查询所述第一处理器中的算法组件的逻辑地址，通知所述第一发送接收模块将所述第二数据包发送到与所述第二数据包的目的逻辑地址一致的第一处理器中的算法组件；

第二发送接收模块在建立与所述第二处理器中的算法组件的数据连接后，接收所述第二处理器中的第二算法组件发送的第二数据包；及接收所述第一发送接收模块发送的所述第一数据包；并将所述第一数据包和第二数据包发送给所述第二处理模块；

第二处理模块，与所述第二发送接收模块连接，用于解析所述第一数据包，获取所述第一数据包的目的逻辑地址，查询所述第二处理器中的算法组件的逻辑地址，通知所述第二发送接收模块将所述第一数据包发送到与所述第一数据包的目的逻辑地址一致的第二处理器中的算法组件；及解析所述第二数据包，获取所述第二数据包的目的逻辑地址，查询所述第二路由表，在所述第二数据包的目的逻辑地址和所述第一处理器中的算法组件的逻辑地址一致时，通知所述第二发送接收模块将所述第二数据包发送到所述第一发送接收模块；

所述第二存储模块还存储有第二映射关系表，该第二映射关系表为所述第二处理器中的算法组件和数据接收处理函数的对应关系；

所述第二发送接收模块将所述第一数据包发送到与所述第一数据包的目的逻辑地址一致的所述第二处理器中的算法组件，具体为：

如果所述第一数据包的目的逻辑地址和所述第二处理器中的第三算法组件的逻辑地址一致，则查询所述第二映射关系表，获取与所述第三算法组件对应的数据接收处理函数，将该第一数据包通过所述对应的数据处理接收函数发送到所述第三算法组件；

所述第一存储模块还存储有第一映射关系表，该第一映射关系表为所述第一处理器中的算法组件和数据接收处理函数的对应关系；

所述第一发送接收模块将所述第二数据包发送到与所述第二数据包的目的逻辑地址一致的所述第一处理器中的算法组件，具体为：

如果所述第二数据包的目的逻辑地址和所述第一处理器中的第四算法组件的逻辑地址一致，则查询所述第一映射关系表，获取与所述第四算法组件对应的数据接收处理函数，将该第二数据包通过所述对应的数据处理接收函数发送到所述第四算法组件。

Images