CN101675394A

CN101675394A - 自适应功率管理方法和系统

Info

Publication number: CN101675394A
Application number: CN200880014619A
Authority: CN
Inventors: 闵胜基(Nmi)
Original assignee: DSM Solutions Inc
Current assignee: Suvolta Inc
Priority date: 2007-05-03
Filing date: 2008-05-02
Publication date: 2010-03-17
Also published as: WO2008137625A3; TW200903244A; WO2008137625A2; JP2010526380A

Abstract

一种系统包括集成电路，该集成电路包括接收供给电压的一个或多个晶体管。该系统还包括基准晶体管，该基准晶体管可操作来接收恒定电流，并产生根据温度或工艺变化而变化的基准电压，其中，基准晶体管相对于温度或工艺变化与一个或多个晶体管中的至少一个相似地运作。该系统还包括比较器，该比较器可操作来对基准电压与所接收的供给电压进行比较，并至少部分基于基准电压与所接收的供给电压之间的差异来产生输出。该系统还包括控制器，该控制器可操作来至少部分基于比较器的输出来调整所接收的供给电压。

Description

自适应功率管理方法和系统

技术领域

本发明一般地涉及电子电路，更具体地涉及集成电路的自适应功率管理方法和系统，其中，集成电路包括增强型JFET集成电路。

背景技术

作为过去数十年科技快速发展的结果，晶体管和其它半导体器件已经成为各种不同电子组件的基础构造块。晶体管的一个或多个操作特性可能受温度变化和工艺变化(process variation)的影响。在一些应用中，晶体管可能在整个操作温度和工艺变化范围内呈现不一致的性能。这种不一致性能可能导致过大的功耗和/或其它操作缺陷。

改进型晶体管器件相对于驱动电流可能具有很大的正温度系数。这在利用固定电源方案的高性能芯片设计方面可能是缺点。在驱动电流最低的最低温度处可能发生最低性能。如果使用较高的供给电压(supplyvoltage)，例如0.55V而不是0.5V，则可在低温下提高性能。但是在高温下，这可能不必要地浪费功率，并且潜在地导致热问题。在增强模式结型场效应晶体管(JFET)技术方面，栅极pn结二极管将由于负温度系数(～-2mV每摄氏度)而被更强地正向偏置，这可能导致栅极泄漏问题。

利用自适应供给电压方案，可以解决以上问题。此外，可将“很大的”和“正的”温度系数转换为改进型晶体管电路设计中的优点。可以使用温度传感来自适应地调整供给电压。在高芯片温度下，可以降低供给电压。而在低芯片温度下，可以提高供给电压，以使得可以在整个温度范围内将驱动电流保持相对恒定。因为针对给定性能目标，在较高温度下供给电压可以较低，所以较高温度下的功率耗散较低，从而得到在芯片的热设计和封装方面的优点。

发明内容

根据本发明一个实施例，一种系统包括集成电路，该集成电路包括接收供给电压的一个或多个晶体管。该系统还包括基准晶体管，该基准晶体管可操作来接收恒定电流，并产生根据温度或工艺变化而变化的基准电压，其中，基准晶体管相对于温度或工艺变化与一个或多个晶体管中的至少一个相似地运作(动作)。该系统还包括比较器，该比较器可操作来对基准电压与所接收的供给电压进行比较，并至少部分基于基准电压与所接收的供给电压之间的差异来产生输出。该系统还包括控制器，该控制器可操作来至少部分基于比较器的输出来调整所接收的供给电压。

根据本发明另一个实施例，一种方法包括向基准晶体管提供恒定电流。该方法还包括将与基准晶体管相关联的电压和集成电路的供给电压进行比较，其中，与基准晶体管相关联的电压在与基准晶体管相关联的温度降低时增大，而在与基准晶体管相关联的温度升高时减小，并且其中，与基准晶体管相关联的电压根据温度以近似2毫伏每摄氏度的速率变化。该方法还包括响应于与基准晶体管相关联的电压的变化而调整供给电压。

根据本发明各个实施例提供了许多技术优点。本发明的特定实施例可以取决于实施方式而展现以下优点中的一些或全部，或者不展现任何以下优点。在某些实施例中，可以在整个宽广温度范围内为一个或多个晶体管维持基本恒定的性能。在某些其它实施例中，可以使用片上结构来测量温度。在一些实施例中，可以降低功率耗散。

从以下附图、描述和权利要求中，本领域技术人员将很容易明了本发明的其它技术优点。此外，虽然上面列举了具体优点，但是各个实施例可以包括所列举的优点的全部或一些，或者不包括所列举的优点。

附图说明

为了更加完整地理解本发明及其优点，现在结合附图来参考以下描述，在附图中：

图1图示了用于自适应功率管理的示例系统的框图；

图2图示了pn结在不同温度下的电流和电压特性；

图3图示了可在数字逻辑电路中使用的示例JFET器件；

图4图示了用在自适应功率管理系统中的温度传感设备的一个示例实施例；

图5图示了一个示例功率管理系统；以及

图6是图示出用于自适应功率管理的一个示例方法的流程图。

具体实施方式

图1图示了用于自适应功率管理的示例系统10的框图。系统10的组件可以以任何合适的配置来放置或连接。在某些数字逻辑电路中，一个或多个改进型晶体管器件可以具有正温度系数。在较低温度下可能出现较低性能，而在较高温度下可能出现较高性能。自适应功率管理系统10可用来感测与这一个或多个器件中的至少一个相关联的温度，并自适应地调整电压供给以在整个温度范围内维持一致性能。在高芯片温度下可以降低供给电压，而在低芯片温度下可以提高供给电压。系统10包括数字逻辑12、电压源14、温度传感器16、控制器18和反馈环路20。

数字逻辑12可位于集成电路中，或者位于任何合适的位置。数字逻辑12可以包括可操作来执行一个或多个功能的一个或多个晶体管或者其它半导体组件。在某些实施例中，数字逻辑12可包括一个或多个结型场效应晶体管(JFET)。一些JFET可以具有低操作电压和低阈值电压。在一些实施例中，操作电压可以是0.5V或更低。

系统可被用于在温度变化或发生工艺变化时增大或减小供给电压，以确保晶体管在整个宽广的温度或工艺变化范围内的一致性能。像系统10一样的自适应功率管理系统可用来在数字逻辑12处或数字逻辑12附近的温度升高时减小供给电压，以及在数字逻辑12处或数字逻辑12附近的温度降低时增大供给电压。该系统还可在降低功耗的同时在整个温度范围内维持一致性能，例如，一致的操作速度和驱动电流。可使用片上结构来读取数字逻辑12附近的温度。

电压源14包括可操作来向数字逻辑12提供一个或多个电压的任何合适电路。在某些实施例中，电压源14可以向数字逻辑12提供大约0.3至0.7V的电压，以为一个或多个晶体管或其它半导体组件供电。在一些实施例中，电压源14向数字逻辑12内的诸如增强模式JFET之类的一个或多个晶体管的栅极端子提供电压。在某些其它实施例中，电压源14可以向数字逻辑12提供一电压，并且数字逻辑12内的适当电路可以将该电压转换为更高和/或更低电压以供在数字逻辑12内使用。

温度传感器16包括可操作来检测、传感数字逻辑12处或数字逻辑12附近的一个或多个温度变化或者以其他方式对温度变化作出响应的任何合适组件或组件集合。在一些实施例中，温度传感器16可以包括片上半导体结构，例如用于感测目的的晶体管或二极管。例如，温度传感器16可以包括对温度变化起反应的二极管。二极管pn结两端的电压可能随温度变化而变化，该电压可以在诸如反馈环路20之类的反馈环路中用于调整由电压源14提供的电压。温度传感器16还可以包括对温度变化作出响应的基准晶体管。基准晶体管的响应可被感测并用于调整由电压源14提供的电压。在某些实施例中，基准晶体管可以与数字逻辑12中的至少一个晶体管相同。在某些实施例中，基准晶体管可以包括以大约0.5V的操作电压操作的增强模式JFET。

控制器18包括对电压源14所提供的电压进行调整的硬件、软件和固件的任何合适组合。控制器18可以响应于来自温度传感器16的一个或多个信号来调整电压源14。在某些实施例中，控制器18可以包括反馈环路的一部分。

反馈环路20包括温度传感器16、控制器18和电压源14。反馈环路20可用于在温度变化时，测量并随后调整与数字逻辑12相关联的一个或多个电压。反馈环路20可实时地或者以设定间隔周期性地调整电压。

在某些实施例中，系统10还可对工艺和电压变化进行补偿。例如，由电压源14提供的电压可能由于器件缺陷或限制而轻微波动。这些波动进而可能提高或降低数字逻辑12内的一个或多个器件的温度。温度传感器16可以检测这些温度变化，并且控制器18可以使用该信息来更改电压源14所提供的电压。系统10因而可以补偿电压源14中的波动和变化。

在某些实施例中，系统10还可以补偿一个或多个半导体器件内的工艺变化。工艺变化可能导致半导体器件的一个或多个特性因器件不同而不同，例如电压阈值。系统10可以采用包括与数字逻辑12内的那些器件相似的一个或多个半导体器件的传感器，其可用于减小工艺变化的影响。

图2图示了低功率JFET器件的pn结在两个示例温度下的电流和电压特性。在某些实施例中，当电流恒定时，pn结二极管电压减小大约2mV/℃。恒定电流在图上通过虚线表示。如图所示，在更高温度下，电流/电压曲线向左移动，从而导致电压降低(在恒定电流的情况下)。在恒定电流的情况下，温度越高则电压越低。该电压可被监控并用于热管理。

图3图示了可用在数字逻辑电路中的示例JFET器件90。JFET器件90并不按比例绘制，并且可以包括其它结构，但仍然落在本发明的范围内。器件90包括p型衬底93和n型衬底98、源极94、漏极95、栅极92和pn结二极管96。当使用pn结二极管96的电流进行控制时，可以防止二极管的正向偏压(forward biasing)。在诸如增强模式JFET技术之类的某些低压技术中，栅极92和源极94之间(或者背栅极和源极94之间)的pn结的强正向偏压可能导致器件不操作。通过pn结二极管96来进行控制可以防止这个问题。同时，高温操作与低温操作之间的速度差可以变得更小。

图4图示了用于在自适应功率管理系统10中使用的温度传感器16的一个示例实施例。传感器16可以包括可操作来测量一个或多个半导体器件处或其附近的温度的任意的一个或多个组件。在某些实施例中，多个传感器可被实现为在芯片上的不同特定位置处具有不同最佳供给电压。

传感器16包括基准晶体管54。在此实施例中，基准晶体管54包括与接地节点56相连的源极端子72和漏极端子74。基准晶体管54还包括与恒定电流源52相连的栅极端子70。虽然未在图4中示出，但是基准晶体管54还可以包括可连接到地的本体端子(body terminal)。在图示实施例中，基准晶体管54是p型JFET。在某些实施例中，基准晶体管54应当与包括数字逻辑12的一个或多个晶体管中的至少一个相似。如果基准晶体管54与数字逻辑12中的晶体管相似地对温度变化起反应，则基准晶体管54可被监控并被用作反馈环路20的一部分来调整电压源14。与基准晶体管54相关联的电压，例如在栅极pn结两端的电压，可以随着温度变化而变化，并且该变化可在反馈环路20中用于修正电压源14以补偿这些温度变化。

恒定电流源52操作来向基准晶体管54的栅极端子70提供恒定电流。恒定电流源52包括可操作来执行该功能的任何组件或组件系统，例如，简单的晶体管电流源。恒定电流源52可连接到一个或多个电压节点，例如节点58，其向恒定电流源52供电。

传感器16还可以包括比较器60。比较器60可用作(正或负)反馈环路的一部分，反馈环路对电压源14进行调整以补偿一个或多个温度变化。在此示例实施例中，比较器60包括输入节点66，输入节点66接收基准晶体管54的栅极端子70处的电压作为输入。比较器60还包括输入节点64，输入节点64接收由数字逻辑电路12内的一个或多个晶体管使用的供给电压62作为输入。在某些实施例中，该供给电压62被施加于数字逻辑12内的一个或多个JFET的栅极端子。供给电压62可从电压源14输出(如图4所示)，或者可以来自数字逻辑12内部。比较器60对供给电压62与耦合到输入节点66的、基准晶体管54的栅极端子70处的电压进行比较。比较器60至少部分基于供给电压62与输入节点66处的基准电压之间的差异来向节点68输出电压。节点68处的输出电压按照比较器的两个输入节点64与66处的电压之间的差异而改变。节点68处的输出电压可被馈送给控制器18，并在反馈环路20中用于更改供给电压62，直到(输入节点64与66处的)比较器的两个输入电压落在相互可接受的范围内为止。

控制器18可接收节点68处的输出电压，并至少部分基于节点68处的电压值来向上或向下调整电压源14。在某些实施例中，该调整对供给电压62进行更改直到其近似等于基准晶体管54的栅极端子70处的电压为止。

在操作时，传感器16如下所示地工作。基准晶体管54接收来自恒定电流源52的恒定电流。基准晶体管54包括在其栅极端子与晶体管沟道之间的pn结。来自恒定电流源52的电流流经该pn结并在栅极端子处产生电压。如果基准晶体管54处或基准晶体管54附近的温度恒定，并且来自恒定电流源52的电流恒定，则基准晶体管54的栅极端子70处的电压也将相对恒定。

随着温度升高，基准晶体管54的pn结二极管电压在电流恒定时以大约2mV/℃降低。可使用该关系响应于一个或多个温度变化来更改电压源14。例如，当pn结二极管电压降低时，比较器60在输入节点66处接收该降低的电压。供给电压62现在将大于节点66处的晶体管基准电压，并且比较器60将至少部分基于该差异来在节点68处输出电压。节点68处的电压随后可被诸如控制器18之类的其它组件用于自适应地调整电压源14以降低供给电压62，直到其近似等于基准晶体管54的栅极端子70处的基准电压为止。

如果温度降低，将发生相反的效果。基准晶体管54的pn结二极管电压升高，并且比较器60在输入端子66处接收该升高的电压。比较器60与控制器18随后可操作来提高供给电压62，直到其近似等于基准晶体管54的栅极端子70处的基准电压为止。

因此，随着温度升高，数字逻辑电路12中的一个或多个晶体管的速度或驱动电流也增大。为了防止过大的功率耗散并在整个温度范围内产生更加一致的速度和驱动电流，系统10可用来减小用于使数字逻辑12中的一个或多个晶体管操作的供给电压62。可实施这个动作来随着温度升高而减慢晶体管或者降低晶体管的驱动电流，这可以防止对晶体管造成破坏并且还可以防止晶体管的正向偏压。此外，由于晶体管以较低的供给电压62操作，所以可以降低功耗。相反，随着温度降低，晶体管的速度或驱动电流也可能降低。在该情形下，本发明可用于提高供给电压62以增大晶体管的速度或驱动电流，以确保在整个宽广温度范围内的一致性能。在某些实施例中，芯片温度范围-10℃至125℃可引起供给电压高达400mV的自适应调整。例如，依据温度变化，可将供给电压调整到300mV和700mV之间的任何值。

传感器16还操作来将数字逻辑12内的晶体管的栅极pn结电压保持在接通电压(cut-in voltage)以下。随着温度升高，接通电压降低，并且存在晶体管可能变为正向偏置的风险。但是，在温度升高时供给电压62被降低，这降低了晶体管变为正向偏置的风险。相反，随着温度降低，接通电压增大，因而供给电压62可被增大而不存在正向偏置晶体管的风险。

图5图示了示例功率管理系统100。功率管理系统100的组件可以以任何合适配置来放置或连接。系统100至少部分基于温度变化来生成控制信号118以调整供给电压。功率管理系统100包括脉冲宽度调制器(PWM)102、传感器104、数字逻辑106、晶体管110和112、电感器114、电容器116和恒温环境122。

在功率管理系统100中，可使用传感器104来检测数字逻辑106附近的温度变化。传感器104和数字逻辑106处于恒温环境122中，这意味着传感器104处的温度处于或接近数字逻辑106的温度。因为它们接近相同温度，所以传感器104所检测到的温度变化可被用于调整在节点126处供给数字逻辑106的电压。

当传感器104检测到温度变化时，向PWM 102发送控制信号118。PWM 102使用控制信号118来判断如何调整供给数字逻辑106的电压。PWM 102可以至少部分基于控制信号118来输出一个或多个信号。PWM102所输出的信号可被用于选择性地导通和截止晶体管110和112，以在节点124处产生适当电压。晶体管110与外部电压源108和节点124耦合。晶体管112与节点124和接地节点120耦合。

在节点124处产生的电压可由电感器114和电容器116滤波。该L-C滤波器可用于减小节点126处的电压纹波。这样，PWM 102使用控制信号118来判断应当向上还是向下调整在节点126处供给数字逻辑106的电压。PWM 102的输出在节点124处产生适当电压，并且该电压经过滤波然后被发送到节点126，在节点126处该电压可由数字逻辑106使用。通过这个处理，功率管理系统100可操作来至少部分基于在数字逻辑106附近测得的温度来调整数字逻辑106的供给电压，以在整个温度范围内维持恒定性能。

图6是图示出自适应功率管理系统10的一个示例方法300的流程图。具体地，所图示的方法可响应于一个或多个温度变化来调整电压源14。在适当的情况下，图6所图示的步骤可被组合、修改或者删除。还可以向该示例操作添加额外步骤。此外，可以任何顺序来执行所描述的步骤。

方法开始于步骤310。在步骤S310中，向基准晶体管54提供恒定电流。在某些实施例中，基准晶体管54与数字逻辑12内的一个或多个晶体管中的至少一个相似。基准晶体管54还包括针对一个或多个温度变化以大约-2mV/℃进行调整的电压。

在步骤320中，监控对温度变化起反应的基准晶体管54的电压。在某些实施例中，该电压可以是在基准晶体管54的栅极端子70处的电压。可以以各种方式来监控基准电压。在一些实施例中，可以监控随着温度变化的pn结电压。

在步骤330中，可将基准晶体管54的基准电压与用于数字逻辑12的供给电压62相比较。可以使用比较器60，比较器60接受基准晶体管54的基准电压和供给电压62作为输入。比较器60可以至少部分基于基准晶体管54的基准电压与供给电压之间的差异来输出值。该值可在反馈环路20中用于调整供给电压62。

在步骤340中，对基准晶体管54的基准电压与供给电压进行比较以判断它们是否近似相等。如果它们近似相等，则不需做任何调整，如步骤350所示。如果电压不近似相等，则方法继续到步骤360。在这种情况下“近似相等”指的是电压相互在对于系统的所需操作而言可接受的范围内。该范围可以取决于数字逻辑12或者正在监控的任何其它电路的细节而变化。

在步骤360中，对基准晶体管54的基准电压与供给电压62进行比较以判断哪个更大。如果基准电压更大，则电路温度必然已降低，并且可以在步骤370增大供给电压62，以使得数字逻辑12中的晶体管的速度和驱动电流也可以增大。供给电压62的增大可有助于阻遏温度降低的效果，从而在整个温度范围内为数字逻辑12中的晶体管提供更加恒定的性能。

如果基准晶体管54的基准电压低于供给电压62，则电路的温度必然已升高，并且可在步骤380中减小供给电压62，以同样减小数字逻辑12中的晶体管的速度和驱动电流。这可以防止晶体管的过大功耗。还可以防止数字逻辑12中的一个或多个晶体管的正向偏压。还可以在温度升高时允许更加恒定的晶体管性能。

比较器60的输出可被用作连续地调整供给电压62的反馈环路20的输入，直到供给电压62近似匹配基准晶体管54的电压为止。随着基准晶体管54的基准电压增大，供给电压62可被增大。随着基准晶体管54的基准电压减小，供给电压62可被减小。可在环路中连续执行步骤310-380，以使得可针对任何温度变化来自适应地调整供给电压62。可以以任何合适的时间间隔来进行对供给电压62的调整。

虽然已经结合若干实施例描述了本发明，但是，本领域技术人员可得到启示而进行大量改变、变更、更改、变换和修改，并且本发明意欲包含落在权利要求的范围内的这些改变、变更、更改、变换和修改。

Claims

1.一种系统，包括：

集成电路，该集成电路包括接收供给电压的一个或多个晶体管；

基准晶体管，可操作来接收恒定电流，并产生根据温度或工艺变化而变化的基准电压，其中，所述基准晶体管相对于温度或工艺变化与所述一个或多个晶体管中的至少一个相似地运作；

比较器，可操作来对所述基准电压与所接收的供给电压进行比较，并至少部分基于所述基准电压与所接收的供给电压之间的差异来产生输出；以及

控制器，可操作来至少部分基于所述比较器的输出来调整所接收的供给电压。

2.根据权利要求1所述的系统，其中，所述基准电压以近似2毫伏每摄氏度的速率减小。

3.根据权利要求1所述的系统，其中，所述基准晶体管包括增强模式JFET。

4.根据权利要求3所述的系统，其中，所述基准晶体管包括与接地节点耦合的漏极端子和源极端子。

5.根据权利要求1所述的系统，其中，所述基准晶体管在栅极端子处接收所述恒定电流。

6.根据权利要求1所述的系统，其中，所述供给电压在0.3V和0.7V之间。

7.根据权利要求1所述的系统，其中，所述供给电压不超过所述一个或多个晶体管的pn结正向偏置电压。

8.根据权利要求1所述的系统，其中，所述控制器在所述基准晶体管的温度升高时降低所述供给电压，并在所述基准晶体管的温度降低时提高所述供给电压。

9.根据权利要求1所述的系统，其中，所述控制器在所述基准晶体管的接通电压由于工艺变化而降低时降低所述供给电压，并在所述基准晶体管的接通电压由于工艺变化而升高时提高所述供给电压。

10.根据权利要求1所述的系统，其中，所述控制器包括反馈环路，该反馈环路调整所述供给电压以近似匹配所述基准电压。

11.根据权利要求1所述的系统，其中，所述一个或多个晶体管的栅极端子可以接收近似等于所述供给电压的电压水平。

12.一种方法，包括：

向基准晶体管提供恒定电流；

将与所述基准晶体管相关联的电压和集成电路的供给电压进行比较，其中，与所述基准晶体管相关联的电压在与所述基准晶体管相关联的温度降低时或者在所述基准晶体管的接通电压由于工艺变化而降低时增大，并且其中，与所述基准晶体管相关联的电压在与所述基准晶体管相关联的温度升高时或者在所述基准晶体管的接通电压由于工艺变化而升高时减小，并且其中，与所述基准晶体管相关联的电压根据温度以近似2毫伏每摄氏度的速率减小；以及

响应于与所述基准晶体管相关联的电压的变化而调整所述供给电压。

13.根据权利要求12所述的方法，其中，所述基准晶体管包括JFET。

14.根据权利要求12所述的方法，其中，反馈环路被用于调整所述供给电压，并且其中，所述反馈环路包括：

所述基准晶体管；

比较器，可操作来对与所述基准晶体管相关联的电压和所述供给电压进行比较；以及

控制器，可操作来响应于与所述基准晶体管相关联的电压的变化而调整所述供给电压。

15.根据权利要求12所述的方法，其中，所述基准晶体管包括JFET，所述JFET的源极端子和漏极端子与接地节点耦合。

16.根据权利要求12所述的方法，其中，所述供给电压在0.3V和0.7V之间。

17.根据权利要求12所述的方法，其中，所述集成电路包括一个或多个晶体管，并且其中，所述一个或多个晶体管中的至少一个具有与所述基准晶体管相同的器件结构。

18.根据权利要求17所述的方法，其中，所述集成电路中的所述一个或多个晶体管中的至少一个的栅极端子可以接收近似等于所述供给电压的电压水平。

19.根据权利要求12所述的方法，其中，与所述基准晶体管相关联的电压包括在所述基准晶体管的栅极端子处的电压。

20.根据权利要求12所述的方法，其中，对与所述基准晶体管相关联的电压和集成电路的供给电压进行比较包括：至少部分基于与所述基准晶体管相关联的电压和所述供给电压之间的差异来产生电压输出。

21.一种系统，包括：

集成电路，该集成电路包括一个或多个JFET，所述JFET在栅极端子处接收供给电压，其中，所述供给电压在0.3V和0.7V之间；

基准JFET，该基准JFET包括源极端子、漏极端子和附接于地的本体，所述基准JFET可操作来接收恒定电流，并在栅极端子处产生根据温度以近似2毫伏每摄氏度的速率变化的基准电压，其中，所述基准电压在温度降低时增大，并且在温度升高时减小；

其中，所述基准电压还作为所述基准JFET的工艺变化的函数而变化；

比较器，可操作来接收所述基准电压和所述供给电压作为输入，并且可操作来至少部分基于所述基准电压和所述供给电压之间的差异来产生输出；以及

控制器，可操作来使用所述比较器的输出来调整所述供给电压，直到该供给电压近似等于所述基准电压为止。