CN101674159B

CN101674159B - 一种解速率匹配的方法和装置

Info

Publication number: CN101674159B
Application number: CN 200910190657
Authority: CN
Inventors: 章伟; 彭贵福; 章恒
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2009-09-28
Filing date: 2009-09-28
Publication date: 2013-06-05
Anticipated expiration: 2029-09-28
Also published as: CN101674159A

Abstract

本发明公开了一种解速率匹配的方法和装置，所述方法包括：判断数据组是执行了打孔、执行了重复，或者无操作；对于无操作的数据组，直接输出该数据组；判断执行了操作的数据组中每个比特数据执行的操作：对于执行了打孔的数据组，判断数据组中每个比特数据是执行了打孔，或者无操作；对于执行了重复的数据组，判断数据组中每个比特数据是执行了重复，或者无操作；对于执行了打孔的比特数据，输出零；对于执行了重复的比特数据，饱和累加后输出；对于无操作的比特数据，直接输出。本发明可以减少解速率匹配时的误码率，提高解速率匹配的效率。

Description

一种解速率匹配的方法和装置

技术领域

本发明涉及通讯领域，特别涉及一种解速率匹配的方法和装置。

背景技术

速率匹配的目的是指对传输信道上的数据进行比特打孔(puncture)或重复(repeat)，以便使传输信道向物理信道映射时达到传输格式所要求的比特速率。打孔就是将当前的比特丢弃，同时将后面的比特依次前移一位，重复就是在当前比特和后面的比特之间插入一次当前比特。

解速率匹配目的是在接收端对通信中传输的数据进行解速率匹配打孔(rate de-matching puncture)或者解速率匹配重复(rate de-matchingrepeat)，恢复出本来的数据。解速率匹配打孔是恢复被丢弃的比特数据，解速率匹配重复是丢弃重复的比特数据。

如图1所示，第三代移动通信UMTS HSUPA符号级解码，包括解交织、解速率匹配、HARQ合并、译码块分段、Turbo译码、译码块级联以及CRC校验，具体可以参见3GPP国际协议标准3GPP 25212协议E-DCH传输信道编码的逆过程。

解速率匹配的位置如图1所示，解速率匹配的输入数据是解交织后的数据，解速率匹配的输出给HARQ合并模块使用，解速率匹配主要根据解速率匹配参数寄存器接收的参数完成解速率匹配重复或者打孔。

目前解速率匹配的方面的专利主要是针对UMTS R99业务并且大都采用软件方式实现，在处理多用户且高速HSUPA业务已经不适用，具体分析如下：

CN200710126089的一种解交织和解速率匹配的方法，主要是在解交织前先判断是否为解速率匹配重复，如果是，则直接进行解速率匹配重复并将数据丢掉从而来节省RAM资源，但是如果直接丢掉数据，则数据的误码率很高，对于高速的HSUPA是不可取的，并且采用软件实现在TTI为2ms的高速业务时，时延方面已经很难满足要求。

CN200410051373的用于宽带码分多址通信系统的解速率方法只提到在重复的时候进行饱和累加，而未涉及如何实现。

CN200810095576.5的数据速率匹配和解速率匹配的实现方法和装置，主要是适用TD-SCDMA多级速率匹配以及并行的实现，而在UMTS HUSPA中解速率打孔的情况下数据不能分离，此方法并不适用于UMTS HSUPA业务。

综上所述，可见现有技术主要存在以下缺陷：

主要采用软件实现速度比较慢，已经不能满足类似HSUPA等高速业务的解速率匹配。

解速率匹配的数据由系统比特、第一奇偶比特、第二奇偶比特交替构成，在数据打孔的情况下，由于解速率匹配的输入数据被打孔，丢弃了某些比特数据，数据已经不再按照系统比特、第一奇偶比特、第二奇偶比特的顺序排列，因此无法判别系统比特、第一奇偶比特、第二奇偶比特的位置，所以无法分离出系统比特、第一奇偶比特、第二奇偶比特，也无法对数据做出准确的处理。

在数据重复的情况下，数据虽然是按照系统比特、第一奇偶比特、第二奇偶比特顺序的排列，但是由于输入的数据不一定会被3整除，目前的技术大多数采用对输入的数据进行mod 3运算，不能整除则进行相应的补零，然后再分别进行解速率匹配判断，增加了数据的处理量，增加了系统的负担。

发明内容

本发明提供了一种解速率匹配的方法和装置，可以提高解速率匹配的效率。

一种解速率匹配的方法，包含以下处理步骤：

A、判断数据组是执行了打孔、执行了重复，或者无操作；

B、对于无操作的数据组，直接输出该数据组；

C、判断执行了操作的数据组中每个比特数据执行的操作：对于执行了打孔的数据组，判断数据组中每个比特数据是执行了打孔，或者无操作；对于执行了重复的数据组，判断数据组中每个比特数据是执行了重复，或者无操作；

D、对于执行了打孔的比特数据，输出零；对于执行了重复的比特数据，饱和累加后输出；对于无操作的比特数据，直接输出。

上述解速率匹配方法的一个实施例中，在所述步骤A之前，包括解交织所述数据组，当部分数据解交织完成后，即开始执行所述步骤A的判断所述数据组是执行了打孔、执行了重复，或者无操作。

上述解速率匹配方法的一个实施例中，所述步骤A按如下方式进行：根据配置的解速率匹配参数，判断数据组是执行了打孔、执行了重复，或者无操作。

上述解速率匹配方法的一个实施例中，所述步骤C包含以下步骤：

C1、解速率匹配状态机输出启动比特数据判断标识；

C2、采用解速率匹配算法，根据所述启动比特数据判断标识，判断执行了操作的数据组中每个比特数据执行的操作。

上述解速率匹配方法的一个实施例中，所述比特数据由系统比特、第一奇偶比特、第二奇偶比特构成；解速率匹配状态机包括四种状态：初始状态，系统比特状态，第一奇偶比特状态，第二奇偶比特状态；

所述步骤C1按照如下方式进行：在输入信号有效时，所述解速率匹配状态机从初始状态进入系统比特状态，之后，所述解速率匹配状态机的状态依次在系统比特状态、第一奇偶比特状态、第二奇偶比特状态之间转换；所述解速率匹配状态机每次转换状态时，输出对应的启动比特数据判断标识。

上述解速率匹配方法的一个实施例中，所述步骤C2按如下方式进行：对于执行了打孔的数据组，采用打孔解速率匹配算法，根据所述启动比特数据判断标识，判断数据组中每个比特数据是执行了打孔，或者无操作；对于执行了重复的数据组，采用重复解速率匹配算法，根据所述启动比特数据判断标识，判断数据组中每个比特数据是执行了重复，或者无操作。

上述解速率匹配方法的一个实施例中，所述步骤D中，对于执行了重复的比特数据，饱和累加后输出，按如下方式进行：若所述执行了重复的比特数据为系统比特，则将该系统比特与下一个系统比特饱和累加后输出；若所述执行了重复的比特数据为第一奇偶比特，则将该第一奇偶比特与下一个第一奇偶比特饱和累加后输出；若所述执行了重复的比特数据为第二奇偶比特，则将该第二奇偶比特与下一个第二奇偶比特饱和累加后输出。

本发明还公开了一种解速率匹配装置，包含数据组判断模块、数据组处理模块，比特数据判断模块、比特数据处理模块，其中，所述数据组判断模块用于判断一组数据是执行了打孔，或者执行了重复，或者无操作；所述数据组处理模块用于直接输出无操作的数据组；所述比特数据判断模块用于判断执行了操作的数据组中每个比特数据执行的操作：对于执行了打孔的数据组，所述比特数据判断模块判断所述数据组中每个比特数据是执行了打孔，或者无操作，对于执行重复的数据组，所述比特数据判断模块判断数据组中每个比特数据是执行了重复，或者无操作；所述比特数据处理模块用于对执行了打孔的比特数据，输出零，对执行了重复的比特数据，饱和累加输出，对无操作的比特数据，直接输出。

本发明公开的一种解速率匹配装置中，还包含参数接收模块，所述参数接收模块用于接收配置的解速率匹配参数，并将解速率匹配参数提供给数据组判断模块和比特数据判断模块使用。

本发明公开的一种解速率匹配装置中，所述比特数据判断模块包括解速率匹配状态机模块和算法模块，其中，所述解速率匹配状态机模块用于输出启动比特数据判断标识；所述算法判断模块用于根据启动比特数据判断标识，判断数据组中每个比特数据执行的操作。

本发明公开的一种解速率匹配装置中，解速率匹配的数据组中的比特数据由系统比特、第一奇偶比特、第二奇偶比特构成；所述解速率匹配状态机模块包括四种状态：初始状态，系统比特状态，第一奇偶比特状态，第二奇偶比特状态；所述解速率匹配状态机模块在输入信号有效时，从初始状态进入系统比特状态，之后，所述解速率匹配状态机模块状态依次在系统比特状态、第一奇偶比特状态、第二奇偶比特状态之间转换；所述解速率匹配状态机模块每次转换状态时，输出对应的启动比特数据判断标识。

与现有技术相比，本发明的有益效果在于：

本发明先判断数据组执行的操作，然后判断执行了操作的数据组中的每个比特数据执行的操作，并做出相应的处理。对于执行了打孔的数据组，判断每个比特数据是执行了打孔，还是无操作，并做出相应的处理，避免了无法准确定位并分离出比特数据的弊端，提高了解速率匹配的效率；对于执行了重复的数据组，判断每个比特数据是执行了重复，还是无操作，无操作的比特数据直接输出，对于执行了重复的比特数据，采用饱和累加的方法来恢复数据，不需要进行mod3运算，也不需要补零，减少了系统的负担，提高了解速率匹配的效率，减少了解速率匹配的误码率。

附图说明

图1示例性地描述了第三代移动通信UMTS HSUPA符号级解码流程；

图2示例性地描述了本发明解速率匹配的流程；

图3示例性地描述了本发明的解速率匹配状态机的状态转换图；

图4示例性地描述了本发明的解速率匹配装置结构图。

具体实施方式

下面对照附图并结合具体实施方式对本发明进行进一步详细说明。

实施例一：

如图2所示，本发明的一个实施例的解速率匹配方法包括以下步骤：

步骤101，接收配置的解速率匹配参数，在数据组解交织完成部分数据后，启动解速率匹配流程，并置是否执行解速率匹配标识rm_en＝1；

配置的解速率匹配参数包括：

a、解速率匹配前输入数据的个数，记作Nda ta，解速率匹配后输出数据的个数，记作Nej；

b、用来判断解速率匹配打孔还是重复的3个系统比特参数，记作sys_eminus，sys_eplus，sys_eini；

c、用来判断解速率匹配打孔还是重复的3个第一奇偶比特参数，记作p1_eminus，p1_eplus，p1_eini；

d、用来判断解速率匹配打孔还是重复的3个第二奇偶比特参数，记作p2_eminus，p2_eplus，p2_eini。

e、其他参数，包括解交织地址addr，计数器count，rm_en等。

解交织地址addr表示数据在解交织RAM中的地址。

计数器count的初始值为Nej，在解速率匹配状态机顺序判断系统比特、第一奇偶比特、第二奇偶比特时，每判断一次count的值减1，当count为零时，该组数据的解速率匹配完成。

rm_en含义为：是否执行解速率匹配标识。其值定义为，1：表示执行解速率匹配，0：表示不执行解速率匹配。解速率匹配开始时rm_en＝1，当一组数据解速率匹配完成以后，rm_en＝0；在系统出现异常等情况下也会有rm_en＝0，此时解速率匹配过程中断。

可以根据数据时延来设置数据组解交织完成多少数据后开始解速率匹配，解交织最少完成3个数据即后开始解速率匹配流程。在解交织完成部分数据后即开始解速率匹配流程，无需等所有数据解交织完成，节省了数据处理的时间。

步骤102，根据解速率匹配前参数Ndata和解速率匹配后的参数Nej判断该组数据是执行了打孔还是执行了重复，或者无操作；

如果Ndata＜Nej，说明该组数据在速率匹配时执行了打孔，需要执行解速率匹配打孔操作；如果Nda ta＞Nej，说明该组数据在速率匹配时执行了重复，需要执行解速率匹配重复操作；如果Ndata＝Nej，说明该组数据在速率匹配时无操作，不需要执行任何解速率匹配操作。

步骤103，对于无操作数据组，从解交织RAM直接读取该组数据，输出至HARQ合并模块，结束解速率匹配流程。

对于执行了打孔的数据组和执行了重复的数据组，继续以下处理：

启动解速率匹配状态机，输出启动比特数据判断标识sys_en，p1_en，p2_en；

如图3所示，解速率匹配状态机有四个状态：idle为初始状态，sys为系统比特参数状态，P1为第一奇偶校验比特状态，P2为第二奇偶校验比特状态；

解速率匹配状态机的转换关系用rm_en/finish、sys_en、p1_en、p2_en表示。

解速率匹配状态机的输入为rm_en，表示是否执行解速率匹配标识；解速率匹配状态机的输出包括四个信号，分别为：

1.解速率匹配是否完成标识，记为finish。其值定义为，1：表示解速率匹配完成；0：表示解速率匹配未完成；当count为零时，解速率匹配完成，finish＝1。

2.启动系统比特判断标识，记为sys_en。其值定义为，1：表示启动系统比特判断，在解速率算法中调用系统比特参数sys_eminus，sys_eplus，sys_eini；0：表示不启动系统判断。

3.启动第一奇偶比特判断标识，记为p1_en。其值定义为，1：表示启动第一奇偶比判断，在解速率算法中调用第一奇偶比特参数p1_eminus，p1_eplus，p1_eini；0：表示不启动第一奇偶比特判断。

4.启动第二奇偶比特判断标识，记为p2_en。其值定义为，1：表示启动第二奇偶比判断，在解速率算法中调用第二奇偶比特参数p2_eminus，p2_eplus，p2_eini；0：表示不启动第二奇偶比特判断。

sys_en，p1_en，p2_en统称为启动比特数据判断标识。

若rm_en＝1，解速率匹配状态机由初始状态进入系统比特状态，之后，其状态依次在系统比特状态、第一奇偶比特状态、第二奇偶比特状态之间转换，每次状态转换时输出相应的启动比特数据判断标识，直到finish＝1，解速率匹配状态机结束状态转换。

解速率匹配状态机由idle状态进入判断系统比特参数状态，输出启动系统比特判断标识0100，即sys_en＝1；解速率匹配状态机由判断系统比特参数状态进入第一奇偶比特状态，输出启动第一奇偶比特判断标识0010，即p1_en＝1；解速率匹配状态机由第一奇偶比特状态进入第二奇偶比特状态，输出启动第二奇偶比特判断标识0001，即p2_en＝1；解速率匹配状态机由第二奇偶比特状态进入系统比特状态，输出启动系统比特判断标识0100，即sys_en＝1。

步骤104，对于执行了打孔的数据组，根据启动系统比特判断标识sys_en，采用打孔解速率匹配算法，判断系统比特是执行了打孔，还是无操作，同理，根据启动第一奇偶比特判断标识p1_en＝1，启动第二奇偶比特判断标识p2_en＝1，采用打孔解速率匹配算法，分别判断第一奇偶比特、第二奇偶比特是执行了打孔，还是无操作。

比特数据是否打孔的判断的结果由比特数据是否打孔标识de_puncture_index的值来表示，de_puncture_index＝1，表示该比特数据执行了打孔，de_puncture_index＝0，表示该比特数据无操作。

同理，对于执行了重复的数据组，根据启动比特数据判断标识sys_en，p1_en，p2_en，采用重复解速率匹配算法分别判断系统比特、第一奇偶比特、第二奇偶比特是执行了重复，还是无操作。

对于执行了重复的数据组，根据启动比特数据判断标识sys_en，p1_en，p2_en，使用重复解速率匹配算法判断每个比特数据是执行了重复，还是无操作。

比特数据是否重复的判断的结果由比特数据是否重复标识de_repeat_index的值来表示，de_repeat_index＝1时，表示该比特数据执行了重复，de_repeat_index＝0，表示该比特数据无操作。

打孔解速率匹配算法如下：

IF数据组执行了打孔

e＝eini --当前打孔比率和期望打孔比率之间的初始误差

m＝1 --当前比特的索引号

do while m＜＝N

e＝e-eminus --矫正误差

if e＜＝0then --如果比特数m核对无误后，将被解打孔

de_puncture_index＝1，置比特x_im为0，

e＝e+eplus--矫正误差

end if

m＝m+1 --下一个比特

end do

end if

重复解速率匹配算法如下：

IF数据组执行了重复

e＝eini --当前重复比率和期望重复比率之间的初始误差

m＝1--当前比特指数

do while m＜＝N

e＝e-eminus --矫正误差

do while e＜＝0 --如果比特数m核对无误后，将被解重复

de_repeat_index＝1，解重复比特x_im＝x_im+x_im+1

e＝e+eplus --矫正误差

m＝m+1

end do

m＝m+1 --下一个比特

end do

end if

当sys_en＝1时，上述算法中的eminus，eplus，eini分别调用步骤101中配置的系统比特参数sys_eminus，sys_eplus，sys_eini；当p1_en＝1时，上述算法中的eminus，eplus，eini分别调用步骤101中配置的第一奇偶比特参数p1_eminus，p1_eplus，p1_eini；当p2_en＝1时，上述算法中的eminus，eplus，eini分别调用步骤101中配置的第二奇偶比特参数p2_eminus，p2_eplus，p2_eini。

步骤105，根据比特数据是否打孔标识de_puncture_index和比特数据是否重复标识de_repeat_index的值，分别对执行了打孔、执行了重复、无操作的比特数据做相应的处理；

对于执行了打孔的数据组：

若de_puncture_index＝1，表明该比特数据执行了打孔，输出零至HARQ合并模块，addr地址不变，count＝count-1；

若de_puncture_index＝0，表明该比特数据无操作，直接从解交织RAM读入addr的数据输出给HARQ合并模块，addr＝addr+1，count＝count-1；

对于执行了打孔的数据，采用解速率匹配状态机和解速率匹配算法判断每个比特数据执行的操作后做出相应的处理，避免了无法准确定位并分离出系统比特、第一奇偶比特、第二奇偶比特的问题，提高了解速率匹配的效率，减少了误码率。

对于执行了重复的数据组：

若de_repeat_index＝1，表明该比特数据执行了重复，读取比特数据饱和累加后输出，若de_repeat_index＝0，表明该比特数据无操作，则直接输出该比特数据。

对于执行了重复的比特数据，饱和累加输出，按如下方式进行：

若执行了重复的比特数据为系统比特，则将系统比特与下一个系统比特饱和累加后输出；若执行了重复的比特数据为第一奇偶比特，则将该第一奇偶比特与下一个第一奇偶比特饱和累加后输出；若执行了重复的比特数据为第二奇偶比特，则将该第二奇偶比特与下一个第二奇偶比特饱和累加后输出。

为了对上述比特数据进行饱和累加，需要引入三个地址ddr0，addr1，addr2，其中addr0＝addr；addr1＝addr+1；addr2＝addr+2；引入上述地址后，对执行了重复的数据组中每个比特数据的处理，具体包括以下步骤：

步骤1051，sys_en＝1，de_repeat_index＝1，表明该系统比特数据执行了重复，则读入addr 0的系统比特数据和addr0+3的系统比特数据进行饱和累加，结果输出至HARQ合并模块，并且addr0＝addr0+6，count＝count-1；若de_repeat_index＝0，表明该系统比特数据无操作，则直接读入addr0的系统比特数据并输出至HARQ合并模块，addr0＝addr0+3，count＝count-1；

步骤1052，p1_en＝1时，de_repeat_index＝1，表明该第一奇偶比特数据执行了重复，则读入addr1的第一奇偶比特数据和addr1+3的第一奇偶比特数据进行饱和累加，结果输出至HARQ合并模块，并且addr1＝addr1+6，count＝count-1；若de_repeat_index＝0，表明该第一奇偶比特数据无操作，则直接读入addr0的第一奇偶比特数据并输出至HARQ合并模块，addr1＝addr1+3，count＝count-1；

步骤1053，p2_en＝1时，且de_repeat_index＝1，表明该第二奇偶比特数据执行了重复，则读入addr2的第二奇偶比特数据和addr2+3的第二奇偶比特数据进行饱和累加，结果输出至HARQ合并模块，并且addr2＝addr2+6，count＝count-1；若de_repeat_index＝0，表明该第二奇偶比特数据无操作，则直接读入addr2的第二奇偶比特数据并输出至HARQ合并模块，addr2＝addr2+3，count＝count-1；

对于执行了重复数据组，采用解速率匹配状态机和解速率匹配算法判断每个比特数据所执行的操作，引入三个地址对执行了重复的比特数据进行饱和累加后输出，省去了mod3运算以及补零个数的判断，也不需要补零，减少了数据的处理量，减小了系统的负担，提高了解速率匹配的效率。

步骤106，count＝0，finish＝1，此时rm_en＝0，结束解速率匹配过程。

此外，通过配置不同的解速率匹配参数，本发明可以扩展为多次解速率匹配的方法，也可以用于UMTS R99、HSDPA以及其它通信领域的解速率匹配中，可扩展性好。

实施例二，对于一组打孔数据，其解速率匹配包含以下步骤：

步骤201，接收配置的解速率匹配参数；

步骤202，在解交织完成3个数据后，启动解速率匹配流程，置是否执行解速率匹配标识rm_en＝1；

步骤203，判断数据组执行的操作，本组数据Ndata＜Nej，数据执行了打孔；

步骤204，启动解速率匹配状态机，初始时，状态机位于idle状态，且rm_en＝1；

步骤205，rm_en＝1，解速率匹配状态机由idle状态进入系统比特参数状态，状态机输出结果为0100，即sys_en＝1；

步骤206，启动解速率算法，调用系统比特参数sys_eminus，sys_eplus，sys_eini，计算出de_puncture_index的值。

步骤207，若计算出的de_puncture_index＝1，表明该比特数据执行了打孔，则直接输出零至HARQ合并模块，addr地址不变；若计算出的de_puncture_index＝0，表示该系统比特数据无操作，则直接从解交织RAM读入addr的比特数据并输出给HARQ合并模块，addr＝addr+1，count＝count-1。

步骤208，count≠0，数据还未解速率完成，rm_en＝1，解速率匹配状态机由系统比特参数状态进入第一奇偶比特参数状态，状态机输出结果为0010，即p1_en＝1；

步骤209，启动解速率算法，调用第一奇偶比特参数p1_eminus，p1_eplus，p1_eini，计算出de_puncture_index的值；

步骤210，重复步骤207；

步骤211，count≠0，数据还未解速率完成，rm_en＝1，解速率匹配状态机由第一奇偶比特状态进入第二奇偶比特参数状态，状态机输出结果为0001，即p2_en＝1；

步骤212，启动解速率算法，调用第二奇偶比特参数p2_eminus，p2_eplus，p2_eini，计算出de_puncture_index的值；

步骤213，重复步骤207；

步骤214，count≠0，数据还未解速率完成，rm_en＝1，解速率匹配状态机由第二奇偶比特参数状态进入系统比特状态，状态机输出结果为0100，即sys_en＝1；

步骤215，重复步骤206至213，直到数据读取完毕，count＝0，finish＝1，此时rm_en＝0，解速率匹配状态机停止，解速率匹配流程结束。

实施例三，对于一组重复数据，其解速率匹配包含以下步骤：

步骤301，接收配置的解速率匹配参数；

步骤302，在解交织完成3个数据后，启动解速率匹配流程，置是否执行解速率匹配标识rm_en＝1；

步骤303，判断数据组执行的操作，本组数据Ndata＞Nej，数据执行了重复；

步骤304，启动解速率匹配状态机，初始时，状态机位于idle状态，且rm_en＝1；

步骤305，rm_en＝1，解速率匹配状态机由idle状态进入系统比特参数状态，状态机输出结果为0100，即sys_en＝1；

步骤306，启动解速率算法，调用系统比特参数sys_eminus，sys_eplus，sys_eini，计算出de_repeat_index的值；

步骤307，若de_repeat_index＝1，表明该系统比特执行了重复，则读入addr0的系统比特数据和addr0+3的系统比特数据进行饱和累加，结果输出给HARQ合并模块，并且addr0＝addr0+6，count＝count-1，即将该系统比特数据与下一个系统比特数据进行饱和累加；若de_repeat_index＝0，表明该系统比特无操作，则直接读入addr0的系统比特数据并输出给HARQ合并模块，addr0＝addr0+3，count＝count-1；

步骤308，count≠0，数据还未解速率完成，rm_en＝1，解速率匹配状态机由系统比特参数状态进入第一奇偶比特参数状态，状态机输出结果为0010，即p1_en＝1；

步骤309，启动解速率算法，调用第一奇偶比特参数p1_eminus，p1_eplus，p1_eini，计算出de_repeat_index的值；

步骤310，若de_repeat_index＝1，表明该第一奇偶比特数据执行了重复，则读入addr1的第一奇偶比特数据和addr1+3的第一奇偶比特数据进行饱和累加，结果输出给HARQ合并模块，并且addr1＝addr1+6，count＝count-1，即将该第一奇偶比特数据对应的下一个第一奇偶比特比特数据进行饱和累加；若de_repeat_index＝0，表明该第一奇偶比特数据无操作，则直接读入addr1的第一奇偶比特数据并输出给HARQ合并模块，addr1＝addr1+3，count＝count-1；

步骤311，count≠0，数据还未解速率完成，rm_en＝1，解速率匹配状态机由第一奇偶比特状态进入第二奇偶比特参数状态，状态机输出结果为0001，即p2_en＝1；

步骤312，启动解速率算法，调用第二奇偶比特参数p2_eminus，p2_eplus，p2_eini，计算出de_repeat_index的值；

步骤313，若de_repeat_index＝1，表明该第二奇偶比特执行了重复，则读入addr2的第二奇偶比特数据和addr2+3的第二奇偶比特数据进行饱和累加，结果输出给HARQ合并模块，并且addr2＝addr2+6，count＝count-1，即将该第二奇偶比特数据对对应的下一个第二奇偶比特比特数据进行饱和累加；若de_repeat_index＝0，表明该第二奇偶比特数据无操作，则直接读入addr2的第二奇偶比特数据并输出给HARQ合并模块，addr2＝addr2+3，count＝count-1；

步骤314，count≠0，数据还未解速率完成，rm_en＝1，解速率匹配状态由第二奇偶比特参数状态进入系统比特状态，状态机输出结果为0100，即sys_en＝1；

步骤315，重复步骤306至313，直到数据读取完毕，count＝0，finish＝1，此时rm_en＝0，解速率匹配流程结束。

实施例四：

如图4所示：

本发明的一个实施例的解速率匹配的装置，包含数据组判断模块、数据组处理模块，比特数据判断模块、比特数据处理模块，其中，所述数据组判断模块用于判断一组数据是执行了打孔、执行了重复，或者无操作；所述数据组处理模块用于直接输出无操作的数据组；所述比特数据判断模块用于判断执行了操作的数据组中每个比特数据执行的操作：对于执行了打孔的数据组，所述比特数据判断模块判断所述数据组中每个比特数据是执行了打孔，或者无操作，对于执行重复的数据组，所述比特数据判断模块判断数据组中每个比特数据是执行了重复，或者无操作；所述比特数据处理模块用于对执行了打孔的比特数据，输出零，对执行了重复的比特数据，饱和累加输出，对无操作的比特数据，直接输出。

本发明的一个实施例的解速率匹配的装置，还包括参数接收模块，所述参数接收模块用于接收配置的解速率匹配参数，并将参数提供给数据组判断模块和比特数据判断模块使用。

本发明的一个实施例的解速率匹配的装置，所述比特数据判断模块包括解速率匹配状态机模块和算法模块，其中，所述解速率匹配状态机模块用于输出启动比特数据判断标识；所述算法判断模块用于根据启动比特数据判断标识，判断数据组中每个比特数据执行的操作。

本发明的一个实施例的解速率匹配的装置，解速率匹配的数据组中的比特数据由系统比特、第一奇偶比特、第二奇偶比特构成；所述解速率匹配状态机模块包括四种状态：初始状态，系统比特状态，第一奇偶比特状态，第二奇偶比特状态；所述解速率匹配状态机模块在输入信号有效时，从初始状态进入系统比特状态，之后，所述解速率匹配状态机模块状态依次在系统比特状态、第一奇偶比特状态、第二奇偶比特状态之间转换；所述解速率匹配状态机模块每次转换状态时，输出对应的启动比特数据判断标识。

本发明无需等到所有的数据都解交织完后才启动解速率匹配，在解交织完成了部分数据之后即可启动解速率匹配，有效的提高了解速率匹配的效率；采用解速率匹配状态机判断执行了操作的数据组中的每个比特数据执行的操作，并做出相应的处理，对于执行了打孔的数据组，判断每个比特数据是执行了打孔，还是无操作，并做出相应的处理，避免了无法准确定位并分离出比特数据的弊端；对于执行了重复的数据组，采用饱和累加的方法来恢复数据，不需要进行mod3运算，也不需要补零，减少了系统的负担，提高了解速率匹配的效率，同时减少了解速率匹配的误码率；通过配置不同的解速率匹配参数，本方法和装置还适合于通信领域各种业务的解速率匹配，可扩展性好；同时，本发明提供的是一种完全基于数字逻辑实现解速率匹配的方法，避免了软件实现解速率匹配的弊端。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，但这只是为便于理解而举的实例，不应认为本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，可以做出各种可能的等同改变或替换，这些改变或替换都应属于本发明的保护范围。

Claims

1.一种解速率匹配的方法，其特征在于，包含以下处理步骤：

A、判断数据组是执行了打孔、执行了重复，或者无操作；

B、对于无操作的数据组，直接输出该数据组；

D、对于执行了打孔的比特数据，输出零；对于执行了重复的比特数据，将该比特数据与下一个同类型的比特数据饱和累加后输出；对于无操作的比特数据，直接输出；所述比特数据由系统比特、第一奇偶比特、第二奇偶比特构成。

2.如权利要求1所述的解速率匹配的方法，其特征在于，在所述步骤A之前，包括解交织所述数据组，当部分数据解交织完成后，即开始执行所述步骤A的判断所述数据组是执行了打孔、执行了重复，或者无操作。

3.如权利要求1所述的解速率匹配的方法，其特征在于，所述步骤A按如下方式进行：根据配置的解速率匹配参数，判断数据组是执行了打孔、执行了重复，或者无操作。

4.如权利要求1至3任一项所述的解速率匹配的方法，其特征在于，所述步骤C包含以下步骤：

C1、解速率匹配状态机输出启动比特数据判断标识；

5.如权利要求4所述的解速率匹配的方法，其特征在于，解速率匹配状态机包括四种状态:初始状态，系统比特状态，第一奇偶比特状态，第二奇偶比特状态；

6.如权利要求5所述的解速率匹配的方法，其特征在于，所述步骤C2按如下方式进行：对于执行了打孔的数据组，采用打孔解速率匹配算法，根据所述启动比特数据判断标识，判断数据组中每个比特数据是执行了打孔，或者无操作；对于执行了重复的数据组，采用重复解速率匹配算法，根据所述启动比特数据判断标识，判断数据组中每个比特数据是执行了重复，或者无操作。

7.一种解速率匹配装置，其特征在于，包含数据组判断模块、数据组处理模块，比特数据判断模块、比特数据处理模块，其中，所述数据组判断模块用于判断一组数据是执行了打孔，或者执行了重复，或者无操作；所述数据组处理模块用于直接输出无操作的数据组；所述比特数据判断模块用于判断执行了操作的数据组中每个比特数据执行的操作：对于执行了打孔的数据组，所述比特数据判断模块判断所述数据组中每个比特数据是执行了打孔，或者无操作，对于执行重复的数据组，所述比特数据判断模块判断数据组中每个比特数据是执行了重复，或者无操作；所述比特数据处理模块用于对于执行了打孔的比特数据，输出零；对于执行了重复的比特数据，将该比特数据与下一个同类型的比特数据饱和累加后输出；对于无操作的比特数据，直接输出；所述比特数据由系统比特、第一奇偶比特、第二奇偶比特构成。

8.如权利要求7所述的解速率匹配装置，其特征在于，还包含参数接收模块，所述参数接收模块用于接收配置的解速率匹配参数，并将解速率匹配参数提供给所述数据组判断模块和比特数据判断模块使用。

9.如权利要求8所述的解速率匹配装置，其特征在于，所述比特数据判断模块包括解速率匹配状态机模块和算法判断模块，其中，所述解速率匹配状态机模块用于输出启动比特数据判断标识；所述算法判断模块用于根据启动比特数据判断标识，判断数据组中每个比特数据执行的操作。

10.如权利要求9所述的解速率匹配装置，其特征在于，所述解速率匹配状态机模块包括四种状态:初始状态，系统比特状态，第一奇偶比特状态，第二奇偶比特状态；所述解速率匹配状态机模块在输入信号有效时，从初始状态进入系统比特状态，之后，所述解速率匹配状态机模块状态依次在系统比特状态、第一奇偶比特状态、第二奇偶比特状态之间转换；所述解速率匹配状态机模块每次转换状态时，输出对应的启动比特数据判断标识。