CN101650706B - Fft分支计算方法及装置 - Google Patents

Fft分支计算方法及装置 Download PDF

Info

Publication number
CN101650706B
CN101650706B CN2009101042123A CN200910104212A CN101650706B CN 101650706 B CN101650706 B CN 101650706B CN 2009101042123 A CN2009101042123 A CN 2009101042123A CN 200910104212 A CN200910104212 A CN 200910104212A CN 101650706 B CN101650706 B CN 101650706B
Authority
CN
China
Prior art keywords
data
address
branch
fft
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101042123A
Other languages
English (en)
Other versions
CN101650706A (zh
Inventor
徐翼
朱志辉
胡均浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Chongqing Cyit Communication Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Cyit Communication Technologies Co Ltd filed Critical Chongqing Cyit Communication Technologies Co Ltd
Priority to CN2009101042123A priority Critical patent/CN101650706B/zh
Publication of CN101650706A publication Critical patent/CN101650706A/zh
Application granted granted Critical
Publication of CN101650706B publication Critical patent/CN101650706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Traffic Control Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明涉及数字信号处理领域，特别涉及FFT分支计算方法及装置，为解决现有FFT分支计算使用两块双口存储器，占用资源较多且运算控制方法复杂使FFT运算整体速度不高的问题，本发明采用一块双口存储器，并对其读出数据和写入数据进行精确控制，完成了对蝶形单元运算结果数据的原位存储，即运算前数据的存储位置和运算结束对应结果数据的存储位置相同，本发明极大节省了硬件资源的占用情况，减少整个FFT处理装置面积，且能够保持FFT运算速度不受影响。

Description

FFT分支计算方法及装置
技术领域
本发明涉及数字信号处理领域，特别涉及FFT(Fast Fourier Transform，快速傅立叶变换)分支计算方法及装置。
背景技术
在数字信号处理的发展中，许多算法如相关、滤波、谱估计、卷积等都可以化为离散傅立叶变换(DFT)来实现，因此DFT是处理数字信号，如：图形、语音及图像等领域的重要变换工具。但直接计算DFT的计算量与变换区间长度N的平方成正比，把N点DFT分解为几个较短DFT，可使乘法次数大大减少，则有了快速傅立叶算法。快速傅立叶变换(FFT)是DFT的快速算法，它的提出，大大减少了计算量，从根本上确立了傅立叶变换的重要地位，成为数字信号处理中的核心技术之一，广泛应用于雷达、观测、跟踪、高速图像处理、保密无线通信和数字通信等领域。
FFT算法，就是不断地把长序列的DFT分解成几个短序列的DFT，并利用旋转因子的周期性和对称性来减少DFT的运算次数。FFT算法可分为两大类：一类是针对处理数据点数N等于2的整数次幂的算法，如基2算法、基4算法、实因子算法和分裂算法等；另一类是N不等于2的整数次幂算法。基于对FFT在硬件实现时的综合考虑，现有FFT算法的设计方案基本上都是针对于第一类算法。IFFT和FFT的硬件设备一样，仅在算法上将旋转因子取共轭即可。
FFT实现单元中存储器是必不可少的单元，蝶形运算数据的输入输出和中间结果的存储都要经过存储器，因此它们的频紧读写操作对整个FFT处理速度影响较大，所以FFT的运算速度和占用的存储单元是设计中重点考虑的方面。FFT实现的设计方案一般有顺序处理、级联处理、并行处理和阵列处理。顺序处理每次运算仅用一个蝶形单元，处理方式简单，但运算速度较慢，所以现有技术普遍采用并行处理、级联处理或阵列处理，但所占用的硬件资源较多。通常，采用“乒乓操作”来提高计算速度如图1所示，首先将数据从存储器1中读出经蝶形运算单元处理后，将处理后数据存入存储器2，完成一级蝶形运算，然后将存入存储器2的数据读出经蝶形运算单元处理后，将处理后数据存回存储器1，完成另一级蝶形运算，如此往复，直到处理完所有级蝶形运算，把乒乓操作模块当作是一个整体，站在这个模块的两端看数据，输入数据流和输出数据流是连续不断的，没有停顿，因此非常适合对数据口进行流水线式处理。对于基二的FFT运算，通常，采用两块双口存储器来实现乒乓操作，如图2所示，数据从端口B读出双口存储器的同时，经过蝶形运算单元计算后的数据写入预定地址，数据写入由控制模块统一控制，两块双口存储器可在保征进入蝶形运算单元的数据可同时到达，但是，两块双口存储器导致占用了更多硬件资源，且控制方法复杂，影响了FFT运算整体速度。
发明内容
为解决现有FFT分支计算使用两块双口存储器，占用资源较多且运算控制方法复杂使FFT运算整体速度不高的问题，本发明提出了一种FFT分支计算方法及装置，本发明采用一决双口存储器，并对其读出数据和写入数据进行精确控制，完成了对蝶形单元运算结果数据的原位存储，即运算前数据的存储位置和运算结束对应结果数据的存储位置相同。
一种FFT分支计算方法，其特征在于，包括以下步骤：
S101：将分块后数据串行写入双口存储器；
S102：从双口存储器串行读出数据并进行延时处理，使得需进行蝶形运算的数据同时到达；
所述延时处理使串行读出的数据能够并行并同时到达蝶形运算单元；
所述读出数据方法为：
S102A：计算或获取支路点数m＝N/K；
S102B：根据支路点数选择地址宽度w，地址宽度w为log2m位；
S102C：当当前级数j小于等于地址宽度w时，不进行支路交叉读数，方法为：首先确定数据首地址，读数；然后首地址累加1，并根据级数进行地址交换，再读数，依次循环，直至读完当前级数所有支路点数数据；
所述地址交换为地址宽度w的最低位与其前面第Y位进行交换，所述Y等于j-1；
S102D：当当前级数j大于地址宽度w时，进行支路选择和顺序读数，并同时送入同一蝶形运算单元；
所述支路选择是指选择第一个未被占用支路与第一个未被占用支路+2j-w-1的支路；
所述顺序读数为从首地址开始每次累加1的地址中读数；
以上步骤中，在读数之后将读数地址依次缓存于寄存器中；
其中，N为计算点数，K为支路数，j为当前级数，1≤j≤M，M为级数；
S103：进行蝶形运算；
S104：对蝶形运算结果做延时处理，并向双口储存器串行写入数据，实现原位存储，完成一级分支运算；
所述延时处理使蝶形运算得出的并行数据能按其读出顺序串行地输出；
所述写入数据的地址为读数之后依次缓存于寄存器中的地址；
所述写入数据的方法还可以为：
S104A：计算支路点数m＝N/K；
S104B：根据支路点数选择地址宽度w，地址宽度w为log2m位；
S104C：当当前级数j小于等于log2m时，不进行支路交叉写数，方法为：首先确定数据首地址，写数；然后首地址累加1，并根据级数进行地址交换，再写数，依次循环，直至写完当前级数所有支路点数数据；
所述地址交换为地址宽度w的最低位与其前面第Y位进行交换，所述Y等于j-1
S104D：当当前级数j大于w时，进行支路交叉写，方法为：将蝶形运算单元的数按组，同时写入两两对应的支路存储器；
所述两两对应的存储器为读数时的存储器；
所述写入两两对应的支路存储器的顺序为从首地址开始每次累加1；
其中，N为计算点数，K为支路数，j为当前级数，1≤j≤M，M为级数。
一种FFT分支计算装置，包括蝶形运算单元13，其特征在于，还包括一块双口存储器11、第一选择控制模块12和第二选择控制模块14；
所述第一选择控制模块12和第二选择控制模块14还包括延时触发模块和地址选择模块；
所述双口存储器11与第一选择控制模块12和第二选择控制模块14相连，实现原位存储和流水读数；
所述第一选择控制模块12从双口存储器11读取数据，串并变换后，发送给蝶形运算单元13，使得进行每次蝶形运算的数据同时到达蝶形运算单元；
所述读取数据的方法如S102所述；
所述第二选择控制模块14接收蝶形运算单元13数据，并串变换后向双口存储器11写入数据，实现数据原位存储；
所述写入数据的方法如S104所述；
一种FFT运算方法，其特征在于，包括以下步骤：
S201：对变换前数据进行整序分块，即对数据进行倒序排列并根据分支数时数据平均分块；
S202：在接口时钟控制下，开始对各分块数据写入对应分支，并做分支计算，
在写入完毕后，使能时钟选择模块，使其输出时钟为功能时钟，使与时钟选择模块相连的各分支计算模块在功能时钟信号控制下开始分支运算；
S203：各分支对写入的数据按上述分支计算方法进行逐级分支计算；
第一级蝶形运算完毕后，然后才开始下一级蝶形运算，即各分支存储器中的数据一次全部读出后并重新写入完毕，再开始下一次读出操作。如此循环，直至各级蝶形运算完毕，以中断信号结束运算；
S204：计算完成，在接口时钟控制下，拼接各块存储器有效数据地址后输出；
使能时钟选择模块，使其输出时钟为接口时钟，各支路模块在接口时钟信号控制下；
一种FFT运算装置，其特征在于，包括数据整序模块21、时钟选择模块23、多个分支计算模块10和拼接数据模块22；
所述数据整序模块21对FFT变换前数据进行整序分块，即对数据进行倒序排列并根据分支数对数据平均进行分块；
所述时钟选择模块23可选择功能时钟和接口时钟，功能时钟用于锁定写入装置，启动和完成FFT运算，接口时钟用于，并向FFT运算装置内写入数据和从FFT运算装置读出数据；
所述分支计算模块10包括一块双口存储器和二块选择控制模块，用于计算一个分支内存储的数据，可以调用与其对应分支模块中的数据；
所述拼接数据模块22用于将分支计算模块10计算的结果数据按存储的有效地址进行拼接，然后串行输出。
本发明采用一块双口存储器，并对其读出数据和写入数据进行精确控制，完成了对蝶形单元运算结果数据的原位存储，即运算前数据的存储位置和运算结束对应结果数据的存储位置相同，本发明极大节省了硬件资源的占用情况，减少整个FFT处理装置面积，且能够保持FFT运算速度不受影响。
附图说明
图1是乒乓操作原理框图；
图2是现有两块双口存储器FFT支路运算模块；
图3是本发明FFT分支计算流程图；
图4是本发明FFT分支计算装置；
图5是本发明FFT运算流程图；
图6是本发明FFT运算装置；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明一种FFT分支计算方法及装置作进一步详细说明。
本发明的FFT运算级数和分支数计算如下：
运算级数为M＝log2N；
分支数为K＝N×M×6/T；
其中，N为计第点数，T为总要求时间，由时钟个数计算得到，时钟个数由对系统运算速度进行评估获得。
本实施例以TD-LTE(TD-SCDMA Long TermEvolution)系统为例，TD-LTE系统规定的计算点数范围在128(27)点到4096(212)点之间，由基二类FFT/IFFT完成，最大吞吐量为：在1ms内应完成14个2048点或是6个4096点FFT/IFFT运算。
假如设置时钟周期都为5ns，以最大吞吐量在1ms内应完成6个4096点基二FFT/IFFT运算为例，为提升运算速度，评估后采用8个支路，每个支路12级蝶形运算。
FFT运算步骤(如图5)包括：
S1：将需计算的数据点做倒序处理并按支路数平分，在接口时钟控制下由端口A分别写入支路模块，本实施例4096个数据，8个支路，每个支路写入512点；
S2：在功能时钟控制下，各支路开始分支计算，计算方法为(如图3)；
S2-1：将分块后数据串行写入双口存储器；
S2-2：从双口存储器串行读出数据并进行延时处理，使得需进行蝶形运算的数据同时到达；
所述延时处理使串行读出的数据能够并行并同时到蝶形运算单元；
所述读出数据方法为：
S2-2A：计算支路点数m＝N/K
S2-2B：根据支路点数选择地址宽度w，地址宽度w为log2m位；
S2-2C：当当前级数j小于等于log2m时，不进行支路交叉读数，方法为：首先确定数据首地址，读数；然后首地址累加1，并根据级数进行池址交换，再读数，依次循环，直至读完当前级数所有支路点数数据；
所述地址交换为地址宽度w的最低位与其前面第Y位进行交换，所述Y等于j-1
S2-2D：当当前级数j大于地址宽度w时，进行支路选择和顺序读数，并同时送入同一蝶形运算单元；
所述支路选择是指选择第一个未被占用支路与第一个未被占用支路+2j-w-1的支路；
所述顺序读数为从首地址开始每次累加1的地址中读数。
以上步骤中，在读数之后将读数地址依次缓存于寄存器中。
其中，N为计算点数，K为支路数，j为当前级数，1≤j≤M，M为级数；
S2-3：进行蝶形运算；
S2-4：对蝶形运算结果做延时处理，并向双口储存器串行写入数据，实现原位存储，完成一级分支运算
所述延时处理使蝶形运算得出的并行数据能按其读出顺序串行地输出；
所述写入数据的地址为读数之后依次缓存于寄存器中的地址。
作为另一优选实施方式，所述写入数据的方法还可以为：
S2-4A：计算支路点数m＝N/K
S2-4B：根据支路点数选择地址宽度w，地址宽度w为log2m位；
S2-4C：当当前级数j小于等于log2m时，不进行支路交叉写数，方法为：首先确定数据首地址，写数；然后首地址累加1，并根据级数进行地址交换，再写数，依次循环，直至写完当前级数所有支路点数数据；
所述地址交换为地址宽度w的最低位与其前面第Y位进行交换，所述Y等于j-1
S2-4D：当当前级数j大于w时，进行支路交叉写，方法为：将蝶形运算单元的数按组，同时写入两两对应的支路存储器；
所述两两对应的存储器为读数时的存储器；
所述写入两两对应的支路存储器的顺序为从首地址开始每次累加1；
其中，N为计算点数，K为支路数，j为当前级数，1≤j≤M，M为级数。
S3：所有级数运算结束后，产生中断信号；
S4：使能时钟选择模块，使各分支输入时钟为接口时钟，并在该时钟信号控制下，将支路模块中的结果数据按存储的有效地址进行拼接，然后串行输出，完成FFT变换。
一种FFT运算装置，如图6所示，包括数据整序模块21、时钟选择模块23、多个分支计算模块10和拼接数据模块22；
所述数据整序模块21对FFT变换前数据进行整序分块，即对数据进行倒序排列并根据分支数对数据平均进行分块；
所述时钟选择模块23可选择功能时钟和接口时钟，功能时钟用于锁定写入装置，启动和完成FFT运算，接口时钟用于，并向FFT运算装置内写入数据和从FFT运算装置读出数据；
所述分支计算模块10(如图4所示)用于计算一个分支内存储的数据，可以调用与其对应分支模块中的数据，包括蝶形运算单元13，一块双口存储器11、第一选择控制模块12和第二选择控制模块14
所述第一选择控制模块12和第二选择控制模块14还可包括延时触发模块和地址选择模块。
所述双口存储器11与第一选择控制模块12和第二选择控制模块14相连，实现原位存储和流水读数
所述第一选择控制模块12从双口存储器11读取数据，串并变换后，发送给蝶形运算单元13，使得进行每次蝶形运算的数据同时到达蝶形运算单元；
所述读取数据的方式如S102所述；
所述第二选择控制模块14接收蝶形运算单元13数据，并串变换后向双口存储器11写入数据，实现数据原位存储；
所述写入数据的方式如S104所述；
所述拼接数据模块22用于将分支计算模块10计算的结果数据按存储的有效地址进行拼接，然后串行输出。
IFFT运算与FFT运算所采用的硬件设备相同，只是在运算启动运算时，对控制寄存器配置，在运算时对旋转因子取共轭即可。
当设置时钟周期都为5ns时，以8条独立并行支路完成6个4096点FFT的情况为：硬件运行时间为(4096/8)*12*6＝36864≈40000个时钟周期；数据导入和导出存储器时间为4096*2*6＝49152≈50000个时钟周期(即总的处理时间约为0.45ms)。仅为要求时间的一半左右就可完成相应运算，且硬件资源占用情况为：双口存储器共8块，1块只读存储器，8个蝶形单元。所以本发明大大减少了整个FFT/IFFT运算周期和硬件实现装置的面积。
本领域技术人员显然清楚并且理解，本发明方法所举的以上实施例仅用于说明本发明，而并不用于限制本发明。虽然通过实施例有效描述了本发明，本领域技术人员知道，本发明存在许多变化而不脱离本发明的精神，在不背离本发明的精神及其实质的情况下，本领域技术人员当可根据本发明方法做出各种相应的改变或变形，但这些相应的改变或变形均属于本发明的权利要求保护范围。

Claims (5)

1.一种FFT分支计算方法，其特征在于，包括以下步骤：
S101：将分块后数据串行写入双口存储器；
S102：从双口存储器串行读出数据并进行延时处理，使得需进行蝶形运算的数据同时到达；
所述延时处理使串行读出的数据能够并行并同时到达蝶形运算单元；
所述读出数据方法为：
S102A：计算或获取支路点数m＝N/K；
S102B：根据支路点数选择地址宽度w，地址宽度w为log2m位；
S102C：当当前级数j小于等于地址宽度w时，不进行支路交叉读数，方法为：首先确定数据首地址，读数；然后首地址累加1，并根据级数进行地址交换，再读数，依次循环，直至读完当前级数所有支路点数数据；
所述地址交换为地址宽度w的最低位与其前面第Y位进行交换，所述Y等于j-1
S102D：当当前级数j大于地址宽度w时，进行支路选择和顺序读数，并同时送入同一蝶形运算单元；
所述支路选择是指选择第一个未被占用支路与第一个未被占用支路+2j-w-1的支路；
所述顺序读数为从首地址开始每次累加1的地址中读数；
以上步骤中，在读数之后将读数地址依次缓存于寄存器中；
其中，N为计算点数，K为支路数，j为当前级数，1≤j≤M，M为级数；
S103：进行蝶形运算；
S104：对蝶形运算结果做延时处理，并向双口储存器串行写入数据，完成一级分支运算；
所述延时处理使蝶形运算得出的并行数据能按其读出顺序串行地输出；
所述写入数据的地址为读数之后依次缓存于寄存器中的地址。
2.如权利要求1所述的一种FFT分支计算方法，其特征在于，所述写入数据的方法还可以为：
S104A：计算支路点数m＝N/K；
S104B：根据支路点数选择地址宽度w，地址宽度w为log2m位；
S104C：当当前级数j小于等于log2m时，不进行支路交叉写数，方法为：首先确定数据首地址，写数；然后首地址累加1，并根据级数进行地址交换，再写数，依次循环，直至写完当前级数所有支路点数数据；
所述地址交换为地址宽度w的最低位与其前面第Y位进行交换，所述Y等于j-1；
S104D：当当前级数j大于w时，进行支路交叉写，方法为：将蝶形运算单元的数按组，同时写入两两对应的支路存储器；
所述两两对应的存储器为读数时的存储器；
所述写入两两对应的支路存储器的顺序为从首地址开始每次累加1；
其中，N为计算点数，K为支路数，j为当前级数，1≤j≤M，M为级数。
3.一种实现权利要求1所述FFT分支计算方法的装置，包括蝶形运算单元(13)，其特征在于，还包括一块双口存储器(11)、第一选择控制模块(12)和第二选择控制模块(14)；
所述第一选择控制模块(12)和第二选择控制模块(14)还包括延时触发模块和地址选择模块；
所述双口存储器(11)与第一选择控制模块(12)和第二选择控制模块(14)相连，实现原位存储和流水读数；
所述第一选择控制模块(12)从双口存储器(11)读取数据，串并变换后，发送给蝶形运算单元(13)，使得进行每次蝶形运算的数据同时到达蝶形运算单元；
所述第二选择控制模块(14)接收蝶形运算单元(13)数据，并串变换后向双口存储器(11)写入数据，实现数据原位存储。
4.一种FFT运算方法，其特征在于，包括以下步骤：
S201：对变换前数据进行整序分块，即对数据进行倒序排列并根据分支数对数据平均分块；
S202：在接口时钟控制下，开始对各分块数据写入对应分支，并做分支计算；
S203：各分支采用权利要求1所述分支计算方法对写入的数据进行逐级分支计算；
S204：计算完成，在接口时钟控制下，拼接各块存储器有效数据地址后输出。
5.一种实现权利要求4所述FFT运算方法的装置，其特征在于，包括数据整序模块(21)、时钟选择模块(23)、多个分支计算模块(10)和拼接数据模块(22)；
所述数据整序模块(21)对FFT变换前数据进行整序分块，即对数据进行倒序排列并根据分支数对数据平均进行分块；
所述时钟选择模块(23)可选择功能时钟和接口时钟，功能时钟用于锁定写入装置，启动和完成FFT运算，接口时钟用于，并向FFT运算装置内写入数据和从FFT运算装置读出数据；
所述分支计算模块(10)包括一块双口存储器和二块选择控制模块，用于计算一个分支内存储的数据，分支计算模块(10)可以调用与其对应分支模块中的数据；
所述拼接数据模块(22)用于将分支计算模块(10)计算的结果数据按存储的有效地址进行拼接，然后串行输出。
CN2009101042123A 2009-06-30 2009-06-30 Fft分支计算方法及装置 Active CN101650706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101042123A CN101650706B (zh) 2009-06-30 2009-06-30 Fft分支计算方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101042123A CN101650706B (zh) 2009-06-30 2009-06-30 Fft分支计算方法及装置

Publications (2)

Publication Number Publication Date
CN101650706A CN101650706A (zh) 2010-02-17
CN101650706B true CN101650706B (zh) 2012-02-22

Family

ID=41672945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101042123A Active CN101650706B (zh) 2009-06-30 2009-06-30 Fft分支计算方法及装置

Country Status (1)

Country Link
CN (1) CN101650706B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102957993B (zh) * 2011-08-30 2015-05-20 中国科学院微电子研究所 低功耗wola滤波器组及其分析阶段电路
CN103186476B (zh) * 2011-12-30 2017-07-28 上海贝尔股份有限公司 一种用于多流的数据缓存方法和装置
CN103217366B (zh) * 2013-04-07 2015-06-24 电子科技大学 一种在线油路磨粒信号的处理方法
KR102526750B1 (ko) * 2015-12-17 2023-04-27 삼성전자주식회사 푸리에 변환을 수행하는 방법 및 장치
CN108304347A (zh) * 2017-01-12 2018-07-20 深圳市中兴微电子技术有限公司 一种快速傅里叶变换处理方法和装置
CN107844451B (zh) * 2017-10-23 2020-11-20 复旦大学 一种级联板间流水线的“蝶式”传输方法
CN109829132A (zh) * 2019-01-21 2019-05-31 东南大学 一种嵌入式环境下长数据序列快速谱分析方法
CN116431219B (zh) * 2023-06-13 2023-08-22 无锡国芯微高新技术有限公司 用于fft计算的risc-v扩展架构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163017A (en) * 1990-03-23 1992-11-10 Texas Instruments Incorporated Pipelined Fast Fourier Transform (FFT) architecture
CN1504890A (zh) * 2002-12-03 2004-06-16 中国科学院计算技术研究所 数据全并行的fft处理器地址映射方法和系统
WO2005052808A1 (en) * 2003-11-26 2005-06-09 Cygnus Communications Canada Co. Pipelined fft processor with memory address interleaving
CN101290613A (zh) * 2007-04-16 2008-10-22 卓胜微电子（上海）有限公司 Fft处理器的数据存储系统和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163017A (en) * 1990-03-23 1992-11-10 Texas Instruments Incorporated Pipelined Fast Fourier Transform (FFT) architecture
CN1504890A (zh) * 2002-12-03 2004-06-16 中国科学院计算技术研究所 数据全并行的fft处理器地址映射方法和系统
WO2005052808A1 (en) * 2003-11-26 2005-06-09 Cygnus Communications Canada Co. Pipelined fft processor with memory address interleaving
CN101290613A (zh) * 2007-04-16 2008-10-22 卓胜微电子（上海）有限公司 Fft处理器的数据存储系统和方法

Also Published As

Publication number Publication date
CN101650706A (zh) 2010-02-17

Similar Documents

Publication Publication Date Title
CN101650706B (zh) Fft分支计算方法及装置
CN111199273B (zh) 卷积计算方法、装置、设备及存储介质
CN101763338B (zh) 一种点数可变的混合基fft/ifft实现装置及其方法
CN101729463A (zh) 一种实现快速傅立叶变换、反变换的硬件装置及方法
CN105589677A (zh) 一种基于fpga的脉动结构矩阵乘法器及其实现方法
CN103970720A (zh) 基于大规模粗粒度嵌入式可重构系统及其处理方法
CN100390782C (zh) 一种实时快速傅立叶变换电路
CN108304347A (zh) 一种快速傅里叶变换处理方法和装置
CN101847137B (zh) 一种实现基2fft计算的fft处理器
CN109144469A (zh) 流水线结构神经网络矩阵运算架构及方法
CN103984677A (zh) 基于大规模粗粒度嵌入式可重构系统及其处理方法
CN110069444A (zh) 一种计算单元、阵列、模块、硬件系统及实现方法
CN102567254B (zh) 采用dma控制器进行数据归一化处理的方法
CN209708122U (zh) 一种计算单元、阵列、模块、硬件系统
CN106933777B (zh) 基于国产申威26010处理器的基2一维fft的高性能实现方法
CN102081592A (zh) 一种混合基dft和idft快速实现方法及装置
CN102446342A (zh) 可重构二值运算器、可重构二值图像处理系统及其实现基本形态学算法的方法
CN102129419B (zh) 基于快速傅立叶变换的处理器
CN102799564A (zh) 基于多核dsp平台的fft并行方法
CN101694648B (zh) 傅里叶变换处理方法和装置
CN102541813B (zh) 一种多粒度并行fft蝶形计算的方法及相应的装置
CN102929837B (zh) 基于fpga的高速定点fft处理器及其处理方法
CN104268124A (zh) 一种fft实现装置和方法
CN114267422B (zh) 地表水质参数预测方法、系统、计算机设备及存储介质
CN101833540B (zh) 信号处理方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Method and device for calculating FFT branch

Effective date of registration: 20141114

Granted publication date: 20120222

Pledgee: CHONGQING CHONGYOU INFORMATION

Pledgor: CHONGQING CYIT COMMUNICATION TECHNOLOGIES Co.,Ltd.

Registration number: 2014500000016

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20161020

Granted publication date: 20120222

Pledgee: CHONGQING CHONGYOU INFORMATION

Pledgor: CHONGQING CYIT COMMUNICATION TECHNOLOGIES Co.,Ltd.

Registration number: 2014500000016

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170428

Address after: Nanping Street 400060 Chongqing Nan'an District Nancheng Road No. 199 left attached to the floor 403

Patentee after: Keen (Chongqing) Microelectronics Technology Co.,Ltd.

Address before: Chongqing University of Posts and Telecommunications shineford No. 1 building, 400065 Chongqing Nan'an District huangjuezhen pass Fort Park 12 floor

Patentee before: CHONGQING CYIT COMMUNICATION TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181108

Address after: 201203 Building 1, exhibition hall, 2288 lane, 2288 Chong, road, Zhangjiang hi tech park, Shanghai

Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Address before: 400060 Nanping Road 199, Nanping Street, Nan'an District, Chongqing, 403

Patentee before: Keen (Chongqing) Microelectronics Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190326

Address after: 361006 Xiamen Free Trade Pilot Area, Xiamen, Fujian Province, Unit X, 8th Floor, Unit 05, Building D, Xiamen International Shipping Center, 97 Xiangyu Road, Xiamen Section

Patentee after: Xinxin Finance Leasing (Xiamen) Co.,Ltd.

Address before: 201203 Building 1, exhibition hall, 2288 lane, 2288 Chong, road, Zhangjiang hi tech park, Shanghai

Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

TR01 Transfer of patent right
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20100217

Assignee: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Assignor: Xinxin Finance Leasing (Xiamen) Co.,Ltd.

Contract record no.: X2021110000009

Denomination of invention: FFT branch calculation method and device

Granted publication date: 20120222

License type: Exclusive License

Record date: 20210317

EE01 Entry into force of recordation of patent licensing contract
TR01 Transfer of patent right

Effective date of registration: 20221018

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288

Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Address before: 361006 Xiamen Free Trade Pilot Area, Xiamen, Fujian Province, Unit X, 8th Floor, Unit 05, Building D, Xiamen International Shipping Center, 97 Xiangyu Road, Xiamen Section

Patentee before: Xinxin Finance Leasing (Xiamen) Co.,Ltd.

TR01 Transfer of patent right