CN101609835B - 具自对准电极结构的功能性阵列元件及其制造方法 - Google Patents

Abstract

本发明提供一种具自对准电极结构的功能性阵列元件及其制造方法。上述功能性阵列元件包括透明基板。图案化阵列式下电极设置于该透明基板上。间隙壁结构设置于该透明基板上，且位于该图案化阵列式下电极之间的间隙，且与该图案化阵列式下电极自对准。功能性结构层设置于该间隙壁结构所定义的像素阵列区域中。图案化上电极设置于该功能性结构层上，位于对应该像素阵列区域，以及保护层设置于该图案化上电极上，覆盖该功能性阵列元件。

Description

具自对准电极结构的功能性阵列元件及其制造方法

技术领域

本发明涉及一种功能性阵列元件，特别涉及一种具自对准电极结构的功能性阵列元件及其制造方法。 

背景技术

传统的功能性阵列元件包括压电感测装置、显示器装置、致动元件装置、扬声器装置或其他光电感测装置，其尺寸持续朝微缩化且增加有效像素面积发展。典型的功能性阵列元件主要包括三部分：基板、间隙子以及感测元件的功能性结构层。由间隙子定义出像素阵列区域，并形成感测元件的功能性结构层于各像素区域中，因此定义并形成像素区域的效率及精度，成为功能性阵列元件的关键。 

美国专利早期公开No.2004/0039044披露一种自对准红-绿-蓝彩色滤光层于光侦测器上。首先形成光侦测器并将其表面平坦化。接着，形成两层介电层于完成的光侦测器上，定义出预定的区域，并将各颜色的彩色滤光层形成于预定的区域。在移除上层的介电层后，各彩色滤光层自对准于光测元件的侦测区域。 

图1A-1D显示传统的功能性阵列元件10制造方法的各步骤的剖面示意图。请参阅图1A，首先提供基板11，并形成图案化电极13于其上。例如以第一道光掩模(未绘示)结合光刻工艺，定义出电极13阵列于基板11上。 

请参阅图1B，形成介电层14于基板11上，接着以第二道光掩模21结合光刻工艺定义间隙壁结构15，如图1C所示。更明确地说，以正面曝光L定义间隙壁结构，其中第二道光掩模21的不透光区域21a对应像素区域，而透光区域21b对应间隙壁的位置。以第二道光掩模21定义间隙壁结构15不仅需对准其与基板11间的相对位置，亦须对准其与第一道光掩模间的相对位置。且随着元件密度增加与尺寸微缩，对准误失极易发生使得间隙壁15’偏离其应有的位置导致像素区域的不一致，如图1C所示。 

再者，请参阅图1D，形成感测元件的功能性结构层17于像素区域，完成传统的功能性阵列元件10。为了补偿间隙壁偏移，必须将间隙壁15的尺寸制作大于电极13的间距d，使其具有边界裕度s，补偿对准偏移。然而，边界裕度s会影响元件的开口率，即实际功能性结构层17的区域A与理论像素区域W的比值A/W。更明确地说，边界裕度s愈大，开口率比值A/W愈小。以W＝10μm，最小特征尺寸(minimum feature size)为2μm，对位精准度为±1μm为例，开口率比值A/W仅仅约60％。 

发明内容

本发明的实施例提供一种具自对准电极结构的功能性阵列元件，包括：透明基板；图案化阵列式下电极设置于该透明基板上；间隙壁结构设置于该透明基板上，且位于该图案化阵列式下电极之间的间隙，且与该图案化阵列式下电极自对准；功能性结构层设置于该间隙壁结构所定义的像素阵列区域中；图案化上电极设置于该功能性结构层上，位于对应该像素阵列区域，以及保护层设置于该图案化上电极上，覆盖该功能性阵列元件。 

应注意的是，该功能性阵列元件包括触控阵列元件，含压阻胶体，包括导电胶层。此外，间隙于该图案化阵列式下电极与该图案化上电极之间。另一方面，还包括额外的压阻胶体层设置于该图案化阵列式下电极上。 

本发明的实施例另提供一种具自对准电极结构的功能性阵列元件，包括：透明基板；图案化阵列式第一下电极设置于该透明基板上；图案化绝缘层设置于该透明基板上，露出一部分的该第一下电极；图案化的第二下电极设置于该绝缘层上；间隙壁结构设置于该透明基板上，且自对准地形成于该第一下电极和该第二下电极的遮盖区域；功能性结构层设置于该间隙壁结构所定义的像素阵列区域中；图案化上电极设置于该功能性结构层上，位于对应该像素阵列区域，以及保护层设置于该图案化上电极上，覆盖该具自对准电极结构的功能性阵列元件。 

本发明的实施例另提供一种具自对准电极结构的功能性阵列元件的制造方法，包括：提供透明基板；形成图案化阵列式下电极于该透明基板上；涂布厚膜光致抗蚀剂于该透明基板上，覆盖该图案化阵列式下电极；以该图案化阵列式下电极为掩模，自该透明基板背面提供曝光源，以定义间隙壁结构于该图案化阵列式下电极之间的间隙，且与该图案化阵列式下电极自对准；形成功能性结构层于该间隙壁结构所定义的像素阵列区域中；形成图案 化上电极于该功能性结构层上，位于对应该像素阵列区域，以及形成保护层设置于该图案化上电极上，覆盖该功能性阵列元件。 

本发明的实施例又提供一种具自对准电极结构的功能性阵列元件的制造方法，包括：提供透明基板；形成图案化阵列式下电极于该透明基板上；涂布厚膜负型光致抗蚀剂于该透明基板上，覆盖该图案化阵列式下电极；以该图案化阵列式下电极为掩模，自该透明基板背面提供曝光源，以定义间隙壁结构于该图案化阵列式下电极之间的间隙，且与该图案化阵列式下电极自对准；形成牺牲层于该间隙壁结构及该图案化阵列式下电极上；形成压阻胶体层于该牺牲层上；形成图案化上电极于该压阻胶体层上，位于对应该像素阵列区域；移除该牺牲层；以及形成保护层设置于该图案化上电极上，覆盖该功能性阵列元件。 

本发明的实施例又提供一种具自对准电极结构的功能性阵列元件的制造方法，包括：提供透明基板；形成图案化阵列式第一下电极设置于该透明基板上；形成图案化绝缘层设置于该透明基板上，露出一部分的第一下电极；形成图案化的第二下电极设置于该绝缘层上；涂布厚膜光致抗蚀剂于该透明基板上，覆盖该图案化阵列式第一下电极和该第二下电极；以该图案化阵列式第一下电极和该第二下电极为掩模，自该透明基板背面提供曝光源，以定义间隙壁结构，自对准于该图案化阵列式第一下电极和该第二下电极之间的间隙；形成功能性结构层于该间隙壁结构所定义的像素阵列区域中；形成图案化上电极设置于该功能性结构层上，位于对应该像素阵列区域，以及形成保护层设置于该图案化上电极上，覆盖该具自对准电极结构的功能性阵列元件。 

为使本发明能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。 

附图说明

图1A-1D为显示传统的功能性阵列元件10制造方法的各步骤的剖面示意图； 

图2A-2D为显示本发明实施例之一的功能性阵列元件制造方法的各步骤的剖面示意图； 

图3A-3E为显示一明确的实施例的感测元件制造方法的各步骤的剖面 示意图； 

图4A-4E为显示一明确的实施例的显示器元件制造方法的各步骤的剖面示意图； 

图5A和5B为显示根据本发明实施例的下电极结构的平面示意图； 

图6为显示根据本发明实施例的功能性阵列元件的平面示意图； 

图7为显示根据本发明另一实施例的功能性阵列元件的平面示意图； 

图8为显示根据本发明另一实施例的功能性阵列元件的平面示意图； 

图9A-9D为显示根据本发明又一实施例的双底电极型感测阵列元件制造方法的各步骤的剖面示意图； 

图10为显示根据本发明又一实施例的双底电极型感测阵列元件500的平面示意图； 

图11A-11F为显示本发明另一实施例的触控元件制造方法的各步骤的剖面示意图； 

图12为本发明另一实施例的触控元件的剖面示意图；以及 

图13A-13F为显示本发明再一实施例的触控元件制造方法的各步骤的剖面示意图。 

附图标记说明 

已知部分(图1A～1D) 

10传统的功能性阵列元件      11基板 

13图案化电极                14介电层 

15间隙壁结构                15’间隙壁偏离 

17功能性结构层              21第二道光掩模 

21a不透光区域               21b透光区域 

L正面曝光                   d电极的间距 

s边界裕度                   A实际功能性结构层的区域 

W理论像素区域 

本案部分(图2A～10) 

100功能性阵列元件           110基板 

113图案化电极               114介电层 

115间隙壁结构               117功能性结构层 

L’背面曝光                 d电极的间距 

A’实际功能性结构层的区域             W理论像素区域 

200感测阵列元件                       210、310、410、510基板 

213、313、413图案化电极               214、314负光致抗蚀剂层 

215、315、415、415a、415b间隙壁结构 

217弹性体(elastomer)层                219保护层 

300显示器阵列元件                     317显示媒介 

319透明导电氧化物                     320保护层 

400、400a、400b功能性阵列元件         413a、413b下电极图纹 

417、417a、417b显示媒介               419上电极 

500双底电极型感测阵列元件             513a第一组下电极 

513b第二组下电极                      514绝缘层 

515间隙壁结构                         517导电聚二甲基硅氧烷(PDMS)层 

520保护层                             600a、600b、700触控阵列元件 

610、710基板                          613、713图案化电极 

614、714额外的压阻胶体                615、715间隙壁结构 

616、716牺牲层                        616B、716B间隙 

617压阻胶体                           618、718上电极 

620、720保护层                        P像素 

W_X像素宽度                            W_Y像素长度 

具体实施方式

以下以各实施例并伴随着图式说明的范例，做为本发明的参考依据。在图式或说明书描述中，相似或相同的部分皆使用相同的图号。且在图式中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，图式中各元件的部分将以分别描述说明的，值得注意的是，图中未绘示或描述的元件，为所属技术领域技术人员所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。 

根据本发明实施例提供一种具自对准电极结构的功能性阵列元件及其制造方法，利用图案化阵列式下电极为掩模结合背向曝光，形成自对准的间隙壁结构，减少一道光掩模，并获得元件像素最佳的开口率。 

图2A-2D为显示本发明实施例之一的功能性阵列元件制造方法的各步 骤的剖面示意图。请参阅图2A，首先提供基板110，并形成图案化电极113于其上。例如以第一道光掩模(未绘示)结合光刻工艺，定义出电极113阵列于基板110上。电极113可为阵列式电极结构，对应功能性阵列元件的各像素区域。基板110可为硬性的玻璃基板或软性的高分子基板，具有预定程度的透光率。 

请参阅图2B，形成介电层114于基板110上，介电层114的材料可为光致抗蚀剂、高分子材料或氧化物。接着，施以背向曝光L’，以图案化电极113为掩模，结合光刻工艺，定义间隙壁结构115，如图2C所示。由于间隙壁结构115是由图案化电极113直接定义，因此间隙壁结构115的边缘完全自对准于图案化电极113。相较于传统工艺步骤，本实施例的工艺步骤可省略定义间隙壁结构的光掩模。并且，由于间隙壁结构115完全自对准于图案化电极113，因此可避免对准误失造成的间隙壁与像素区域的不一致的缺陷。 

再者，请参阅图2D，形成感测元件的功能性结构层117于像素区域，完成具自对准电极与间隙壁结构的功能性阵列元件100。根据本发明实施例，功能性结构层117的实际区域A’与理论像素区域W的比值A/W。更明确地说，间隙壁115的尺寸等于电极113的间距d，开口率比值A/W可达最佳化。以W＝10μm，最小特征尺寸(minimum feature size)为2μm，对位精准度为±1μm为例，开口率比值A/W可达约80％。 

图3A-3E为显示一明确的实施例的感测元件制造方法的各步骤的剖面示意图。请参阅图3A，首先提供基板210，如光学级(optical-grade)的聚对苯二甲酸乙二酯(PET)基板，厚度125μm，并形成图案化电极213于其上。例如以第一道光掩模(未绘示)结合光刻工艺(例剥离法(liftoff))，定义出铝电极213阵列做为各像素的下电极，其尺寸为0.5μm，在基板210上。 

请参阅图3B，以旋转涂布法涂布负光致抗蚀剂层214(如Microchem公司提供的型号SU8 2015)于基板210上，接着，施以背向曝照紫外光，以图案化电极213为掩模，经过后烘烤(post-bake)及显影后，在无铝电极的区域留下光致抗蚀剂，定义出间隙壁结构215，再经过200℃，1小时硬烤(hard-bake)后得到厚度约为30-60μm。由于间隙壁结构215是由图案化电极213直接定义，因此间隙壁结构215的边缘完全自对准于图案化电极213。 

请参阅图3C，以网版或钢版印刷法涂布弹性体(elastomer)层217，例如导电聚二甲基硅氧烷(PDMS)层，其硬化后的厚度约为40-70μm，电阻率为 108Ωcm。接着，以剥离法形成图案化0.5-1μm的铝电极做为各像素的上电极，如图3D所示。为了促进金属电极与PDMS层之间的粘结性，可选性地施予氧-等离子体活化步骤于PDMS层表面。 

再者，请参阅图3E，网印保护层219(例如Dow Corning公司提供的型号Q1-4010)，覆盖上电极，完成具自对准电极与间隙壁结构的传感器阵列元件200。 

图4A-4E为显示一明确的实施例的显示器元件制造方法的各步骤的剖面示意图。请参阅图4A，首先提供基板310，如光学级的PET基板，并形成图案化电极313于其上。例如以第一道光掩模(未绘示)结合光刻工艺(例如剥离法(liftoff))，定义出铝电极313阵列做为各像素的下电极，其尺寸为0.5μm，在基板310上。 

请参阅图4B，以旋转涂布法涂布负光致抗蚀剂层314(如Microchem公司提供的型号SU8 2015)于基板310上。接着，施以背向曝照紫外光，以图案化电极313为掩模，经过后烘烤(post-bake)及显影后，在无铝电极的区域留下光致抗蚀剂，定义出间隙壁结构315，再经过200℃，1小时硬烤(hard-back)后得到厚度约为30-60μm。由于间隙壁结构315是由图案化电极313直接定义，因此间隙壁结构315的边缘完全自对准于图案化电极313。 

请参阅图4C，以印刷或沉积显示媒介317，其包括胆固醇型液晶、高分子网络型液晶、高分子分散型液晶、电泳媒介(electrophoretic media，例如电子墨水(e-ink)和Sipix)、快速应答型液相粉末(如Bridgestone所提供)、电致变色媒介(electrochromic media，如Netera提供)、主客型液晶、以及纳米颗粒混入型液晶。由间隙壁结构315所定义的像素区域可为阵列式的凹入区域，显示媒介317分别填入各个凹入区域。 

请参阅图4D，沉积透明导电氧化物319于该显示媒介317上，并将透明导电氧化物319图案化做为各像素的上电极。该透明导电氧化物319的材料包括铟锡氧化物(ITO)、铝掺杂氧化锌、锑锡氧化物、镓掺杂氧化锌。 

再者，请参阅图4E，网印保护层320(例如Dow Corning公司提供的型号Q1-4010)，覆盖上电极，完成具自对准电极与间隙壁结构的影像显示器阵列元件300。 

图5A和5B为显示根据本发明实施例的下电极结构的平面示意图。请参阅图5A，本发明实施例的功能性阵列元件各像素的下电极413a可为圆形， 沿纵方向串连，成豆荚状图纹，并朝周边区域延伸连接接触垫。或者，各像素的下电极413b可为方形，沿纵方向交错串连，成锯齿状图纹，并朝周边区域延伸连接接触垫，如图5B所示。应注意的是，各像素的下电极并不限定于圆形和方形，其他几何形状，例如椭圆形，长方形、菱形和六边形皆可应用于本发明实施例中。 

图6为显示根据本发明实施例的功能性阵列元件的平面示意图。功能性阵列元件400可为被动式阵列(passive matrix，PM)元件，其在形成保护层步骤之前，相对于图3D的平面图。功能性阵列元件400包括多条图案化的下电极413，沿第二方向(Y轴方向)形成于透明基板410上。间隙壁结构415自对准地形成于图案化的电极413之间的间隙。功能性结构层417含一层导电感压胶体，例如导电聚二甲基硅氧烷(PDMS)层、聚氨酯(Polyurethane)层、丙烯酸酯橡胶(Acrylic Rubber)层、或聚对苯二甲酸乙二酯(polyethyleneterephthalate)层，形成于透明基板410的主动区域。多条图案化的上电极419，沿第一方向(X轴方向)形成于功能性结构层417。下电极413和上电极419延伸至透明基板410的周边区域为接触垫，以连接外部电路(未绘示)。于上电极413与下电极419交错重叠的区域定义为像素P，其宽度W_X约为5μm，长度W_Y约为5μm。 

图7为显示根据本发明另一实施例的功能性阵列元件的平面示意图。请参阅图7，功能性阵列元件400a包括多条图案化的下电极413a形成于透明基板410上。下电极413a于各像素区域为圆形，沿第二方向(Y轴方向)串连，延伸至周边区域为接触垫，其结构对照于图5A的电极413a。间隙壁结构415自对准地形成于图案化的电极413a之间的间隙。功能性结构层417a例如导电聚二甲基硅氧烷(PDMS)层或显示媒介，形成于透明基板410的主动区域。多条图案化的上电极419a于各像素区域为圆形，沿第一方向(X轴方向)形成于功能性结构层417a。下电极413a和上电极419a延伸至透明基板410的周边区域为接触垫，以连接外部电路(未绘示)。于上电极413a与下电极419a交错重叠的区域定义为像素P。 

图8为显示根据本发明另一实施例的功能性阵列元件的平面示意图。请参阅图8，功能性阵列元件400b包括多条图案化的下电极413b形成于透明基板410上。下电极413b于各像素区域为方形，沿第二方向(Y轴方向)交错串连，延伸至周边区域为接触垫，其结构对照于图5B的电极413b。间隙壁 结构415b自对准地形成于图案化的电极413b之间的间隙。功能性结构层417b例如导电聚二甲基硅氧烷(PDMS)层或显示媒介形成于透明基板410的主动区域。多条图案化的上电极419b于各像素区域为方形，沿第一方向(X轴方向)形成于功能性结构层417b。下电极413b和上电极419b延伸至透明基板410的周边区域为接触垫，以连接外部电路(未绘示)。于上电极413b与下电极419b交错重叠的区域定义为像素P。 

图9A-9D为显示根据本发明又一实施例的双底电极型感测阵列元件制造方法的各步骤的剖面示意图。请参阅图9A，首先提供基板510，如光学级的PET基板，并形成图案化的第一下电极513于其上。例如以第一道光掩模(未绘示)结合光刻工艺(例如剥离法(liftoff))，定义出电极513阵列于基板310上。接着，形成绝缘层514于该基底510上，并将其图案化，露出一部分的第一组下电极513，如图9B所示。 

请参阅图9C，形成图案化的第二组下电极513’于绝缘层514上。图案化的第二组下电极513’具有环形图纹，其内缘与第一组下电极513的边缘重叠。接着，以旋转涂布法涂布负光致抗蚀剂层(如Microchem公司提供的型号SU8 2015)于基板510上。接着，施以背向曝照紫外光，以第一组图案化下电极513a和第二组图案化下电极513b为掩模，经过后烘烤(post-back)及显影后，在无电极的区域留下光致抗蚀剂，定义出间隙壁结构515。并由间隙壁结构515定义出像素区域516。 

请参阅图9D，以网版或钢版印刷法涂布导电感压胶体517，例如导电聚二甲基硅氧烷(PDMS)层、聚氨酯(Polyurethane)层、丙烯酸酯橡胶(AcrylicRubber)层、及聚对苯二甲酸乙二酯(polyethylene terephthalate)层。其硬化后的厚度约为40-70μm，电阻率为10⁸Ωcm。在形成上电极步骤后，接着网印保护层520(例如Dow Corning公司提供的型号Q1-4010)，覆盖上电极，完成具自对准电极与间隙壁结构的双底电极型感测阵列元件500。 

图10为显示根据本发明又一实施例的双底电极型感测阵列元件500的平面示意图，其在形成弹性体层步骤之前，相对于图9C的平面图。请参阅图10，双底电极型感测阵列元件500包括多条图案化的第一组下电极513a形成于透明基板510上。第一组下电极513a于各像素区域为圆形，沿第一方向(X轴方向)串连，延伸至周边区域为接触垫。图案化透明绝缘层514设置于该基底510上，露出一部分的第一组下电极513a。图案化的第二组下电 极513b于绝缘层514上。图案化的第二组下电极513b具有环形图纹，沿第二方向(Y轴方向)串连，延伸至周边区域为接触垫。间隙壁结构515自对准地形成于第一组图案化的下电极513a和第二组图案化的下电极513b之间的间隙。第一组图案化的下电极513a和第二组图案化的下电极513b延伸至透明基板510的周边区域为接触垫，以连接外部电路(未绘示)。于第一组下电极513a和第二组下电极513b涵盖的区域定义为区域P。 

图11A-11F为显示本发明另一实施例的触控元件制造方法的各步骤的剖面示意图。请参阅图11A，首先提供基板610，如光学级(optical-grade)的PET基板，厚度125μm，并形成图案化电极613于其上。例如以网版印刷法，印刷导电银胶层613于基板610上，做为下电极，其厚度为25μm。 

请参阅图11B，以形成负光致抗蚀剂干膜615(如Dupont公司提供的型号PerMX3000，厚度15μm)于基板610上，接着，施以背向曝照紫外光，以图案化电极613为掩模，经过后烘烤(post-bake)及显影后，在无银胶电极的区域留下光致抗蚀剂，定义出间隙壁结构615。由于间隙壁结构615是由图案化电极613直接定义，因此间隙壁结构615的边缘完全自对准于图案化电极613。 

请参阅图11C，以沉积法或网版印刷法形成牺牲层616，厚度为15μm，但未使其交联(cross-link)化。 

请参阅图11D，沉积压阻(piezoresistive)胶体617于该间隙壁结构615和牺牲层616上。例如，沉积导电碳胶，其厚度约为15μm，电阻率约为10⁴Ωcm至10¹⁰Ωcm。以及，沉积导电银胶层618于压阻胶体617上，做为上电极，其厚度约为25μm。接着，移除该牺牲层616，留下间隙616B或空穴，如图11E。 

接着，请参阅图11F，网印保护层620(例如Dow Corning公司提供的型号Q1-4010)，覆盖上电极618，完成具自对准电极与间隙壁结构的触控阵列元件600a。 

图12为本发明另一实施例的触控元件的剖面示意图。应注意的是，在图12中所示的触控阵列元件600b的结构及制造方法，大体上等同于图11E中所示的触控阵列元件600a。为求简明之故，在此省略相同的叙述。不同之处在于，形成额外的压阻(piezoresistive)胶体614(例如导电碳胶)于图案化电极613上。因此，间隙616B的下电极614和上电极617皆由压阻(piezoresistive) 胶体构成。 

图13A-13F为显示本发明再一实施例的触控元件制造方法的各步骤的剖面示意图。请参阅图13A，首先提供基板710，如光学级(optical-grade)的PET基板，厚度125μm，并形成图案化电极713于其上。例如以网版印刷法，印刷导电银胶层713于基板710上，做为下电极，其厚度为25μm。 

请参阅图13B，以形成负光致抗蚀剂干膜715(如Dupont公司提供的型号PerMX3000，厚度15μm)于基板710上，接着，施以背向曝照紫外光，以图案化电极713为掩模，经过后烘烤(post-bake)及显影后，在无银胶电极的区域留下光致抗蚀剂，定义出间隙壁结构715。由于间隙壁结构715是由图案化电极713直接定义，因此间隙壁结构715的边缘完全自对准于图案化电极713。 

请参阅图13C，形成额外的压阻(piezoresistive)胶体714(例如导电碳胶)于图案化电极713上，其厚度约为5μm，电阻率约为10⁸Ωcm。接着，以沉积法或网版印刷法形成牺牲层716，厚度为15μm，但未使其交联(cross link)化。 

请参阅图13D，沉积导电银胶层718于该间隙壁结构615和牺牲层716上，做为上电极，其厚度约为25μm。接着，移除该牺牲层716，留下间隙716B或空穴，如图13E。 

接着，请参阅图13F，网印保护层720(例如Dow Corning公司提供的型号Q1-4010)，覆盖上电极718，完成具自对准电极与间隙壁结构的触控阵列元件700。 

本发明虽以实施例披露如上，然其并非用以限定本发明的范围，任何本发明所属技术领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。 

Claims (7)

1.一种具有自对准电极结构的功能性阵列元件，包括：

透明基板；

图案化阵列式第一下电极设置于该透明基板上；

图案化绝缘层设置于该透明基板和该第一下电极上，露出一部分的该第一下电极；

图案化的第二下电极设置于该绝缘层上，且图案化的第二下电极的内缘与该第一下电极的边缘重叠；

间隙壁结构设置于该绝缘层上，且自对准地形成于该第一下电极和该第二下电极的遮盖区域之外；

功能性结构层设置于该间隙壁结构所定义的像素阵列区域中；

图案化上电极设置于该功能结构层上，位于对应该像素阵列区域，以及

保护层设置于该图案化上电极上，覆盖该具有自对准电极结构的功能性阵列元件。

2.如权利要求1所述的具有自对准电极结构的功能性阵列元件，其中该第一下电极于各像素区域为圆形，沿第一方向串连，延伸至周边区域为接触垫。

3.如权利要求1所述的具有自对准电极结构的功能性阵列元件，其中该图案化的第二下电极具有环形图纹，沿第二方向串连，延伸至周边区域为接触垫。

4.一种具有自对准电极结构的功能性阵列元件的制造方法，包括：

提供透明基板；

形成图案化阵列式第一下电极设置于该透明基板上；

形成图案化绝缘层设置于该透明基板和该第一下电极上，露出一部分的第一下电极；

形成图案化的第二下电极设置于该绝缘层上，且图案化的第二下电极的内缘与该第一下电极的边缘重叠；

涂布厚膜负型光致抗蚀剂于该透明基板上，覆盖该图案化阵列式第一下电极和该第二下电极；

以该图案化阵列式第一下电极和该第二下电极为掩模，自该透明基板背 面提供曝光源，经过后烘烤及显影后，在无电极的区域留下光致抗蚀剂，以定义间隙壁结构，自对准于该图案化阵列式第一下电极和该第二下电极之间的间隙；

形成功能性结构层于该间隙壁结构所定义的像素阵列区域中；

形成图案化上电极设置于该功能性结构层上，位于对应该像素阵列区域，以及

形成保护层设置于该图案化上电极上，覆盖该具有自对准电极结构的功能性阵列元件。

5.一种具有自对准电极结构的功能性阵列元件的制造方法，包括：

提供透明基板；

形成图案化阵列式下电极于该透明基板上；

涂布厚膜负型光致抗蚀剂于该透明基板上，覆盖该图案化阵列式下电极；

以该图案化阵列式下电极为掩模，自该透明基板背面提供曝光源，经过后烘烤及显影后，在无电极的区域留下光致抗蚀剂，以定义间隙壁结构于该图案化阵列式下电极之间的间隙，且与该图案化阵列式下电极自对准；

形成牺牲层于该间隙壁结构及该图案化阵列式下电极上；

形成压阻胶体层于该牺牲层以及该间隙壁结构上；

形成图案化上电极于该压阻胶体层上，位于对应由间隙壁结构定义的像素阵列区域；

移除该牺牲层；以及

形成保护层设置于该图案化上电极上，覆盖该功能性阵列元件。

6.如权利要求5所述的具有自对准电极结构的功能性阵列元件的制造方法，还包括形成额外的压阻胶体层于该图案化阵列式下电极上。

7.一种具有自对准电极结构的功能性阵列元件的制造方法，包括：

提供透明基板；

形成图案化阵列式下电极于该透明基板上；

涂布厚膜负型光致抗蚀剂于该透明基板上，覆盖该图案化阵列式下电极；

以该图案化阵列式下电极为掩模，自该透明基板背面提供曝光源，经过后烘烤及显影后，在无电极的区域留下光致抗蚀剂，以定义间隙壁结构于该图案化阵列式下电极之间的间隙，且与该图案化阵列式下电极自对准； 

形成压阻胶体层于该图案化阵列式下电极上；

形成牺牲层于该间隙壁结构及该压阻胶体层上；

形成图案化上电极于该牺牲层以及该间隙壁结构上，位于对应由间隙壁结构定义的像素阵列区域；

移除该牺牲层；以及

形成保护层设置于该图案化上电极上，覆盖该功能性阵列元件。 

Images