CN101583041A - 多核图像编码处理设备的图像滤波方法及设备 - Google Patents

多核图像编码处理设备的图像滤波方法及设备 Download PDF

Info

Publication number
CN101583041A
CN101583041A CNA200910150023XA CN200910150023A CN101583041A CN 101583041 A CN101583041 A CN 101583041A CN A200910150023X A CNA200910150023X A CN A200910150023XA CN 200910150023 A CN200910150023 A CN 200910150023A CN 101583041 A CN101583041 A CN 101583041A
Authority
CN
China
Prior art keywords
image
dsp chip
loop filtering
filtering
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200910150023XA
Other languages
English (en)
Other versions
CN101583041B (zh
Inventor
张良平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN200910150023XA priority Critical patent/CN101583041B/zh
Publication of CN101583041A publication Critical patent/CN101583041A/zh
Priority to PCT/CN2010/073232 priority patent/WO2010145424A1/zh
Priority to US13/257,665 priority patent/US8867606B2/en
Priority to EP10788820.8A priority patent/EP2445211A4/en
Application granted granted Critical
Publication of CN101583041B publication Critical patent/CN101583041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H04N19/82—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation involving filtering within a prediction loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness

Abstract

本发明实施例公开了一种多核图像编码处理设备进行图像滤波的方法，该方法包括：所述多核图像编码处理设备包含的N个DSP芯片对各自编码后的图像并行执行环路滤波，所述N为大于1的整数；并且，所述N个DSP芯片中第M个DSP芯片对本芯片编码后图像中的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述M为大于或等于2、并且小于或等于N的整数。本发明实施例还公开了一种多核图像编码处理设备。采用本发明，能够有效提高多核图像编码处理设备的DSP资源利用率。

Description

多核图像编码处理设备的图像滤波方法及设备
技术领域
本发明涉及数字图像处理领域，尤其涉及一种多核图像编码处理设备的图像滤波方法及设备。
背景技术
目前，高清视频已经成为市场的热点，较之标清，高清图像的优势是显而易见的，但随之而来的问题是，高清图像所带来的处理资源的消耗与标清相比呈指数上升。
目前最强的单芯片内核处理器的图像编码能力也非常有限，当单芯片内核处理器的处理能力不足以独立完成高清图像任务时，众厂家纷纷采用多核图像编码处理设备完成高清图像编码。多核图像编码处理设备中包含多个数字信号处理(DSP)芯片，将一个图像帧划分为多个部分，每个DSP分别对其中一个部分进行编码处理。
对于H.264协议，编码一帧图像的主要过程包括：预测(包括帧内预测和帧间预测)、离散余弦(DCT)变换、量化、熵编码、反量化、反DCT变换、环路滤波。环路滤波之后的图像作为后续图像的预测图像。这些过程，除了环路滤波，都是在条带(slice)内部进行，slice之间是相互独立的，比如帧内预测所需的参考值不会超越slice边界，因此各slice可以独立进行帧内预测。当将图像划分成两半时，两个DSP芯片可以独立处理，因为所需的数据均在当前slice内部，也就是不会存在第二片DSP需要等待第一片DSP处理完才能开始。一个slice包含一个或多个宏块。
但是，H.264协议规定的环路滤波过程是个例外，其滤波是整帧进行滤波，而且严格按照宏块的光栅扫描顺序进行，对某个特定宏块来说，其可以滤波的必要条件是：当前宏块的左相邻宏块和上相邻宏块均已经完成滤波。如图1所示，宏块环路滤波按照从上到下、从左到右的顺序进行。
H.264协议规定的环路滤波，以宏块为单位进行滤波，宏块内部先滤垂直边界，后滤水平边界，按照从左到右的顺序进行垂直边界的滤波，按照先上后下的顺序进行水平边界的滤波，例如，如图2所示，一个宏块包括a、b、c、d四个垂直边界，包括e、f、g、h四个水平边界，在对该宏块进行环路滤波时，首先按照从a到b到c到d的顺序进行垂直边界滤波，然后按照从e到f到g到h的顺序进行水平边界滤波。
在采用双芯片内核处理器编码时，为了让两个DSP芯片负载均衡，通常将待编码图像帧水平分割为上下两半，因为视频通常水平运动比垂直运动更剧烈，将图像水平分割成上下两半，更能顺应图像的这个特性，使得分割后的图像有更好的视觉效果。将图像帧分割为上下两半后，一片DSP芯片处理一半图像，比如DSP0处理上半部分图像，DSP1处理下半部分图像。根据H.264协议，图像滤波时，DSP1不能独立滤波，而需要等待DSP0滤完上半部分图像，才能开始对其负责的下半部分图像进行滤波，使得DSP之间串行执行滤波处理，对宝贵的DSP资源是个极大的浪费。
发明内容
本发明实施例提供一种多核图像编码处理设备的图像滤波方法及设备，用于提高多核图像编码处理设备中DSP资源的利用率。
本发明实施例提供一种多核图像编码处理设备进行图像滤波的方法，该方法包括：
所述多核图像编码处理设备包含的N个DSP芯片并行对各自编码后的图像进行环路滤波，所述N为大于1的整数；并且，
所述N个DSP芯片中第M个DSP芯片对本芯片编码后图像中的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述M为大于或等于2、并且小于或等于N的整数。
本发明实施例提供一种多核图像编码处理设备的图像滤波方法，该方法包括：
所述多核图像编码处理设备包含的N个DSP芯片并行对各自编码后的图像进行环路滤波；并且，
所述N个DSP芯片中的第M个DSP芯片对本芯片编码后图像中最后一个条带的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述N为大于1的整数，所述M为大于或等于1、并且小于N的整数。
本发明实施例提供一种多核图像编码处理设备，该设备包括：
N个DSP芯片，用于并行对各自编码后的图像进行环路滤波；
所述N个DSP芯片中的第M个DSP芯片用于，对本芯片编码后图像中的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述M为大于或等于2、并且小于或等于N的整数，所述N为大于1的整数。
本发明实施例提供一种多核图像编码处理设备，该设备包括：
N个DSP芯片，用于并行对各自编码后的图像进行环路滤波；
所述N个DSP芯片中的第M个DSP芯片用于，对本芯片编码后图像中最后一个条带的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述M为大于或等于1、并且小于N的整数；所述N为大于1的整数。
本发明中，多核图像编码处理设备中的N个DSP芯片对各自编码后的图像并行执行环路滤波；并且，对于N个DSP芯片中任意两个相邻DSP芯片，后一DSP芯片进行图像环路滤波时，不对图像的第一行宏块的最上水平边界进行滤波，或者，前一DSP芯片进行图像环路滤波时，不对图像中最后一个条带的第一行宏块的最上水平边界进行滤波，使得某个DSP芯片可以不依赖于该芯片的前一相邻DSP芯片完成环路滤波后才开始进行环路滤波，进而多个DSP芯片能够并行执行环路滤波，从而有效的提高了多核图像编码处理设备的DSP资源利用率。
附图说明
图1为现有技术中进行环路滤波的宏块顺序示意图；
图2为现有技术中宏块的边界示意图；
图3A为本发明实施例一的方法流程示意图；
图3B为本发明实施例一的图像划分示意图；
图4A为本发明实施例二的方法流程示意图；
图4B为本发明实施例二的图像划分示意图；
图5为本发明实施例提供的设备结构示意图；
图6A为本发明实施例三的方法流程示意图；
图6B为本发明实施例三的图像划分示意图；
图7A为本发明实施例四的方法流程示意图；
图7B为本发明实施例四的图像划分示意图；
图8为本发明实施例提供的另一设备结构示意图。
具体实施方式
为了提高多核图像编码处理设备中DSP资源的利用率，本发明实施例提供一种多核图像编码处理设备进行图像滤波的方法，本方法中，多核图像编码处理设备中的N个DSP芯片对各自编码后的图像并行执行环路滤波，对于N个DSP芯片中任意两个相邻DSP芯片，后一DSP芯片进行图像环路滤波时，不对图像的第一行宏块的最上水平边界进行滤波，也即，后一DSP芯片对本芯片编码后图像中的第一行宏块进行环路滤波时，对该第一行宏块的除最上水平边界外的其他边界进行环路滤波。
由于第M个DSP芯片不对图像第一行宏块的最上水平边界进行环路滤波，也就是不对第M个DSP芯片编码后的图像中第一个slice的水平边界进行环路滤波，那么，第M个DSP芯片开始进行环路滤波，可以不依赖于与该芯片相邻的前一DSP芯片完成环路滤波，第M个DSP芯片和与该芯片相邻的前一DSP芯片就可以并行执行环路滤波。
下面以具体实施例对上述方法进行说明：
实施例一：
本实施例中，多核图像编码处理设备包含2个DSP芯片：DSP0和DSP1，DSP0处理待处理图像帧的上半部分，DSP1处理待处理图像帧的下半部分，DSP0和DSP1并行执行图像环路滤波，如图3A所示，具体实现流程如下：
步骤30：将当前待处理图像帧按照水平分割线分为上半部分和下半部分，如图3B所示，将上半部分图像送给DSP0进行编码处理，将下半部分图像送给DSP1进行编码处理；
步骤31：DSP1将接收到的下半部分图像的第一行宏块划分为同一个slice，并保存对该slice不进行水平边界滤波的设置信息；或者，直接保存对第一行宏块的最上水平边界不进行滤波的设置信息，如图3B所示；
本步骤中，对slice不进行水平边界滤波，是指对该slice的第一行宏块的最上水平边界不滤波。如图1所示，对于一个宏块来说，e边界是宏块的最上水平边界，同时也是该宏块所在slice的水平边界，根据设置不对e边界进行滤波，而其他边界(如f、g、h、b、c、d)则仍然会进行滤波。所以本发明只影响了e边界，对于其他水平边界和垂直边界没有影响，肉眼感觉不出图像质量会下降。
将下半部分图像中第一行宏块的最上水平边界设置为不滤波的目的，是因为下半部分图像的环路滤波从第一行宏块开始，现有技术中下半部分图像中第一行宏块的滤波需要等待上半部分图像的环路滤波完成后才能开始，本发明将下半部分图像中第一行宏块的最上水平边界设置为不滤波后，第一行宏块的滤波就不再依赖于上半部分图像的环路滤波完成才能开始执行，从而可以与上半部分图像的环路滤波并行执行。
步骤32：DSP0和DSP1对接收到图像进行除环路滤波外的编码工作，包括：帧内预测和帧间预测、DCT变换、量化、熵编码、反量化和反DCT变换；
步骤33：DSP0和DSP1的编码工作完成，DSP0和DSP1并行对各自编码后的图像进行环路滤波。DSP1对自身编码后的图像进行环路滤波时，不对图像的第一行宏块的最上水平边界滤波。
本步骤中，DSP1对第一行宏块进行滤波的方式可以为：读取步骤31中保存的设置信息，根据该设置信息依次对第一行宏块的垂直边界、除最上水平边界外的其他水平边界进行环路滤波。如图2所示，对第一行宏块的边界滤波顺序依次为：a、b、c、d、f、g、h。
DSP0和DSP1并行执行环路滤波可以存在如下两种情况：
第一种，DSP0和DSP1同时开始对各自编码后的图像执行环路滤波，即DSP0和DSP1完全并行执行环路滤波；
第二种，DSP0和DSP1中的一个DSP在另一个DSP完成环路滤波之前开始对自身编码后的图像执行环路滤波，即DSP0和DSP1部分并行执行环路滤波。
DSP0和DSP1并行进行环路滤波，省去了DSP1等待DSP0环路滤波的时间，大大提高了处理器的编码效率。
步骤34：DSP0和DSP1交换滤波数据，DSP0和DSP1利用对方发来的滤波数据对下一待处理图像帧作参考。
本步骤中，DSP1将环路滤波后图像的设定行滤波数据发送给DSP0，例如将环路滤波后图像的第一个slice的滤波数据发送给DSP0；DSP0将环路滤波后图像的设定行滤波数据发送给DSP1，例如将环路滤波后图像的最后一个slice的滤波数据发送给DSP1。
实施例二：
本实施例中，多核图像编码处理设备包含3个DSP芯片：DSP0、DSP1和DSP2，DSP0处理待处理图像帧的上部分，DSP1处理待处理图像帧的中间部分，DSP2处理待处理图像帧的下部分，DSP0、DSP1和DSP2并行执行图像环路滤波，如图4A所示，具体实现流程如下：
步骤40：将当前待处理图像帧按照两条水平分割线分为上部分、中间部分和下部分，如图4B所示，将上部分图像送给DSP0进行编码处理，将中间部分图像送给DSP1进行编码处理，将下半部分图像送给DSP2进行编码处理；
步骤41：DSP1将接收到的中间部分图像的第一行宏块划分为同一个slice，并保存对该slice不进行水平边界滤波的设置信息；或者，直接保存对第一行宏块的最上水平边界不进行滤波的设置信息，如图4B所示；
DSP2将接收到的下部分图像的第一行宏块划分为同一个slice，并保存对该slice不进行水平边界滤波的设置信息；或者，直接保存对第一行宏块的最上水平边界不进行滤波的设置信息，如图4B所示；
本步骤中，将中间部分图像中第一行宏块的最上水平边界设置为不滤波的目的，是因为中间部分图像的环路滤波从第一行宏块开始，现有技术中中间部分图像中第一行宏块的滤波需要等待上半部分图像的环路滤波完成后才能开始，本发明将中间部分图像中第一行宏块的最上水平边界设置为不滤波后，第一行宏块的滤波就不再依赖于上半部分图像的环路滤波完成才能开始执行，从而可以与上半部分图像的环路滤波并行执行。
将下部分图像中第一行宏块的最上水平边界设置为不滤波的目的，是因为下部分图像的环路滤波从第一行宏块开始，现有技术中下部分图像中第一行宏块的滤波需要等待中间部分图像的环路滤波完成后才能开始，本发明将下部分图像中第一行宏块的最上水平边界设置为不滤波后，第一行宏块的滤波就不再依赖于中间部分图像的环路滤波完成才能开始执行，从而可以与中间部分图像的环路滤波并行执行。进而，上部分、中间部分、下部分三部分图像的环路滤波可以并行执行。
步骤42：DSP0、DSP1和DSP2对接收到图像进行除环路滤波外的编码工作；
步骤43：DSP0、DSP1和DSP2的编码工作完成，DSP0、DSP1和DSP2并行对各自编码后的图像进行环路滤波。DSP1对自身编码后的图像进行环路滤波时，不对图像的第一行宏块的最上水平边界滤波。DSP2对自身编码后的图像进行环路滤波时，不对图像的第一行宏块的最上水平边界滤波。
DSP0、DSP1和DSP2并行执行环路滤波也可以存在如下两种情况：
第一种，DSP0、DSP1和DSP2同时开始对各自编码后的图像执行环路滤波，即DSP0、DSP1和DSP2完全并行执行环路滤波；
第二种，DSP0、DSP1和DSP2中的一个DSP在另一个DSP完成环路滤波之前开始对自身编码后的图像执行环路滤波，即存在部分并行执行环路滤波的情况。
步骤44：DSP0和DSP1交换滤波数据，DSP1和DSP2交换滤波数据，DSP0、DSP1和DSP2利用接收到的滤波数据对下一待处理图像帧作参考。
本步骤中，DSP1将环路滤波后图像的设定行滤波数据发送给DSP0，例如将环路滤波后图像的第一个slice的滤波数据发送给DSP0；DSP0将环路滤波后图像的设定行滤波数据发送给DSP1，例如将环路滤波后图像的最后一个slice的滤波数据发送给DSP1；DSP1还将环路滤波后图像的设定行滤波数据发送给DSP2，例如将环路滤波后图像的最后一个slice的滤波数据发送给DSP2，DSP2将环路滤波后图像的设定行滤波数据发送给DSP1，例如将环路滤波后图像的第一个slice的滤波数据发送给DSP1。
综上，多核图像编码处理设备包含N个DSP芯片时，N个DSP芯片并行执行环路滤波，N个DSP芯片中第M个DSP芯片不对本芯片编码后图像中第一行宏块的最上水平边界进行滤波，也即，第M个DSP芯片对本芯片编码后图像中的第一行宏块进行环路滤波时，对该第一行宏块的除最上水平边界外的其他边界进行环路滤波，其中，N为大于1的整数，M为大于或等于2、并且小于或等于N的整数。环路滤波完成后，第M个DSP芯片将环路滤波后图像的设定行滤波数据发送给本芯片的前一相邻DSP芯片，该前一相邻DSP芯片将环路滤波后图像的设定行滤波数据发送给第M个DSP芯片，第M个DSP芯片和前一相邻DSP芯片利用接收到的滤波数据对下一待处理图像帧作参考。
与上述方法对应，本发明实施例还提供一种多芯片内核处理设备，参见图5，该设备包括：
N个DSP芯片，用于并行对各自编码后的图像进行环路滤波；
所述N个DSP芯片中的第M个DSP芯片用于，对本芯片编码后图像中的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述M为大于或等于2、并且小于或等于N的整数，所述N为大于1的整数。
所述N个DSP芯片并行对各自编码后的图像进行环路滤波包括以下两种情况：
第一种：N个DSP芯片同时开始对各自编码后的图像执行环路滤波；
第二种：N个DSP芯片中的一个DSP芯片在另一个DSP芯片完成环路滤波之前开始对自身编码后的图像执行环路滤波。
所述第M个DSP芯片还用于：
保存对条带不进行水平边界滤波的设置信息，所述条带为所述第一行宏块所在的条带；
读取所述设置信息，根据该设置信息依次对所述第一行宏块的垂直边界、除最上水平边界外的其他水平边界进行环路滤波。
所述第M个DSP芯片还用于：
将环路滤波后图像的设定行滤波数据发送给该本芯片的前一相邻芯片；利用所述前一相邻芯片发来的滤波数据对下一待处理图像帧作参考；
所述前一相邻芯片用于：将环路滤波后图像的设定行滤波数据发送给所述第M个DSP芯片；利用所述第M个DSP芯片发来的滤波数据对下一待处理图像帧作参考。
为了提高多核图像编码处理设备中DSP资源的利用率，本发明实施例提供另一种多核图像编码处理设备进行图像滤波的方法，本方法中，多核图像编码处理设备中的N个DSP芯片对各自编码后的图像并行执行环路滤波，对于N个DSP芯片中任意两个相邻DSP芯片，前一DSP芯片进行图像环路滤波时，不对图像中最后一个条带的第一行宏块的最上水平边界进行滤波，也即，前一DSP芯片对本芯片编码后图像中最后一个条带的第一行宏块进行环路滤波时，对第一行宏块的除最上水平边界外的其他边界进行环路滤波。
下面以具体实施例对上述方法进行说明：
实施例三：
本实施例中，多核图像编码处理设备包含2个DSP芯片：DSP0和DSP1，DSP0处理待处理图像帧的上半部分，DSP1处理待处理图像帧的下半部分，DSP0和DSP1并行执行图像环路滤波，如图6A所示，具体实现流程如下：
步骤60：将当前待处理图像帧按照水平分割线分为上半部分和下半部分，如图6B所示，将上半部分图像送给DSP0进行编码处理，将下半部分图像送给DSP1进行编码处理；
步骤61：DSP0将接收到的上半部分图像中最后一个slice设置为对该slice不进行水平边界滤波，并保存该设置信息；或者，直接保存对第一行宏块的最上水平边界不进行滤波的设置信息，如图6B所示；
步骤62：DSP0和DSP1对接收到图像进行除环路滤波外的编码工作，包括：帧内预测和帧间预测、DCT变换、量化、熵编码、反量化和反DCT变换；
步骤63：DSP0对上半部分图像的最后一个条带完成编码工作后，将最后一个条带的编码数据发送给DSP1；
步骤64：DSP0和DSP1的编码工作完成，DSP0和DSP1并行对各自编码后的图像进行环路滤波。DSP0对自身编码后的图像进行环路滤波时，不对图像中最后一个slice的第一行宏块的最上水平边界滤波。DSP1对DSP0发来的编码数据和本芯片编码后的编码数据进行环路滤波；
本步骤中，DSP0对图像中最后一个slice的第一行宏块进行滤波的方式可以为：读取步骤61中保存的设置信息，根据该设置信息依次对第一行宏块的垂直边界、除最上水平边界外的其他水平边界进行环路滤波。如图1所示，对第一行宏块的边界滤波顺序依次为：a、b、c、d、f、g、h。
DSP0和DSP1并行执行环路滤波可以存在如下两种情况：
第一种，DSP0和DSP1同时开始对各自编码后的图像执行环路滤波，即DSP0和DSP1完全并行执行环路滤波；
第二种，DSP0和DSP1中的一个DSP在另一个DSP完成环路滤波之前开始对自身编码后的图像执行环路滤波，即DSP0和DSP1部分并行执行环路滤波。
DSP0和DSP1并行进行环路滤波，省去了DSP1等待DSP0环路滤波的时间，大大提高了处理器的编码效率。
步骤65：DSP1向DSP0交换滤波数据，DSP0利用DSP1发来的滤波数据对下一待处理图像帧作参考。
本步骤中，DSP1将环路滤波后图像的设定行滤波数据发送给DSP0，例如将环路滤波后图像的第一个slice的滤波数据发送给DSP0。
实施例四：
本实施例中，多核图像编码处理设备包含3个DSP芯片：DSP0、DSP1和DSP2，DSP0处理待处理图像帧的上部分，DSP1处理待处理图像帧的中间部分，DSP2处理待处理图像帧的下部分，DSP0、DSP1和DSP2并行执行图像环路滤波，如图7A所示，具体实现流程如下：
步骤70：将当前待处理图像帧按照两条水平分割线分为上部分、中间部分和下部分，如图7B所示，将上部分图像送给DSP0进行编码处理，将中间部分图像送给DSP1进行编码处理，将下半部分图像送给DSP2进行编码处理；
步骤71：DSP0将接收到的上部分图像中最后一个slice设置为对该slice不进行水平边界滤波，并保存该设置信息，DSP1将接收到的中间部分图像中最后一个slice设置为对该slice不进行水平边界滤波，并保存该设置信息，如图7B所示；
步骤72：DSP0、DSP1和DSP2对接收到图像进行除环路滤波外的编码工作，包括：帧内预测和帧间预测、DCT变换、量化、熵编码、反量化和反DCT变换；
步骤73：DSP0对上部分图像的最后一个条带完成编码工作后，将最后一个条带的编码数据发送给DSP1；DSP1对中间部分图像的最后一个条带完成编码工作后，将最后一个条带的编码数据发送给DSP2；
步骤74：DSP0、DSP1和DSP2的编码工作完成，DSP0、DSP1和DSP2并行对各自编码后的图像进行环路滤波；DSP0对自身编码后的图像进行环路滤波时，不对图像中最后一个slice的第一行宏块的最上水平边界滤波；DSP1对DSP0发来的编码数据以及自身编码后的图像进行环路滤波时，不对图像中最后一个slice的第一行宏块的最上水平边界滤波；DSP2对DSP1发来的编码数据以及自身编码后的图像进行环路滤波；
DSP0、DSP1和DSP2并行执行环路滤波可以存在如下两种情况：
第一种，DSP0、DSP1和DSP2同时开始对各自编码后的图像执行环路滤波，即DSP0和DSP1完全并行执行环路滤波；
第二种，DSP0、DSP1和DSP2中的一个DSP在另一个DSP完成环路滤波之前开始对自身编码后的图像执行环路滤波，即存在部分并行执行环路滤波的情况。
步骤75：DSP1向DSP0交换滤波数据，DSP2向DSP1交换滤波数据，DSP0利用DSP1发来的滤波数据对下一待处理图像帧作参考，DSP1利用DSP2发来的滤波数据对下一待处理图像帧作参考。
本步骤中，DSP1将环路滤波后图像的设定行滤波数据发送给DSP0，例如将环路滤波后图像的第一个slice的滤波数据发送给DSP0。DSP2将环路滤波后图像的设定行滤波数据发送给DSP1，例如将环路滤波后图像的第一个slice的滤波数据发送给DSP0。
综上，多核图像编码处理设备包含N个DSP芯片时，N个DSP芯片并行执行环路滤波，N个DSP芯片中的第M个DSP芯片不对本芯片编码后图像中最后一个条带的第一行宏块的最上水平边界进行滤波，也即，第M个DSP芯片对本芯片编码后图像中最后一个条带的第一行宏块进行环路滤波时，对该第一行宏块的除最上水平边界外的其他边界进行环路滤波。第M个DSP芯片还需要将自身处理图像中最后一个条带的编码数据发送给本芯片后一相邻DSP芯片，该后一相邻DSP芯片对第M个DSP芯片发来的编码数据以及本芯片编码后的编码数据进行环路滤波，其中，M为大于或等于1、并且小于N的整数，N为大于1的整数。环路滤波完成后，后一相邻DSP芯片设定行滤波数据发送给第M个DSP芯片，第M个DSP芯片利用接收到的滤波数据对后一待处理图像帧作参考。
与上述方法相对应，本发明实施例还提供一种多芯片内核处理设备，如图8所示，该设备包括：
N个DSP芯片，用于并行对各自编码后的图像进行环路滤波；
所述N个DSP芯片中的第M个DSP芯片用于，对自身处理图像的最后一个条带完成编码操作后，将所述最后一个条带的编码数据发送给本芯片的后一相邻DSP芯片；对本芯片编码后图像中最后一个条带的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；
所述后一相邻DSP芯片，用于对所述编码数据以及对本芯片编码后的编码数据进行环路滤波；所述M为大于或等于1、并且小于N的整数；所述N为大于1的整数。
所述N个DSP芯片并行对各自编码后的图像进行环路滤波包括以下两种情况：
第一种：N个DSP芯片同时开始对各自编码后的图像执行环路滤波；
第二种：N个DSP芯片中的一个DSP芯片在另一个DSP芯片完成环路滤波之前开始对自身编码后的图像执行环路滤波。
所述第M个DSP芯片还用于：
保存对条带不进行水平边界滤波的设置信息，所述条带为所述第一行宏块所在的条带；
读取所述设置信息，根据该设置信息依次对所述第一行宏块的垂直边界、除最上水平边界外的其他水平边界进行环路滤波。
所述后一相邻DSP芯片还用于：
将环路滤波后图像的第一个条带的滤波数据发送给所述第M个DSP芯片；
所述第M个DSP芯片还用于：利用接收到的滤波数据对后一待处理图像帧作参考。
综上，本发明的有益效果包括：
本发明实施例提供的方案中，多核图像编码处理设备中的N个DSP芯片对各自编码后的图像并行执行环路滤波；并且，对于N个DSP芯片中任意两个相邻DSP芯片，后一DSP芯片进行图像环路滤波时，不对图像的第一行宏块的最上水平边界进行滤波，或者，前一DSP芯片进行图像环路滤波时，不对图像中最后一个条带的第一行宏块的最上水平边界进行滤波，使得某个DSP芯片可以不依赖于该芯片的前一相邻DSP芯片完成环路滤波后才开始进行环路滤波，进而多个DSP芯片能够并行执行环路滤波，从而有效的提高了多核图像编码处理设备的DSP资源利用率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1、一种多核图像编码处理设备进行图像滤波的方法，其特征在于，该方法包括：
所述多核图像编码处理设备包含的N个数字信号处理DSP芯片并行对各自编码后的图像进行环路滤波，所述N为大于1的整数；并且，
所述N个DSP芯片中第M个DSP芯片对本芯片编码后图像中的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述M为大于或等于2、并且小于或等于N的整数。
2、如权利要求1所述的方法，其特征在于，在第M个DSP芯片对本芯片编码后图像中的第一行宏块进行环路滤波之前，该方法进一步包括：
将所述第一行宏块划分在同一条带中，并保存对该条带不进行水平边界滤波的设置信息；
所述对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波包括：
读取所述设置信息，根据该设置信息依次对所述第一行宏块的垂直边界、除最上水平边界外的其他水平边界进行环路滤波。
3、如权利要求1所述的方法，其特征在于，所述N个DSP芯片并行对各自编码后的图像进行环路滤波包括：
所述N个DSP芯片同时开始对各自编码后的图像执行环路滤波；或者；
所述N个DSP芯片中的一个DSP芯片在另一个DSP芯片完成环路滤波之前开始对自身编码后的图像执行环路滤波。
4、如权利要求1所述的方法，其特征在于，在所述N个DSP芯片并行对各自编码后的图像进行环路滤波之后，该方法进一步包括：
所述第M个DSP芯片将环路滤波后图像的设定行滤波数据发送给本芯片的前一相邻芯片；所述前一相邻芯片将环路滤波后图像的设定行滤波数据发送给所述第M个DSP芯片；
所述第M个DSP芯片和所述前一相邻芯片利用接收到的滤波数据对下一待处理图像帧作参考。
5、一种多核图像编码处理设备的图像滤波方法，其特征在于，该方法包括：
所述多核图像编码处理设备包含的N个DSP芯片并行对各自编码后的图像进行环路滤波；并且，
所述N个DSP芯片中的第M个DSP芯片对本芯片编码后图像中最后一个条带的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述N为大于1的整数，所述M为大于或等于1、并且小于N的整数。
6、如权利要求5所述的方法，其特征在于，
在N个DSP芯片并行对各自编码后的图像进行环路滤波之前，该方法进一步包括：所述第M个DSP芯片对自身处理图像的最后一个条带完成编码后，将所述最后一个条带的编码数据发送给本芯片的后一相邻DSP芯片；
所述后一相邻DSP芯片进行环路滤波时，对所述编码数据以及本芯片编码后的编码数据进行环路滤波。
7、如权利要求5所述的方法，其特征在于，在第M个DSP芯片对本芯片编码后图像中最后一个条带的第一行宏块进行滤波之前，该方法进一步包括：
保存对所述最后一个条带不进行水平边界滤波的设置信息；
所述对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波包括：
读取所述设置信息，根据该设置信息依次对所述第一行宏块的垂直边界、除最上水平边界外的其他水平边界进行滤波。
8、如权利要求5所述的方法，其特征在于，所述N个DSP芯片并行对各自编码后的图像进行环路滤波包括：
所述N个DSP芯片同时开始对各自编码后的图像执行环路滤波操作；或者；
所述N个DSP芯片中的一个DSP芯片在另一个DSP芯片完成环路滤波之前开始对自身编码后的图像执行环路滤波操作。
9、如权利要求5所述的方法，其特征在于，在所述N个DSP芯片并行对各自编码后的图像进行环路滤波之后，该方法进一步包括：
所述后一DSP相邻芯片将环路滤波后图像的第一个条带的滤波数据发送给所述第M个DSP芯片；
所述第M个DSP芯片利用接收到的滤波数据对下一待处理图像帧作参考。
10、一种多核图像编码处理设备，其特征在于，该设备包括：
N个DSP芯片，用于并行对各自编码后的图像进行环路滤波；
所述N个DSP芯片中的第M个DSP芯片用于，对本芯片编码后图像中的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述M为大于或等于2、并且小于或等于N的整数，所述N为大于1的整数。
11、如权利要求10所述的设备，其特征在于，所述第M个DSP芯片还用于：
保存对条带不进行水平边界滤波的设置信息，所述条带为所述第一行宏块所在的条带；
读取所述设置信息，根据该设置信息依次对所述第一行宏块的垂直边界、除最上水平边界外的其他水平边界进行环路滤波。
12、如权利要求10所述的设备，其特征在于，所述第M个DSP芯片还用于：
将环路滤波后图像的设定行滤波数据发送给该本芯片的前一相邻芯片；利用所述前一相邻芯片发来的滤波数据对下一待处理图像帧作参考；
所述前一相邻芯片用于：将环路滤波后图像的设定行滤波数据发送给所述第M个DSP芯片；利用所述第M个DSP芯片发来的滤波数据对下一待处理图像帧作参考。
13、一种多核图像编码处理设备，其特征在于，该设备包括：
N个DSP芯片，用于并行对各自编码后的图像进行环路滤波；
所述N个DSP芯片中的第M个DSP芯片用于，对本芯片编码后图像中最后一个条带的第一行宏块进行环路滤波时，对所述第一行宏块的除最上水平边界外的其他边界进行环路滤波；所述M为大于或等于1、并且小于N的整数；所述N为大于1的整数。
14、如权利要求13所述的设备，其特征在于，所述第M个DSP芯片还用于：
对自身处理图像的最后一个条带完成编码操作后，将所述最后一个子图像的编码数据发送给本芯片的后一相邻DSP芯片；
所述后一相邻DSP芯片用于，对所述编码数据以及本芯片编码后的编码数据进行环路滤波。
15、如权利要求13所述的设备，其特征在于，所述第M个DSP芯片还用于：
保存对条带不进行水平边界滤波的设置信息，所述条带为所述第一行宏块所在的条带；
读取所述设置信息，根据该设置信息依次对所述第一行宏块的垂直边界、除最上水平边界外的其他水平边界进行环路滤波。
16、如权利要求13所述的设备，其特征在于，所述后一相邻DSP芯片还用于：
将环路滤波后图像的第一个条带的滤波数据发送给所述第M个DSP芯片；
所述第M个DSP芯片还用于：利用接收到的滤波数据对下一待处理图像帧作参考。
CN200910150023XA 2009-06-18 2009-06-18 多核图像编码处理设备的图像滤波方法及设备 Active CN101583041B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200910150023XA CN101583041B (zh) 2009-06-18 2009-06-18 多核图像编码处理设备的图像滤波方法及设备
PCT/CN2010/073232 WO2010145424A1 (zh) 2009-06-18 2010-05-25 多核图像编码处理设备及其图像滤波方法
US13/257,665 US8867606B2 (en) 2009-06-18 2010-05-25 Multi-core image encoding processing device and image filtering method thereof
EP10788820.8A EP2445211A4 (en) 2009-06-18 2010-05-25 MULTICOAT IMAGE ENCODING PROCESSING DEVICE AND ITS IMAGE FILTERING METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910150023XA CN101583041B (zh) 2009-06-18 2009-06-18 多核图像编码处理设备的图像滤波方法及设备

Publications (2)

Publication Number Publication Date
CN101583041A true CN101583041A (zh) 2009-11-18
CN101583041B CN101583041B (zh) 2012-03-07

Family

ID=41364953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910150023XA Active CN101583041B (zh) 2009-06-18 2009-06-18 多核图像编码处理设备的图像滤波方法及设备

Country Status (4)

Country Link
US (1) US8867606B2 (zh)
EP (1) EP2445211A4 (zh)
CN (1) CN101583041B (zh)
WO (1) WO2010145424A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010145424A1 (zh) * 2009-06-18 2010-12-23 中兴通讯股份有限公司 多核图像编码处理设备及其图像滤波方法
CN102223538A (zh) * 2011-06-17 2011-10-19 中兴通讯股份有限公司 一种并行滤波的方法和装置
CN102098503B (zh) * 2009-12-14 2012-11-28 中兴通讯股份有限公司 一种多核处理器并行解码图像的方法和装置
CN103761499A (zh) * 2014-01-20 2014-04-30 江苏物联网研究发展中心 基于多核dsp的条码识别方法
WO2014205717A1 (zh) * 2013-06-27 2014-12-31 北京大学深圳研究生院 视频解码方法及解码器
WO2015196718A1 (zh) * 2014-06-25 2015-12-30 中兴通讯股份有限公司 视频编码方法及装置
CN109146916A (zh) * 2018-08-22 2019-01-04 浙江大华技术股份有限公司 一种运动物体跟踪方法及装置
WO2019080136A1 (zh) * 2017-10-28 2019-05-02 华为技术有限公司 视频编解码方法及设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101712915B1 (ko) * 2007-10-16 2017-03-07 엘지전자 주식회사 비디오 신호 처리 방법 및 장치
US20130188732A1 (en) * 2012-01-20 2013-07-25 Qualcomm Incorporated Multi-Threaded Texture Decoding
CN103974081B (zh) * 2014-05-08 2017-03-22 杭州同尊信息技术有限公司 一种基于多核处理器Tilera的HEVC编码方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213089B1 (ko) * 1997-01-29 1999-08-02 윤종용 루프필터링 방법 및 루프필터
RU2154918C1 (ru) * 1998-08-01 2000-08-20 Самсунг Электроникс Ко., Лтд. Способ и устройство для цикл-фильтрации данных изображения
KR100525785B1 (ko) * 2001-06-15 2005-11-03 엘지전자 주식회사 이미지 화소 필터링 방법
KR101000926B1 (ko) * 2004-03-11 2010-12-13 삼성전자주식회사 영상의 불연속성을 제거하기 위한 필터 및 필터링 방법
US20080267297A1 (en) * 2007-04-26 2008-10-30 Polycom, Inc. De-blocking filter arrangements
US8265144B2 (en) * 2007-06-30 2012-09-11 Microsoft Corporation Innovations in video decoder implementations
US9648325B2 (en) * 2007-06-30 2017-05-09 Microsoft Technology Licensing, Llc Video decoding implementations for a graphics processing unit
US20090080517A1 (en) * 2007-09-21 2009-03-26 Yu-Ling Ko Method and Related Device for Reducing Blocking Artifacts in Video Streams
CN101256668B (zh) 2008-03-12 2012-09-05 中兴通讯股份有限公司 一种计算均衡的多核进行视频滤波的方法
CN101252691B (zh) 2008-03-12 2011-06-22 中兴通讯股份有限公司 一种多处理器并行实现高分辨率图像滤波的方法
CN101321290B (zh) * 2008-07-17 2010-12-15 北京数码视讯科技股份有限公司 基于数字信号处理器的去块滤波方法
CN101583041B (zh) 2009-06-18 2012-03-07 中兴通讯股份有限公司 多核图像编码处理设备的图像滤波方法及设备
ES2548043T3 (es) * 2011-01-14 2015-10-13 Telefonaktiebolaget Lm Ericsson (Publ) Filtrado de desbloqueo

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8867606B2 (en) 2009-06-18 2014-10-21 Zte Corporation Multi-core image encoding processing device and image filtering method thereof
WO2010145424A1 (zh) * 2009-06-18 2010-12-23 中兴通讯股份有限公司 多核图像编码处理设备及其图像滤波方法
CN102098503B (zh) * 2009-12-14 2012-11-28 中兴通讯股份有限公司 一种多核处理器并行解码图像的方法和装置
CN102223538A (zh) * 2011-06-17 2011-10-19 中兴通讯股份有限公司 一种并行滤波的方法和装置
WO2012171401A1 (zh) * 2011-06-17 2012-12-20 中兴通讯股份有限公司 一种并行滤波的方法和装置
WO2014205717A1 (zh) * 2013-06-27 2014-12-31 北京大学深圳研究生院 视频解码方法及解码器
CN105264887A (zh) * 2013-06-27 2016-01-20 北京大学深圳研究生院 视频解码方法及解码器
CN103761499A (zh) * 2014-01-20 2014-04-30 江苏物联网研究发展中心 基于多核dsp的条码识别方法
CN103761499B (zh) * 2014-01-20 2016-06-01 江苏物联网研究发展中心 基于多核dsp的条码识别方法
WO2015196718A1 (zh) * 2014-06-25 2015-12-30 中兴通讯股份有限公司 视频编码方法及装置
WO2019080136A1 (zh) * 2017-10-28 2019-05-02 华为技术有限公司 视频编解码方法及设备
CN109146916A (zh) * 2018-08-22 2019-01-04 浙江大华技术股份有限公司 一种运动物体跟踪方法及装置
CN109146916B (zh) * 2018-08-22 2021-02-02 浙江大华技术股份有限公司 一种运动物体跟踪方法及装置

Also Published As

Publication number Publication date
EP2445211A1 (en) 2012-04-25
US20120195382A1 (en) 2012-08-02
US8867606B2 (en) 2014-10-21
WO2010145424A1 (zh) 2010-12-23
CN101583041B (zh) 2012-03-07
EP2445211A4 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
CN101583041B (zh) 多核图像编码处理设备的图像滤波方法及设备
CN106464894B (zh) 视频处理方法及装置
CN103155557B (zh) 基于分区基础的自适应环路滤波方法和装置
CN104883578B (zh) 对帧内预测模式进行解码的方法
CN104935930B (zh) 图像解码设备
CN105981383B (zh) 视频处理方法及装置
CN103141094A (zh) 自适应环路滤波方法和装置
CN103931186B (zh) 图像解码装置
CN106131552A (zh) 采用自适应偏置处理编码视频的方法和装置
CN102057680A (zh) 运动图像编码/解码方法和装置
CN103297781A (zh) 一种基于纹理方向的hevc帧内编码方法、装置和系统
CN103051892B (zh) 内嵌式回路滤波方法以及内嵌式回路滤波装置
CN103947208A (zh) 减少解块滤波器的方法及装置
CN1981533A (zh) 用于进行解块滤波的方法和系统
CN102625108A (zh) 一种基于多核处理器实现的h.264解码方法
CN102804780A (zh) 图像编码装置、图像解码装置、图像编码方法以及图像解码方法
CN102143361B (zh) 一种视频编码方法和装置
CN104521234B (zh) 合并去区块处理和取样自适应偏移处理的视频处理方法和装置
CN104702959B (zh) 一种视频编码的帧内预测方法及系统
CN101841722B (zh) 滤波边界强度的检测装置的检测方法
CN103988511A (zh) 具有简化边界强度决定的去块滤波方法和设备
CN102281441B (zh) 一种并行滤波的方法和装置
CN105227959B (zh) 用于视频编码的多编码点混编流水方法及其装置
CN102223538A (zh) 一种并行滤波的方法和装置
CN102801973B (zh) 视频图像去块滤波方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant