CN101574707A - 一种基于cpu+dsp的轧辊偏心信号控制系统及其方法 - Google Patents

Abstract

本发明属于钢铁生产过程检测与控制领域，涉及一种基于CPU+DSP的轧辊偏心信号控制系统及其方法，能够对轧辊偏心信号进行实时检测和提取，并具有对板带材厚度控制进行偏心补偿的功能。该系统主要是由用于偏心信号检测与处理的基于PMC总线的单板DSP装置和用于偏心控制的单板CPU板构成，包括用于偏心相位检测的光电编码器数据采集和机架轧制力信号的采集模块，对采集的轧制力信号进行频谱分析和偏心的相位分析数字信号处理模块，与主CPU板进行信息交换用的PMC接口模块构成。本发明能够准确提取偏心特征信号，能精确预测偏心信号相位，并且能够准确利用偏心信号进行偏心补偿厚度控制，能适应复杂的工业环境条件，抗干扰能力强，性能稳定、可靠，应用于板带轧机的厚度控制系统中。

Description

一种基于CPU+DSP的轧辊偏心信号控制系统及其方法

技术领域

本发明属钢铁生产过程检测与控制领域，特别是提供了一种基于CPU+DSP的轧辊偏心信号特征提取分析的平台，通用性强，具有抗干扰的能力；主CPU板实现厚度补偿控制，背板总线为国际通用的工业标准的VME总线，系统具有一定的开放性，以方便各用户的扩展。

背景技术

当前，随着先进控制理论的不断完善和发展，控制算法越来越复杂，对控制系统的性能要求越来越高。自动控制理论经历了经典控制理论、现代控制理论和智能控制理论三个阶段的发展，参数辨识、自适应控制、神经网络和模糊控制等在理论上已经形成了一套系统的、完整的解决方法，但控制理论的不断完善也伴随着控制算法越来越复杂，这就对计算机的处理能力要求越来越高。当前的工业控制现场使用的工控机大多采用单处理器，一方面CPU的制造工艺已经越来越接近物理极限，主频提高的空间越来越小；另一方面现有的处理器虽然具有高速串行运算的特点，但无法满足大数据量算法的要求，这一问题的根源在于原有的处理器既需要完成控制算法的运算部分又需要完成程序的调度，监听以及产生/相应中断等多项任务。而处理器在处理多项任务时，采用的是轮寻执行的办法，即在一个CPU的条件下不可能同时执行两个以上的程序。CPU在程序之间做高速的切换，使得所有的程序在很短的时间之内可以得到更小的CPU时间，这样从用户的角度来看就好像是同时在执行多个程序。因此一个CPU无法在硬件上满足系统的要求，在实际的工业应用中，往往出现主CPU负荷过重的现象。为了使一些复杂的、有用的控制算法在工业中得到充分应用，提高工控机的处理能力和运行效率，应用辅助CPU系统分担部分主CPU的运算任务，组成并行处理器系统并行处理，从而提高系统的实时性和可靠性，将是个可行的途径。

并行计算机技术从20世纪60年代以来，经过了几十年快速发展，推动了计算机技术的飞速发展和高性能计算机在各个领域的应用，特别是90年代以来，随着微电子技术的迅速发展，基于RISC指令系统得微处理芯片的性能几乎以每年增长1倍、内存容量每年增长3-4倍的速度发展，所以并行处理器技术也日渐走向成熟。DSP凭借强大的数据处理能力和高运算速度以及可编程性和易于实现自适应处理等特点，成为辅助处理器最合适的选择。

可见，先进的控制系统主要用于处理复杂生产过程，伴随的是控制算法的复杂化，进而对系统的硬件提出了更高的要求，特别是在有实时性要求的场合，更需要有强大数据处理能力的系统保证，本发明所设计的快速控制系统，采用DSP作为辅助CPU参与运算，而DSP在数据处理方面的能力将能有效的保证实时过程控制中复杂控制算法的运行。

通过对并行处理技术和多处理系统设计原理等理论的研究，提出了处理器之间基于PMC总线方式通信的并行多处理系统的设计方案。系统的设计主要包括辅助处理系统的硬件和逻辑设计、主处理系统局部总线设备驱动程序设计，系统的调试合成以及应用。

综上所述，对于复杂轧钢生产过程轧辊偏心信号检测与控制来说，要求所设计的偏心检测与控制系统应该具有开放性，可扩展性，可靠性，可测较多的参数，监测灵敏度应该较高，使用的适应性应该较大，安装和维修应该不太复杂，同时应该不受复杂工业过程环境、工况等恶劣因素的影响可以确保在复杂环境下对轧辊偏心信号提取与控制。

发明内容

本发明的目的在于提供一种轧辊偏心检测与控制的系统，提高轧机厚度控制精度。其具有系统开放性好，可靠性高，容错能力高，抗干扰能力强，安装简单，适应性强，在轧钢复杂工业环境下可以正常连续工作，同时根据不同轧机状况进行偏心及相关信号的自动检测和采集数据，对偏心成分进行识别，并具有厚度补偿控制的功能。

一种基于CPU+DSP的轧辊偏心信号控制系统，其特征在于：包括基于VME总线的框架、VME总线的单板CPU装置、PMC总线的DSP信号采集与处理装置；DSP信号采集与处理装置与相位检测的光电编码器及轧制力传感器装置相连接，信号输出装置与轧机厚度控制系统相连。

VME总线的框架采用VME国际标准总线，保障多CPU之间的高速信息可靠传递。

单板CPU装置采用板载PMC总线与DSP处理器装置相连实现主辅处理器系统，为系统进行并行处理服务。

采用DSP信号采集装置，将各传感器探测装置输出的模拟电压信号转换为数字信号，提供给信号处理装置。

采用DSP信号处理装置，处理采集装置采集的数字信号，对各信号进行实时处理和分析，并进行特征提取、相位识别。

单板CPU装置为主CPU，PMC总线的DSP信号采集与处理装置为辅CPU，主CPU完成基本控制功能，辅CPU完成信号的采集与处理，主辅CPU之间利用PMC总线以双端口RAM形式实现信息交换；主CPU主要采用外构的基于VME总线的单板CPU，板内部有PMC接口，辅CPU为自主开发的DSP辅助CPU板，包括电源模块设计设计，DSP外围扩展电路设计，扩展的SRAM、FLASH、Dual-Port RAM电路，PCI接口电路设计以及CPLD逻辑设计；主辅CPU之间的通信是通过局部总线PMC总线进行，辅助CPU板内部PCI桥PLX PCI 9054和DSP之间的数据交换是通过Dual-Port RAM缓冲，增加了系统的灵活性和可靠性，该系统同时具有8K x32位的总线扩展，便于扩展外部接口；各传感器探测装置包括传感器电路部分、信号放大单元以及滤波单元，信号放大单元连接于传感器电路部分，滤波单元连接于信号放大单元，DSP的输出的信号为模拟电压信号。

主辅CPU之间信息交换通过内部的PMC总线，辅CPU处理完的各类信息直接通过PMC总线传送给主CPU，这样不影响主CPU对框架内其它CPU板或I/O的访问，自主性较强。

DSP信号采集装置用于将这些检测装置检测的模拟信号转变为数字信号输入到DSP信号处理装置中进行处理；DSP信号处理装置为单板计算机、DSP，对信号进行频谱分析和偏心识别；将偏心信号及传送给单板计算机系统，完成偏心信号的补偿控制。

由DSP信号处理装置对DSP信号采集的信号进行处理，包括预处理、特征提取、特征识别、频谱分析；预处理是指将采集到的原始车辆信号进行滤波、去均值和归一化；特征提取是指将预处理后的信号进行时域、频域和时-频域的特征提取，时域特征包括均值、方差、短时平均幅值、短时能量、自相关函数以及过零率；频域特征包括傅立叶变换后的第一主频、第二主频、频谱重心、频谱面积以及谱线密度；时-频域特征包括奇异矩阵和时-频图的纹理特征；通过频谱分析，分离出偏心信号的幅值、频率、初相位特征信号；主CPU根据偏心特征信号进行偏心厚度补偿算法的计算。

本发明能够准确提取偏心特征信号，能精确预测偏心信号相位，并且能够准确利用偏心信号进行偏心补偿厚度控制，能适应复杂的工业环境条件，抗干扰能力强，性能稳定、可靠，应用于板带轧机的厚度控制系统中。

附图说明

图1为根据本发明的一个具体实施例的轧辊偏心信号控制系统框图。

图2为根据本发明的一个具体实例的辅助处理器系统框图。

图3为根据本发明的一个具体实例的电源和时钟电路图。

图4为根据本发明的一个具体实例的静态存储器SRAM电路图。

图5为根据本发明的一个具体实例的PMC插槽接口电路连接电路图。

图6为根据本发明的一个具体实例的PCI9054与EEPROM的接口电路图。

图7为根据本发明的一个具体实例的PMC总线数据交换的流程图。

图8为根据本发明的一个具体实施例中的PCI Local BUS状态机。

图9为根据本发明的一个具体实施例中的设备驱动程序的流程图及设备所需接口函数框图。

图10为根据本发明的一个具体实施例中的偏心成分提取与补偿控制图。

其中图3、图4、图5、图6中的阿拉伯数字均表示图中芯片的管脚号，在相关的集成电路教科书中，将芯片的管脚按一定的顺序不同芯片的管脚号均从1开始，因此会在同一张图中出现相同的阿拉伯数字，正因为管脚号的存在，可以更方便相关的技术人员的看图和使用。对于具体的芯片在购买时都附有使用说明书，其中的管脚号与附图中的号是一致。

具体实施方式

本发明提供的偏心信号分离系统采用CPU+DSP并行处理处理结构，系统设计分为主处理系统和DSP辅助处理系统两个部分。主处理系统采用通用的硬件平台，选购的是GEFANUC公司的VMIVME-7807单板计算机，主处理系统主要是软件设计；DSP辅助处理器系统自主设计，核心DSP芯片采用TMS320VC33；主辅处理器之间通过PMC总线构建并行多处理器框架。

主处理器具有标准VME总线，在具有标准的VME框架下能正常工作，并支持多处理器。DSP辅助处理器借助主处理器上的PMC接口实现主辅处理器的并行协调工作。轧机的工作辊、支撑辊上的光电编码器信号、轧制力信号等直接进入到DSP辅助处理器，DSP辅助处理器对轧制力信号进行频谱分析，将偏心成分分离处理，经相关性分析，确定偏心成分的幅值、频率和相位。主处理器根据DSP辅助处理器分离处理的偏心成分，完成轧机的偏心补偿厚度控制。其偏心成分与主处理器的偏心补偿控制率最终将在显示单元显示。

本发明的硬件设计主要是DSP辅助CPU板的设计，包括电源模块设计，DSP外围扩展电路设计，包括扩展的SRAM、FLASH、Dual-Port RAM电路，PCI接口电路设计以及CPLD逻辑设计。主辅CPU之间的通信是通过局部总线PMC总线进行，辅助CPU板内部PCI桥PLX PCI 9054和DSP之间的数据交换是通过Dual-Port RAM缓冲，增加了系统的灵活性和可靠性，该系统同时具有8K x32位的总线扩展，便于扩展外部接口。

上述的系统中使用的DSP为TMS320VC33，使用两种电源供电，3.0V作为芯片的工作电压，1.8V最为芯片核心的工作电压。采用两种供电电压级可以保证芯片对外围电路的驱动能力，又可以有效地降低芯片功耗，减小发热量。通常的电源仅提供5V的标准电源电压，因此使用TPS767D318进行5V到3.3V和1.8V的电压转换，它同时输出3.3V和1.8V两种电压，最大可提供1A电流。板子上桥接口芯片和CPLD、SRAM和FLASH等都是3.3V供电，为保证系统功率正常和稳定性，使用一片TPS7333Q，提供从5V转3.3V电压。在时钟电路方面，TMS320VC33的XIN引脚悬空，外部晶振的输出引脚接入DSP的EXTCLK引入时钟源，在时钟模式的选择上，CLKMOD0和CLKMOD1同时接高电平，使DSP内部的锁相环工作在x5模式下。

TMS320VC33的管脚图中D31～D0是TMS320VC33的32位数据总线。每一个数据管脚都带有一个总线保持器，它能够在没有新的总线驱动信号的情况下使总线保持以前的状态。在本发明中连到该总线的其它器件有CY7C1041V33、SST39VF400A、PCI9054和EPM7128S，双口RAM IDT7125。

上述PMC总线采用PCI标准的电气层和逻辑层的定义，引针的排列充分考虑了信号线的整合和电源供给。5V电源引针定义在Pn1/Jn1接口，3.3V电源引针定义在Pn2/Jn2接口，V(I/O)引针定义在Pn1/Jn1和Pn3/Jn3接口，并且Pn1/Jn1和Pn2/Jn2接口包含了32位总线工作方式的全部信号线。本次设计采用32位总线工作方式，只连接Pn1/Jn1和Pn2/Jn2总线接口，采用Pn1/Jn1的5V电源作为系统输入电源。

上述系统中的CPLD采用Altera公司的MAX 7128S，主要完成三个功能。(1)DSP访问的器件有CY7C1041、SST39VF400A，Dual-port RAM，这些器件设计的读写信号和片选信号都有CPLD产生。(2)存储空间地址的分配。由于SRAM和FLASH的地址线位18位，Dual-port RAM的地址线是13位，而DSP芯片TMS320VC33的地址线为24位，故高六位需要通过CPLD来进行判断。(3)复位。此处可用于手工复位DSP芯片。CPLD将一输出端与TMS320VC33的RESET相连，当CPLD指定输入端(平时上拉到+3V高电平)手动接地时，CPLD会将RESET引脚置低，从而使DSP芯片复位。另外，可产生对CY7C09449的复位信号，当TMS320VC33进行软件复位时，会将PCI芯片的PRESET引脚置低，使其复位。

上述的DSP辅助处理器对采集的信号进行预处理、特征提取、特征识别、频谱分析等步骤，最终将偏心成分分离出来。预处理是指将采集到的原始轧辊信号进行滤波、去均值和归一化；特征提取是指将预处理后的信号进行时域、频域和时-频域的特征提取，时域特征包括均值、方差、短时平均幅值、短时能量、自相关函数以及过零率；频域特征包括傅立叶变换后的第一主频、第二主频、频谱重心、频谱面积以及谱线密度；时-频域特征包括奇异矩阵和时-频图的纹理特征。最终得到轧辊的偏心成分。主处理器以此为输入条件，对参数进行自修正，通过偏心控制器调节辊缝达到抑制偏心的目的。

本发明采用主辅处理器的并行结构对轧辊偏心成分进行检测识别，同时还具有偏心补偿控制的功能。其中，主处理其主要完成偏心的补偿控制，DSP辅助处理器主要接收来自轧机支撑辊与工作辊的光电编码器信号和轧制力仪表信号，通过对这写信号的处理，分离出轧辊偏心成分，包括偏心波的幅值、频率和初相位，并将偏心特征参数实时传送给主处理器。本发明中涉及的主辅处理器结构可以根据具体应用场合进行选择，一个主辅处理器系统包含四路偏心信号采集，可用于四个机架的偏心成分分析，如机架超过四个，可采用两套甚至更多主辅处理器系统，多套处理器系统均可同时安装到同一套VME框架中。

图1描述了根据本发明的轧辊偏心信号提取与补偿控制系统框图。其中主处理其主要完成偏心的补偿控制，辅助处理器主要接收来自轧机支撑辊与工作辊的光电编码器信号和轧制力仪表信号，通过对这写信号的处理，分离出轧辊偏心成分，包括偏心波的幅值、频率和初相位，并将偏心特征参数实时传送给主处理器。

图2描述了根据本发明的辅助处理器系统框图。系统主要包括以下部分：电源模块，DSP外围扩展电路，包括扩展的SRAM、FLASH、Dual-PortRAM电路，PCI接口电路以及CPLD逻辑。

图3描述了根据本发明的电源和时钟电路图。TMS320VC33使用两种电源供电，3.0V作为芯片的工作电压，1.8V最为芯片核心的工作电压。采用两种供电电压级可以保证芯片对外围电路的驱动能力，又可以有效地降低芯片功耗，减小发热量。通常的电源仅提供5V的标准电源电压，因此使用TPS767D318进行5V到3.3V和1.8V的电压转换，它同时输出3.3V和1.8V两种电压，最大可提供1A电流。板子上桥接口芯片和CPLD、SRAM和FLASH等都是3.3V供电，为保证系统功率正常和稳定性，使用一片TPS7333Q，提供从5V转3.3V电压[25]。在时钟电路方面，TMS320VC33的XIN引脚悬空，外部晶振的输出引脚接入DSP的EXTCLK引入时钟源，在时钟模式的选择上，CLKMOD0和CLKMOD1同时接高电平，使DSP内部的锁相环工作在x5模式下。

图4描述了根据本发明的静态存储器SRAM电路图。其中CY7C1041V33是高性能的CMOS静态存储器，它的存储容量是256K×16位。A17～A0是它的地址线，I/O15～0I/O是数据线，VCC是电源线，VSS是地线。写CY7C1041时要驱动片选信号CE和写使能信号WE为低电平。如果低字节使能信号BLE为低电平，则数据线的7I/O～0I/O上的数据被写入到地址先A17～A0指定的存储器单元，若高字节使能信号BHE为低电平，则数据线的I/O8～I/O15上的数据被写入到指定的存储器单元。读数据时要有效片选信号CE和输出使能信号OE，然后根据BLE和BHE决定读出制定存储单元的高8位还是低8位。本系统设计中使用了两片CY7C1041，共计容量256K×32位。它们的地址分配是00C00000h～00C0FFFFh和00C10000h～00C3FFFFh。存储器的BLE和BHE接地，即读写存储器时，各片CY7C1041的指定单元所有的16位数据都参与了数据操作。存储器的WE由读写信号驱动，写存储器时该信号为低电平。CE和OE信号SRCS1信号驱动，这个信号是存储器的片选信号。

图5、图6共同描述了根据本发明的PMC插槽接口电路连接电路图。PMC-总线采用PCI-标准的电气层和逻辑层的定义-，引针的排列充分考虑了信号线的整合和电源供给。5V电源引针定义在Pn1/Jn1接口，3.3V电源引针定义在Pn2/Jn2接口，V(I/O)引针定义在Pn1/Jn1和Pn3/Jn3接口，并且Pn1/Jn1和Pn2/Jn2接口包含了32位总线工作方式的全部信号线。本次设计采用32位总线工作方式，只连接Pn1/Jn1和Pn2/Jn2总线接口，采用Pn1/Jn1的5V电源作为系统输入电源。PCI9054提供了三种物理总线接口：PCI总线接口，LOCAL总线接口及串行EEPROM接口。LOCAL总线的数据宽度为32位，时钟频率可达到50MHz并且支持数据预取功能。

图7描述了本发明的PMC总线数据交换的流程图。在数据传输过程中DSP和PCI9054之间需要握手，通过Dual-Port RAM的中断信箱实现，所谓中断信箱就是Dual-Port RAM最高和次高地址处的存储单元，IDT 7026中高地址3FFF为做端口“信箱”，次高位地址3FFE为由端口“信箱”，左右两端可以读自己的“信箱”、写对方的“信箱”，这里“信箱”只用作Dual-Port RAM两端设备握手使用，不用来传输数据。

图8描述了本发明的PCI Local BUS状态机。PCI9054 Local端对双口RAM的控制信号也由CPLD产生，主要是通过一个状态机来实现的，idle是起始状态，ADS#有效，进入编码状态decode，此时地址信号有效，ADS#信号持续一个时钟周期结束，此时的BLAST#信号决定了传输是单周期还是突发传输。

图9描述了本发明的设备驱动程序的流程图及设备所需接口函数框图。其中针对PMC总线结构的接口部分，驱动程序主要开发步骤有：设备查找、系统初始化、中断服务程序、读数据功能函数、写数据功能函数。VxWorks下有七个基本I/O函数，creat()，delete()，open()，close()，read()，write()，及ioctl()。所以协处理器的驱动程序编程，首先先要写协处理器的I/O接口子程序DSPCreate()、DSPDelete()、DSPOpen()、DSPClose()、DSPRead()、DSPWrite()、DSPIoctl()。DSPCreate()的作用是将设备添加到I/O系统，调用iosDevAdd()函数来实现。此外还需要写两个重要的程序：PMC_DSP_Init()，这个程序是驱动程序的主要部分，包括设备查找、物理空间的获取、中断初始化、信号量使用、加载I/O函数。intHandle()，中断服务子程序，包括中断响应后需要执行的操作。

图10描述了本发明的偏心成分提取与补偿控制图。通过对轧制信号频谱分析可以分离出偏心信号的频率，根据编码器信号可以确定偏心信号的初相位，并对参数进行自修正，通过偏心控制器调节辊缝达到抑制偏心的目的。同时也可以利用该装置提取热连轧中带钢温度、来料厚度偏差对轧制力影响的低频信号，通过对这些信号的的分析可以制定相应的控制策略，如AGC系统的前馈控制等。

Claims (5)

1、一种基于CPU+DSP的轧辊偏心信号控制系统，其特征在于：包括基于VME总线的框架、VME总线的单板CPU装置、PMC总线的DSP信号采集与处理装置；DSP信号采集与处理装置与相位检测的光电编码器及轧制力传感器装置相连接，信号输出装置与轧机厚度控制系统相连；

VME总线的框架采用VME国际标准总线，保障多CPU之间的高速信息可靠传递；

单板CPU装置采用板载PMC总线与DSP处理器装置相连实现主辅处理器系统，为系统进行并行处理服务；

采用DSP信号采集装置，将各传感器探测装置输出的模拟电压信号转换为数字信号，提供给信号处理装置；

采用DSP信号处理装置，处理采集装置采集的数字信号，对各信号进行实时处理和分析，并进行特征提取、相位识别。

2、按照权利要求1所述的基于CPU+DSP的轧辊偏心信号控制系统，其特征在于：单板CPU装置为主CPU，PMC总线的DSP信号采集与处理装置为辅CPU，主CPU完成基本控制功能，辅CPU完成信号的采集与处理，主辅CPU之间利用PMC总线以双端口RAM形式实现信息交换；主CPU主要采用外构的基于VME总线的单板CPU，板内部有PMC接口，辅CPU为自主开发的DSP辅助CPU板，包括电源模块设计设计，DSP外围扩展电路设计，扩展的SRAM、FLASH、Dual-Port RAM电路，PCI接口电路设计以及CPLD逻辑设计；主辅CPU之间的通信是通过局部总线PMC总线进行，辅助CPU板内部PCI桥PLXPCI 9054和DSP之间的数据交换是通过Dual-Port RAM缓冲，增加了系统的灵活性和可靠性，该系统同时具有8Kx32位的总线扩展，便于扩展外部接口；各传感器探测装置包括传感器电路部分、信号放大单元以及滤波单元，信号放大单元连接于传感器电路部分，滤波单元连接于信号放大单元，DSP的输出的信号为模拟电压信号。

3、按照权利要求2所述的基于CPU+DSP的轧辊偏心信号控制系统，其特征在于：主辅CPU之间信息交换通过内部的PMC总线，辅CPU处理完的各类信息直接通过PMC总线传送给主CPU，这样不影响主CPU对框架内其它CPU板或I/O的访问，自主性较强。

4、按照权利要求1所述的基于CPU+DSP的轧辊偏心信号控制系统，其特征在于：DSP信号采集装置用于将这些检测装置检测的模拟信号转变为数字信号输入到DSP信号处理装置中进行处理；DSP信号处理装置为单板计算机、DSP，对信号进行频谱分析和偏心识别；将偏心信号及传送给单板计算机系统，完成偏心信号的补偿控制。

5、按照权利要求1或2或3或4所述的基于CPU+DSP的轧辊偏心信号控制系统中DSP的偏心信号提取方法，其特征在于：由DSP信号处理装置对DSP信号采集的信号进行处理，包括预处理、特征提取、特征识别、频谱分析；预处理是指将采集到的原始轧制力信号进行滤波、去均值和归一化；特征提取是指将预处理后的信号进行时域、频域和时-频域的特征提取，时域特征包括均值、方差、短时平均幅值、短时能量、自相关函数以及过零率；频域特征包括傅立叶变换后的第一主频、第二主频、频谱重心、频谱面积以及谱线密度；时-频域特征包括奇异矩阵和时-频图的纹理特征；通过频谱分析，分离出偏心信号的频率、初相位特征信号；主CPU根据偏心特征信号进行偏心厚度补偿算法的计算。

Images