CN101552032A - 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置 - Google Patents

用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置 Download PDF

Info

Publication number
CN101552032A
CN101552032A CNA2008102183213A CN200810218321A CN101552032A CN 101552032 A CN101552032 A CN 101552032A CN A2008102183213 A CNA2008102183213 A CN A2008102183213A CN 200810218321 A CN200810218321 A CN 200810218321A CN 101552032 A CN101552032 A CN 101552032A
Authority
CN
China
Prior art keywords
dram
module
cache
flash
solid state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102183213A
Other languages
English (en)
Other versions
CN101552032B (zh
Inventor
王树锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN JINGKAI ELECTRONICS TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN JINGKAI ELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN JINGKAI ELECTRONICS TECHNOLOGY Co Ltd filed Critical SHENZHEN JINGKAI ELECTRONICS TECHNOLOGY Co Ltd
Priority to CN2008102183213A priority Critical patent/CN101552032B/zh
Publication of CN101552032A publication Critical patent/CN101552032A/zh
Priority to PCT/CN2009/001379 priority patent/WO2010066098A1/zh
Application granted granted Critical
Publication of CN101552032B publication Critical patent/CN101552032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Abstract

一种用较大容量DRAM参与闪存介质管理构建的高速固态存储盘装置，用作计算机或服务器的存储装置，包括闪存介质模块(37)和接口电路模块(31)，尤其还包括较大容量的动态随机存储器DRAM模块(35)和DRAM参与管理闪存介质的硬盘控制器(39)，以及为DRAM模块(35)所需的两重备电管理模块(38)；所述DRAM参与管理闪存介质的硬盘控制器(39)分别通过地址/数据总线(32、33)与DRAM模块(35)、Flash模块(37)联接；DRAM参与管理闪存介质的硬盘控制器(39)通过复合总线与接口电路模块(31)联接；两重备电管理模块(38)电联接到DRAM参与管理闪存介质的硬盘控制器(39)。本发明有益效果在于：最大程度的降低Flash回写，构建的固态存储硬盘SSD对系统响应的速度得到极大提升。

Description

用较大容量DRAM参与闪存介质管理构建高速固态存储盘的方法及装置
技术领域
本发明涉及可擦除可编程序只读存储器，特别是涉及在存储器系统或者体系结构内的存取、寻址或分配，尤其是涉及用动态随机存储器DRAM复合到Flash管理构建固态存储硬盘的方法及装置。
背景技术
随着计算机领域中央处理器(CPU)速度和内存(Memory)速度的不断发展，传统的机械式硬盘(硬盘驱动器英文为hard disk drives，用于指这类硬盘，以下简称：HHD)越来越成为数据输入/输出(I/O)的瓶颈，虽然硬盘缓存(Cache)技术和接口(PATA，SATA等)技术不断改进使得HHD的速度得到了很大提升，但仍不能满足CPU和总线对进一步提升I/O速度的要求。
闪存介质(Flash)技术的迅速发展，在容量不断提升，成本逐步降低的情况下，提供给硬盘制造一种新型的非易失性固体数据存储器。如图2所示的(solid-state drives，简称SSD)开始出现。此类型的SSD，由于考虑到Flash写入次数的限制，为增加稳定性往往采用单层单元结构(single-level cell，简称SLC)的Flash，但其成本高，制造该硬盘价格昂贵，目前多层单元结构(Multi-Level Cell，简称MLC)高容量低成本都开始进入批量生产，为减少写入次数而加入了Cache处理的空间，为提高Flash的使用寿命而采用了进阶动态损耗均衡(Advanced Dynamic Wear Leveling，简称ADWL)算法，为提高写入速度而采用了多通道、数据宽带、以及并行作业(Concurrent Operations，简称CO)等措施。此种解决方案低温低噪声，能提供个人计算机及网络服务器重量轻、低耗电及速度快的存储解决方案。
但受限于I/O的速度提升及I/O速度的不对称性(Flash的写入速度要比读出速度慢许多)、制造成本过高、硬盘的耐久性和稳定性等诸多因素的影响，使用这类固态硬盘难于广泛地推向市场。造成这种结果的主要原因来自于Flash的技术本身，由于采用了区块(Block)和页面(Page)的管理模式，Flash写入前要把整块内容读出备份，加入要更改的内容，再用该内容对擦除操作完成的块进行写入编程。这种整块写入的方式和机理决定了是有写入次数限制的，特别是为了增加容量而开发的MLC集成度提高了，单位容量的成本较SLC大大缩减，但同时写入编程的时间也相对延长了，有效写入次数也大幅度降低。再加上晶片Wafer制成的不断缩进(从70nm，到56nm，再到50nm，43nm，甚至为34nm)，容量提升的同时，坏点区域在增加，写入编程有效次数在缩减。等等这些都为有效的把新的制成和新的低成本的型号应用到SSD使用制造中，带来了是否可行的问题。
动态随机存储器(Dynamic Random Access Memory，简称DRAM)技术是为CPU提供存储Memory的过程中速度和容量不断被诉求进步而目前活跃发展着的一种技术。一些接口形式(如接口PCI-E和SATA-II及PATA形式等)的纯DRAM形式的SSD也相继出现(如图3所示)，容量由于价格等的限制大多在4GB，8GB，16GB的范围内，该形式由于要持续提供电源才能保持内部存储数据不丢失，所以只应用于一些特殊速度要求较高的场合，为保证数据不丢失，掉电或者关机时要在软件层面设置数据回写到后备式硬盘中或者直接将数据通过接口挂在后备式硬盘上。由于价格和不能掉电保存数据等原因，单独作为后备存储硬盘存在困境。
从SDRAM发展到DDR1，DDR2，DDR3等及一些特殊应用形式的DRAM，速度越来越快，同时Wafer制成的不断缩进，速度容量不断提高的同时，制造过程的良品和带有坏点区域的B级品(通常也称为存储空间有缺陷点或者称瑕疵点)的数量始终占有一定比例。由于Memory的使用是连续空间的I/O，不允许类似硬盘这种坏块区域管理的运算和标定参与，所以，目前这种B级的产品应用场合受到限制，由于不能像Flash能被有效使用一定比例，可以有效完成一定比例的成本摊销，目前DRAM的生产厂家存在数量庞多的货量并且仍在积累中。如果能有效应用一定比例的B级品的部分将会对整个行业成本摊销是有利的。这是DRAMB级品目前存在的客观面。同时，在SSD的应用中，Cache部分多半也是采用DRAM的产品来完成的，但由于成本因素的考虑，采用DRAM容量的都不大，构建的Cache也是为块回写和减少块回写，以及采用最近最少使用(least recently used，LRU)和最近使用(most recently used，MRU)缓存技术的传统缓存器。
发明内容
本发明要解决的技术问题是针对上述现有技术中的不足而提出的一种用动态随机存储器DRAM复合到Flash管理构建固态存储硬盘的方法，既发挥了DRAM的高速和均衡I/O能力，又有效使得Flash的大容量存储发挥作用，将二者有机的结合起来，并使SSD摆脱单独使用Flash构建时对写入次数的依赖及单独使用DRAM构建对掉电保护的依赖。
本发明为解决上述技术问题而提出的技术方案是：一种用动态随机存储器DRAM复合到Flash管理构建固态存储硬盘的方法，用于组成计算机或服务器的存储系统，所述方法包括步骤：
A.设置闪存介质模块和接口电路模块；
B.设置较大容量的动态随机存储器DRAM模块，将其一部分存储空间同所述闪存介质模块一起用作数据存储；
C.设置DRAM参与管理闪存介质的硬盘控制器；
D.设置两重备电管理模块，用于在关机或者掉电时将所述DRAM模块中的数据回写到所述闪存介质模块中提供保护性备用电源；
E.用所述较大容量的DRAM模块构建超级高速缓存器Cache区域，采用分区和分级形式划分存储空间，同时构建复合型自适应调整的多种缓存策略的高效算法对所述区域和各分区进行内部管理；
F.在所述固态存储盘SSD生产完成初始化阶段，要对所述DRAM模块做离线测试，以便构建缺陷点区域表；
G.所述DRAM模块各存储器逻辑地址，在结合了所述缺陷点区域表之后映射到所述DRAM模块的良好物理地址上；
H.采用硬件实现的差错校验ECC纠错方式进行在线监视和检索，实时地将所述DRAM模块内不稳定区域的地址登记到缺陷点区域表中从而参与新的映射管理。
步骤E所述：“采用分区和分级形式划分存储空间”中的分区是将所述高速缓存器Cache区域分为超级Cache的内存区、超级Cache的写入区和超级Cache的传统Cache区；所述超级Cache操作系统内存区是对主机操作系统开在本固态存储硬盘上的用于存储页面文件Page files的内存Cache进行缓冲；所述超级Cache写入区用于对要写入本固态存储硬盘数据进行暂存。
步骤E所述：“采用分区和分级形式划分存储空间”中的分级形式是将所述超级Cache操作系统内存区划分一级直联区和二级压缩区；超级Cache的传统Cache区划分为一级组联区和二级全联区。
步骤E所述“复合型自适应调整的多种缓存策略的高效算法对所述区域和各分域进行内部管理”是对所述超级Cache操作内存区采用一级直联二级压缩的管理方式和算法；对所述超级Cache的传统Cache区所采取的一级组相联二级全相联的管理方式及算法；超级Cache的写入区采用数据分类管理方式。
步骤E中所述的划分存储空间是依据应用统计的经验值进行动态调整，即将原按缺省值对高速缓存器Cache空间划分调整为以所述经验值进行空间划分。
同时，在使用无坏点区域的DRAM的A级品时，可以不实施步骤F、G、H。
采用更大容量的DRAM和Flash构建超大容量的多级Cache系统，将服务器和网络存储与磁盘阵列的数据I/O及交换架构在这个高速Cache之上，可构建廉价冗余磁盘阵列RAID型海量高速存储系统，从而增强RAID的管理能力和降低成本。
本发明为解决上述技术问题还进一步地提供了一种用较大容量DRAM参与闪存介质管理构建的高速固态存储盘装置，用作计算机或服务器的存储装置，包括闪存介质模块和接口电路模块，尤其还包括较大容量的动态随机存储器DRAM模块和DRAM参与管理闪存介质的硬盘控制器，以及为DRAM模块所需的两重备电管理模块。
所述DRAM参与管理闪存介质的硬盘控制器分别通过地址/数据总线与DRAM模块、Flash模块联接；DRAM参与管理闪存介质的硬盘控制器通过复合总线与接口电路模块联接；两重备电管理模块电联接到DRAM参与管理闪存介质的硬盘控制器。
所述DRAM参与管理闪存介质的硬盘控制器包括CPU-程序存储器、DRAM管理器-超级Cache策略管理-DMA通道、m个闪存介质通道控制器、n个DRAM管理区块及ECC校验通道片选；
CPU-程序存储器通过复合总线连接DRAM管理器-超级Cache策略管理-DMA通道，同时用控制总线联接闪存介质通道控制器；闪质介质通道控制器与闪存介质模块通过数据总线联接；DRAM管理器-超级Cache策略管理-DMA通道用地址/数据总线∏与DRAM管理区块及ECC校验通道片选联接；DRAM管理区块及ECC校验通道片选通过地址/数据总线联接到DRAM模块上。
所述的两重备电管理模块的工作方式包括电容式储电和电池供电两重结合的供电方式；当该固态存储盘装置在其所属的主机正常工作状态时，所述两重备电管理模块，处于充电状态和满电保护状态；当计算机关机或者掉电时，该两重备电管理模块向所述固态存储盘装置供电，并由信号线触发DRAM参与管理闪存介质的硬盘控制器完成对DRAM模块中的超级Cache区内有回写标志置位的数据回写到闪存介质模块中。
所述两重备电管理模块的电路中，两个备用电源无主次之分，根据使用时的电压浮动供电；当所述两路备电中一路失效时，另一路可独立满足该固态存储盘装置中超级Cache最大限度完成回写的电量需求及备电报警提示所需电量。同时，两重备电管理的电路设计，包括用金电容组和锂电池的组合方式以提高安全性和可靠性；同时，所述两重备电管理模块的电路中的电池是可更换的。所述两重务电管理模块中使用的金电容为超级大电容。
所述接口电路模块使用的硬盘接口包括SATAII和PATA。
同现有技术相比，本发明的有益效果在于：最大程度的降低Flash回写，同时由于I/O的命中率高而达到了提速的目的，而且读写速度因为不依赖于Flash的写入速度而得到极大提升，按本发明所构建的固态存储硬盘SSD对系统响应的速度得到极大提升；并可根据数据请求I/O的不同作出因应性的区域策略管理，使得在一个海量高速存储系统里边同时适应多种数据I/O请求的管理策略。这样，就使得不仅仅是I/O在超级Cache中命中率极大提高，同时在因应不同的I/O请求上数据管理能够并行应对多个不同类型的诉求，使得海量高速存储系统在不增加多少成本的前提下实现了更快速的响应，性能得到更大的提升。
附图说明
图1是本发明动态随机存储器DRAM复合到Flash管理构建固态存储硬盘的结构框图；
图2是现有技术的Flash-SSD固态硬盘结构框图；
图3是现有技术的DRAM-SSD固态硬盘结构框图；
图4是本发明所述DRAM硬件结构的一种形式，缺陷点缺陷区域的入链原则是：坏点区域X首地址＜坏点区域X尾地址＜坏点区域Y首地址
坏点区域Y首地址＜坏点区域R首地址
坏点区域R首地址＜坏点区域Z首地址
图5是本发明所述DRAM作为超级Cache的一种复合式Cache策略的划分框图；
图6是本发明所述超级Cache传统Cache区的一级组相联Cache策略参与Flash存储区域逻辑单元的映射示意图；
图7是本发明所述超级Cache传统Cache区的二级全相联Cache策略参与Flash存储区域逻辑单元的映射示意图；
图8是本发明所述超级Cache不同Cache区域策略协同工作的流程框图；
图9是本发明所述两重备电管理模块的一种电路实施实例示意图；
图10是本发明中为掉电或者关闭电源，电源保护及超级Cache回写Flash存储区域的程序流程框图；
图11是本发明所述用较大容量DRAM复合参与到Flash管理中构建廉价冗余磁盘陈列RAID型海量高速存储系统的一种实施图示意图。
具体实施方式
下面，结合附图所示之优选实施例进一步阐述本发明
参见图1，本发明用动态随机存储器DRAM复合到Flash管理构建固态存储硬盘的方法，实施步骤：
A.设置闪存介质模块37和接口电路模块31；
B.设置较大容量的动态随机存储器DRAM模块35，将其一部分存储空间同所述闪存介质模块37一起用作数据存储；
C.设置DRAM参与管理闪存介质的硬盘控制器39；
D.设置两重备电管理模块38，用于在关机或者掉电时将所述DRAM模块35中的数据回写到所述闪存介质模块37中提供保护性备用电源；
E.用所述较大容量的DRAM模块35构建超级高速缓存器Cache区域，采用分区和分级形式划分存储空间，同时构建复合型自适应调整的多种缓存策略的高效算法对所述区域和各分区进行内部管理；
F.在所述固态存储盘SSD生产完成初始化阶段，要对所述DRAM模块35做离线测试，以便构建缺陷点区域表；
G.所述DRAM模块35各存储器逻辑地址，在结合了所述缺陷点区域表之后映射到所述DRAM模块35的良好物理地址上；
H.采用硬件实现的差错校验ECC纠错方式进行在线监视和检索，实时地将所述DRAM模块35内不稳定区域的地址登记到缺陷点区域表中从而参与新的映射管理。
步骤E所述：“采用分区和分级形式划分存储空间”中的分区是将所述高速缓存器Cache区域分为超级Cache的内存区、超级Cache的写入区和超级Cache的传统Cache区；所述超级Cache操作系统内存区是对主机操作系统开在本固态存储硬盘上的用于存储页面文件Page files的内存Cache进行缓冲；所述超级Cache写入区用于对要写入本固态存储硬盘数据进行暂存。
步骤E所述：“采用分区和分级形式划分存储空间”中的分级形式是将所述超级Cache操作系统内存区划分一级直联区和二级压缩区；超级Cache的传统Cache区划分为一级组联区和二级全联区。
步骤E所述“复合型自适应调整的多种缓存策略的高效算法对所述区域和分区进行内部管理”是对所述超级Cache操作内存区采用一级直联二压缩的管理方式和算法；对所述超级Cache的传统Cache区所采取的一级组相联二级全相联的管理方式及算法；超级Cache的写入区采用数据分类管理方式。
步骤E中所述的划分存储空间是依据应用统计的经验值进行动态调整，即将原按缺省值对高速缓存器Cache空间划分调整为以所述经验值进行空间划分。
在使用无坏点区域的DRAM的A级品时，可以不实施步骤F、G、H。
采用更大容量的DRAM和Flash构建超大容量的多级Cache系统，将服务器和网络存储与磁盘阵列的数据I/O及交换架构在这个高速Cache之上，可构建廉价冗余磁盘阵列RAID型海量高速存储系统，从而增强RAID的管理能力和降低成本。
参见图1，本发明同时进一步地提供了一种用较大容量DRAM参与闪存介质管理构建高速固态存储盘装置，用作计算机或服务器的存储装置，包括闪存介质模块37和接口电路模块31，尤其还包括较大容量的动态随机存储器DRAM模块35和DRAM参与管理闪存介质的硬盘控制器39，以及为DRAM模块35所需的两重备电管理模块38。
所述DRAM参与管理闪存介质的硬盘控制器39分别通过地址/数据总线32、33与DRAM模块35、Flash模块37联接；DRAM参与管理闪存介质的硬盘控制器39通过复合总线与接口电路模块31联接；两重备电管理模块38电联接到DRAM参与管理闪存介质的硬盘控制器39。
所述DRAM参与管理闪存介质的硬盘控制器39包括CPU-程序存储器391，DRAM管理器-超级Cache策略管理-DMA通道392，m个闪存介质通道控制器394，n个DRAM管理区块及ECC校验通道片选393；
CPU-程序存储器391通过复合总线连接DRAM管理器-超级Cache策略管理-DMA通道392，同时用控制总线联接闪存介质通道控制器394；闪质介质通道控制器394与闪存介质模块37通过数据总线33联接；DRAM管理器-超级Cache策略管理-DMA通道392用地址/数据总线∏与DRAM管理区块及ECC校验通道片选393联接；DRAM管理区块及ECC校验通道片选393通过地址/数据总线32联接到DRAM模块35上。
所述的两重备电管理模块38的工作方式包括电容式储电和电池供电两重结合的供电方式；当该固态存储盘装置在其所属的主机正常工作状态时，所述两重备电管理模块38，处于充电状态和满电保护状态；当计算机关机或者掉电时，该两重备电管理模块38向所述态存储盘装置供电，并由信号线触发DRAM参与管理闪存介质的硬盘控制器39完成对DRAM模块35中的超级Cache区内有回写标志置位的数据回写到闪存介质模块37中。
所述两重备电管理模块38的电路中，两个备用电源无主次之分，根据使用时的电压浮动供电；当所述两路备电中一路失效时，另一路可独立满足该固态存储盘装置中超级Cache最大限度完成回写的电量需求及备电报警提示所需电量。在两重备电管理的电路设计中，包括用金电容组和锂电池的组合方式以提高供电的安全性和可靠性，电路中的电池是可更换的。所述两重务电管理模块电路中使用的金电容为超级大电容。
所述接口电路模块31使用的硬盘接口包括SATAII和PATA。
DRAM管理区块及ECC校验通道片选392的硬件设计的一种形式如图4所示。根据DRAM存储器寻址结构，可以对DRAM在应用之前的区块分类或者bit分类，剔出掉缺陷点缺陷区域354较多的部分在MMU寻址之外，对缺陷点缺陷区域354比较离散或不多的可以直接到MMU寻址中。
参见图1、4，DRAM模块35的某一组DRAM组中的1号～9号DRAM存储器地址线串联到地址总线321上，数据线汇集成72位并联到数据总线322上，其中D0～D63共64位数据线为存储器数据存储带宽，D64～D71共8位数据线为存取器数据ECC校验带宽(即9号DRAM355)。地址总线321和数据总线321汇集到管理区块及ECC校验通道管理器392之L。该方式数据总线可以视具体应用做调整，如32位或者128位等方式。
对无论采用以上任何种形式寻址管理的DRAM存储器，在SSD生产完成初始化设置阶段(或者称低级格式化阶段)，都要进行非在线的对DRAM存储器的测试程序，该测试过程是为了构建缺陷点区域表(如图4所示：按地址顺序构建了351、352、353的节点表)。完成测试的一组片选CS的所有DRAM存储器上的缺陷点或区域354均用首址和尾址的方式被按地址大小排序的方式记录在缺陷点区域表记录节点中(排序目的是减少利用缺陷点区域表检索的时间，从而提升逻辑地址向DRAM物理地址映射的效率；如果下一地址没有缺陷点，这样被登记的首址＝尾址)。由于同一片选组的DRAM存储器数据是组合数据带宽，为提高检索管理效率，对于同一片选组某一地址的不同DRAM存储器，只要有一缺陷点就意味着该地址的所有数据存储区被做了缺陷点登记(从DRAM大容量区域作少数的缺陷点标定，由于这样被“连累”的好的空间数目也是少数的，可以忽略不计)。当测试程序完成测试构建了缺陷点区域表后，程序将会将形成的该表存储到Flash特定存储区域中(该区域作为SSD管理区，对SSD的用户区来说属于不开放区域；同时，该区域有预留足够的空间存储该表及替换块储备盈余)。
当SSD投入使用时，DRAM存储器的I/O数据都是经过硬件实现的ECC校验方式管理的，该管理在线监视和检索DRAM存储器中的数据完整性，如果出现校验错误将及时纠正该位错误(能对DRAM存储器数据进行1bit在线纠错)，若该处错误不只1bit错误，则不可纠正，需要通知重新发数据。并将该地址做缺陷点区域表的节点做插入入栈登记。ECC校验中新发现的缺陷点(或者缺陷块)节点356入栈方式如图4所示。以地址索引找寻入栈节点位置，做插入登记。同时，逻辑和物理的映射区域做缺失处理登记，登记到临时的缺失表中，启用“逻辑+1”的新的地址做I/O操作。待到关机后被更新的缺陷点区域表被回写Flash管理区域，当在重新启用SSD时，新的DRAM的逻辑地址和物理地址的映射又在上一次更新过的缺陷点区域表基础上进行。采用这样的管理模式，目的是使得DRAM存储器的稳定性得到更好的保障。构建了DRAM存储器管理的硬件体系，为有效的发挥其高速度，大容量，去构造更加高效的Cache策略提供了可靠的硬件平台。
以下将就图5、6、7所示的超大容量DRAM存储器所构建的超级Cache的实施实例做进一步详细说明：
本发明中设计的超级Cache，由于其超大容量和采用了分区，其中超级Cache的操作系统内存Cache区，以下简称“超级Cache内”；超级Cache的写入数据Cache区，以下简称“超级Cache写”；超级Cache的传统Cache区，以下简称“超级Cache传”。本实施中以一个存储容量为2GB的超大容量DRAM存储器来说明超级Cache的空间分配。图5示为初始化后的缺省状态空间分配图。空间分配大小在SSD进入实际应用过程后，动态调整策略会根据实际工作的情况做出动态分配调整，以便优化具体应用的倾向性。
超级Cache被缺省分配为超级Cache内51；超级Cache写52；超级Cache传53。空间分别为1GBytes；512MBytes；512Mbytes。
超级Cache内51内部采用二级管理方式：一级为直联模式511，缺省空间为256MBytes；二级为压缩模式512，缺省空间为768Mbytes。该区域主要是对操作系统(OS)开在SSD上的用于存储页面文件(Page Files)的内存Cache进行缓存。为了最大限度利用这一空间的同时不影响响应的速度，对这一区域内的存储内容进行依据使用频率的调度：经常被访问数据块被放在一级直联模式511区域，不经常被访问数据块被放在二级压缩模式512区域。这样的调度策略可以获得几倍于有限空间的存储(经抽取页面文件数据进行模拟试验，可以在1GBytes空间内完成存储1.7～4.5GBytes的页面文件的请求)。若一二级的方式仍不能满足内存Cache对SSD的空间诉求，其管理策略上可考虑将数据使用级别中在二级压缩模式512区域深层的数据块移至Flash存储空间中，其调度管理由二级管理上升到三级管理模式。内部一二级的存储数据块的转换及一二级的空间动态分配调度，对于本行业的工程技术人员都比较容易理解，在此不再赘述。
超级Cache写52内部管理策略倾向主要是对要写入SSD的数据进行暂存，对要写入SSD的数据可进行数据分类管理，该数据可分为二种：一种是已经存在于SSD中要替换的；一种是新请求SSD分配空间存储的。对前一种数据形式，可以认为是正在编辑或者修改的数据，假定修改或者编辑还在继续，替换随时都有可能发生，为减少SSD中Flash的写入次数，这种类型的数据暂存缓存中，SSD管理器可以当这部分数据为真正的存储空间一样参与管理中，只有等到该区域满或者关机掉电等情况时才完成对Flash的写入。对后一种数据形式，可以作为优先级最低的数据暂存于缓存中，在缓存空间紧张或者关机掉电等时被写入Flash中。由于缓存的后台操作性，使得对SSD写入速度的限制约束被放开，写入速度摆脱开了Flash存储器的速度限制，同时，最大限度的降低了对Flash存储器的写入操作。
超级Cache传(53)内部采用二级管理方式：一级为组相联方式531；二级为全相联方式532。缺省空间分配为128MBytes；384Mbytes。以下参考图6，图5进行详细说明。
参见图6，一级组相联531方式，是对缓存区域分组，闪存介质模块逻辑单元进行分区，组内空间等于区内空间。“组1～组256”映射“区1～区256”；映射“区256+1～区256+256”；...；映射“区1M-256～区1M”。组内的SB区域号和对应映射的区内的SB区域号可以不实际一一对应，允许串动。该方式的映射形式，依据的是时间局部性原理：即如果一个存储项被访问，则可能该访问项很快被再访问。
一组：1024块；每块512Bytes(SB)；该组相联区域缺省状态为256组(128Mbytes＝256组*1024块*512Bytes)(该缓存空间可视硬件结构和动态应用空间调整策略可变)。
一区：1024块；每块512Bytes，Flash存储器设定为512GBytes容量(该容量根据具体应用容量可变)，则有1M个区(512GBytes＝1M区*1024块*512Bytes)。
考虑到算法的效率，考虑到时间局部性，一级组相联(531)缓存的替换和组内查找操作采用二次哈希(Hash)算法。查找和替换操作均以逻辑单元号(LUN)和逻辑块组合(LBA)后的LUN+LBA来作为Hash搜索运算的关键字。
参见图7，二级全相联532方式，是对缓存区域分大块区域，每个大块区域由若干小块区域组成的方式。具体为：LB1～LB n(n＜24K，因为Flag区域和数据链路区域有空间占用)个大块，每个大块由SB1～SB128共计128个小块和块前16Bytes的Flag区域组成，每个小块为512Bytes容量。Flash存储器区域逻辑单元仍然是分1M的SB小块区域。其编号为SB1～SB1M。该方式的映射形式，依据的是空间局部性原理：如果一个存储项被访问，则该项及邻近的项也可能很快被访问。具体的说，就是Flash存储器区域逻辑单元中的一小块及相邻的m个小块(m小于128)数据，作为一个大块(LB)数据从存储器中取出到二级全相联的一个空闲大块中(LB)，由于是相邻小块被取出，体现了预取的方法。此时对已经访问过的小块在其对应的Flag位中标识为1，以便将来大块由于被替换出去时，可以将有访问标记的小块移到一级组相联531的缓存中去。
二级全相联532的查找采用平衡二叉树的方式，对应于Flash存储器区域逻辑单元小块(SB)都有一平衡二叉树节点单元，以每一节点单元中的LBA为关键字来查找平衡二叉树。
二级全相联532的替换采用LRU的替换算法来实现，把需要被替换出去的大块中的Flag中标识为1的小块搬移到一级组相联531的相应区域中。替换进来的大块数据做新的Flag的相应访问标定，对LRU表做修正。
二级全相联532的搬移是单向的，只能向一级组相联531搬移。搬移的种类有二种：一是替换时提到的对Flag标识为1的小块的搬移；二是系统的定时搬移。
此一级和二级的协同工作方式，最大限度的把时间和空间局部性原理得到体现，解决了单一缓存管理环节二者不可得兼的固有矛盾。使得对SSD的数据请求的访问速度摆脱开了Flash存储器的速度限制，大大缩减了换入换出及查询时间，提高了系统的速度。
以上对超级Cache的三种空间划分：超级Cache内51；超级Cache写52；超级Cache传53进行了介绍。其三种划分及每种内部的缓存策略的使用，使得应用设备通过系统(OS)对本发明的SSD的I/O操作的速度完全架构于DRAM基础上，使得读/写速度摆脱开了Flash存储器的束缚。同时最大限度的减少了对Flash存储器的写入，进而降低了对均衡损耗等算法的依赖度，从而进一步提升了SSD的可靠性和使用寿命，更进一步，对采用廉价新制程的Flash(如3LC等)降低成本将会有更加深层的意义。
超级Cache的内部功能划分和多种缓存策略的应用，具体实施可采用如图8所示流程：超级Cache(缺省值)和超级Cache(经验值)指的是对超级Cache空间区域的划分方式，缺省值方式是SSD固态硬盘出厂的设定方式。经验值方式是在该SSD固态硬盘被具体的用户应用到自己的应用环境中，经过一系列的数据流分类分析统计得出的经验值来重新对超级Cache空间区域进行设定的划分方式。分析统计的相关参数作为全局量，将会受到具体的超级Cache(超级Cache内、超级Cache写、超级Cache传)策略的加权值影响。几种超级Cache之间的数据交换和流动细节在此不做叙述。
采用的一种两重备电源管理模块是为关机或者掉电DRAM中数据回写Flash存储器而采用的保护性备电方式。具体应用可以根据用电量而采取更精确的测算，参考图9，本实施实例是以2GB DRAM和512GB Flash存储器来说明用电量的匹配的一种方式。
按18片DDR21Gb(128M*8bit)计算，消耗电流为18*0.12＝2.16A，此为1.8V电源的消耗，功率约3.5W，再加上Flash和控制电路的消耗，预算为需要5W的功率，如需3分钟，则能量需求为5*3*60＝900W·S，取电容电压为4.2V，需要的容量为C＝900/4.22＝51F，考虑电压变换的效率和隔离二极管的压降，选用的电容为70F。
设计电源输入为5VDC，备用电源为单只的锂电和金电容组，主备电源通过二极管隔离和转换。电源变换电路考虑到DRAM、Flash和主控制器的供电需求不同分别产生3.3V，1.8V和1.5V的工作电压。电源变换电路采用的是比较通用的DC-DC电路，其中1.8V的电流较大，由SP7651组成，负载能力可达3A，1.5V电源由1.8V经LDO稳压SP6201获得，负载能力为0.2A，3.3V电源由SP6641组成，负载能力为0.5A。(若采用DDR3作为DRAM的主要组成时，要考虑增加1.5V的负载能力，而减少1.8V的负载)
电源输入的5VDC，经过二极管D4到达后级电源变换电路的VDD端，同时也通过电池充电电路U3(MCP73831)给电池充电，电池的输出通过二极管D5到达VDD，由于VDD＝Vin-0.4V，约为4.6V，高于二极管D5的正端的4.2V的电池电压，所以电池在正常工作状态是不放电的。VDD点的电压同时通过D6和R15给金电容组充电，使其上的电压达到4.2V左右，二极管D6的作用是降掉一点电压以使金电容组不过压(4.6V)，电阻R15限制金电容组充电的电流。
当输入电源断开时，VDD将由电池通过D5和金电容组通过D7供给。由于电池的浮充电压是4.2V，而稳定的放电电压为3.7V，所以金电容组的电压将高于电池电压，首先由金电容组通过D7给VDD供电，当电压下降到一定的值后，再由电池同时供电。
MOS-FET Q2及外围电路构成电源开关电路，当5VDC输入有效时，通过D1和R2使Q2导接通，从而使VDD得电，这时电源变换电路的3.3V电源也通过D9和R2给Q2提供接通控制。当5VDC电源撤掉时，由于上述备电系统的工作而使3.3V电源继续存在，从而Q2继续接通。
掉电的检测由Q1及外围电路组成，当5VDC电源正常时，Q1接通，其集电极输出低电平信号给CPU 33，为正常模式，当5VDC电源失掉时，Q1截止从而输出高电平，触发CPU 33进行关机/掉电模式的操作(其中最主要的是数据的Flash回写)，当操作结束时，CPU 33将输出一个高电平信号关掉3.3V的电源，使Q2也关闭，整机电源关闭。
图10是将上述两重备管理模块实施例的原理逻辑和文字描述更进一步以程序框图示意，以明晰关机/掉电后，电源保护及超级Cache回写Flash存储区域的工作程序流程。
参考图11，将本发明中为超级Cache在更大规模的RAID中实例应用做一描述，以示与SSD应用的共性和特殊的地方，以示不同和比较说明。如图11所示，廉价冗余磁盘阵列(RAID)型海量高速存储系统的实现，是将DRAM&Flash复合形成的多级超大容量的Cache91运用到RAID的管理设备当中，运用的方式有架构在RAID阵列卡92、93和磁盘阵列94之间；或者直接合并到RAID阵列卡的结构当中等多种形式。其工作的高效机理仍然是将服务器，网络存储设备等(接口可以为SCSI/SATA2等形式)和磁盘阵列94之间的I/O速度架构在DRAM&Flash复合型高速Cache之上，从而有效的提升磁盘存储的效率。进而解除了低速后备存储设备对服务器，网络速度的约束。DRAM&Flash复合形成的多级超大容量的Cache 91和前面所描述的SSD固态硬盘的共性都是为提速而设计，不同则体现在以下几个方面；
其一，DRAM的应用容量上有较大区别，在SSD的应用是几GB的级别，在RAID的应用上是几十GB的级别(由于位置空间等不受限制，备电系统将会提供更大的应用级别的可能，比如512GB成为可能)。
其二，Flash的应用在SSD上可以作为后备主存储体，在RAID上可以作为DRAM级Cache的下一级后备暂存Cache(不排除由于价格降级或者特殊应用要求的情况作为磁盘阵列的目的应用)。
其三，结构设计上由于RAID的应用有较大的灵活空间位置，设计上会考虑DRAM，Flash的插叠或堆叠方式，便于应用扩展的灵活性。SSD由于空间位置的限制将更多的考虑定制和集成性。
其四，内部管理策略上，RAID的应用上将会比SSD的应用上更趋于复杂和要求更多的智能自适应性。
上述过程为本发明优选实现过程，本领域的技术人员在本发明基本上进行的通常变化和替代包含在本发明的保护范围之内。

Claims (14)

1.一种用较大容量DRAM参与闪存介质管理构建高速固态存储盘的方法，用于组成计算机或服务器的存储系统；所述方法包括步骤：
A.设置闪存介质模块(37)和接口电路模块(31)；
其特征在于还包括步骤：
B.设置较大容量的动态随机存储器DRAM模块(35)，将其一部分存储空间同所述闪存介质模块(37)一起用作数据存储；
C.设置DRAM参与管理闪存介质的硬盘控制器(39)；
D.设置两重备电管理模块(38)，用于在关机或者掉电时将所述DRAM模块(35)中的数据回写到所述闪存介质模块(37)中提供保护性备用电源；
E.用所述较大容量的DRAM模块(35)构建超级高速缓存器Cache区域，采用分区和分级形式划分存储空间，同时构建复合型自适应调整的多种缓存策略的高效算法对所述区域和各分区进行内部管理；
F.在所述固态存储盘SSD生产完成初始化阶段，要对所述DRAM模块(35)做离线测试，以便构建缺陷点区域表；
G.所述DRAM模块(35)各存储器逻辑地址，在结合了所述缺陷点区域表之后映射到所述DRAM模块(35)的良好物理地址上；
H.采用硬件实现的差错校验ECC纠错方式进行在线监视和检索，实时地将所述DRAM模块(35)内不稳定区域的地址登记到缺陷点区域表中从而参与新的映射管理。
2.按照权利要求1所述的用较大容量DRAM参与闪存介质管理构建高速固态存储盘的方法，其特征在于：步骤E所述：“采用分区和分级形式划分存储空间”中的分区是将所述高速缓存器Cache区域分为超级Cache的内存区、超级Cache的写入区和超级Cache的传统Cache区；所述超级Cache操作系统内存区是对主机操作系统开在本固态存储硬盘上的用于存储页面文件Page files的内存Cache进行缓冲；所述超级Cache写入区用于对要写入本固态存储硬盘数据进行暂存。
3.按照权利要求1所述的用较大容量DRAM参与闪存介质管理构建高速固态存储盘的方法，其特征在于：步骤E所述：“采用分区和分级形式划分存储空间”中的分级形式是将所述超级Cache操作系统内存区分一级直联区和二级压缩区；超级Cache的传统Cache区化分为一级组联区和二级全联区。
4.按照权利要求1所述的用较大容量DRAM参与闪存介质管理构建高速固态存储盘的方法，其特征在于：步骤E所述“复合型自适应调整的多种缓存策略的高效算法对所述区域和各分区进行内部管理”是对所述超级Cache操作内存区采用一级直联二级压缩的管理方式和算法；对所述超级Cache的传统Cache区所采取的一级组相联二级全相联的管理方式及算法；超级Cache的写入区采用数据分类管理方式。
5.按照权利要求1所述的用较大容量DRAM参与闪存介质管理构建高速固态存储盘的方法，其特征在于：步骤E中所述的划分存储空间是依据应用统计的经验值进行动态调整，即将原按缺省值对高速缓存器Cache空间划分调整为以所述经验值进行空间划分。
6.按照权利要求1所述的用较大容量DRAM参与闪存介质管理构建高速固态存储盘的方法，其特征在于：在使用无坏点区域的DRAM的A级品时，可以不实施步骤F、G、H。
7.按照权利要求1所述的用较大容量DRAM参与闪存介质管理构建高速固态存储盘的方法，其特征在于：采用更大容量的DRAM和Flash构建超大容量的多级Cache系统，将服务器和网络存储与磁盘阵列的数据I/O及交换架构在这个高速Cache之上，可构建廉价冗余磁盘阵列RAID型海量高速存储系统，从而增强RAID的管理能力和降低成本。
8.一种用较大容量DRAM参与闪存介质管理构建的高速固态存储盘装置，用作计算机或服务器的存储装置，包括闪存介质模块(37)和接口电路模块(31)，其特征在于：还包括较大容量的动态随机存储器DRAM模块(35)和DRAM参与管理闪存介质的硬盘控制器(39)，以及为DRAM模块(35)所需的两重备电管理模块(38)；
所述DRAM参与管理闪存介质的硬盘控制器(39)分别通过地址/数据总线(32、33)与DRAM模块(35)、Flash模块(37)联接；DRAM参与管理闪存介质的硬盘控制器(39)通过复合总线与接口电路模块(31)联接；两重备电管理模块(38)电联接到DRAM参与管理闪存介质的硬盘控制器(39)。
9.按照权利要求8所述的用较大容量DRAM参与闪存介质管理构建的高速固态存储盘装置，其特征在于：所述DRAM参与管理闪存介质的硬盘控制器(39)包括CPU-程序存储器(391)，DRAM管理器-超级Cache策略管理-DMA通道(392)，m个闪存介质通道控制器(394)，n个DRAM管理区块及ECC校验通道片选(393)；
CPU-程序存储器(391)通过复合总线连接DRAM管理器-超级Cache策略管理-DMA通道(392)，同时用控制总线联接闪存介质通道控制器(394)；闪质介质通道控制器(394)与闪存介质模块(37)通过数据总线(33)联接；DRAM管理器-超级Cache策略管理-DMA通道(392)用地址/数据总线∏与DRAM管理区块及ECC校验通道片选(393)联接；DRAM管理区块及ECC校验通道片选(393)通过地址/数据总线(32)联接到DRAM模块(35)上。
10.按照权利要求8所述的种用较大容量DRAM参与闪存介质管理构建的高速固态存储盘装置，其特征在于：所述的两重备电管理模块(38)的工作方式包括电容式储电和电池供电两重结合的供电方式；当该态存储盘装置在其所属的主机正常工作状态时，所述两重备电管理模块(38)，处于充电状态和满电保护状态；当计算机关机或者掉电时，该两重备电管理模块(38)向所述固态存储盘装置供电，并由信号线触发DRAM参与管理闪存介质的硬盘控制器(39)完成对DRAM模块(35)中的超级Cache区内有回写标志置位的数据回写到闪存介质模块(37)中。
11.按照权利要求8或10所述的用较大容量DRAM参与闪存介质管理构建的高速固态存储盘装置，其特征在于：所述两重备电管理模块(38)的电路中，两个备用电源无主次之分，根据使用时的电压浮动供电；当所述两路备电中一路失效时，另一路可独立满足该高速固态存储盘装置中超级Cache最大限度完成回写的电量需求及备电报警提示所需电量。
12.按照权利要求10所述用较大容量DRAM参与闪存介质管理构建高速固态存储盘的装置，其特征在于：两重备电管理模块的电路中，包括用金电容组和锂电池的组合方式以提高供电的安全性和可靠性。
13.按照权利要求8或10所述的用较大容量DRAM参与闪存介质管理构建的高速固态存储盘装置，其特征在于：所述两重备电管理模块(38)的电路中的电池是可更换的。
14.按照权利要求8所述的用较大容量DRAM参与闪存介质管理构建的高速固态存储盘装置，其特征在于：所述接口电路模块(31)使用的硬盘接口包括SATAII和PATA。
CN2008102183213A 2008-12-12 2008-12-12 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置 Active CN101552032B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008102183213A CN101552032B (zh) 2008-12-12 2008-12-12 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置
PCT/CN2009/001379 WO2010066098A1 (zh) 2008-12-12 2009-12-07 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102183213A CN101552032B (zh) 2008-12-12 2008-12-12 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置

Publications (2)

Publication Number Publication Date
CN101552032A true CN101552032A (zh) 2009-10-07
CN101552032B CN101552032B (zh) 2012-01-18

Family

ID=41156223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102183213A Active CN101552032B (zh) 2008-12-12 2008-12-12 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置

Country Status (2)

Country Link
CN (1) CN101552032B (zh)
WO (1) WO2010066098A1 (zh)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010066098A1 (zh) * 2008-12-12 2010-06-17 深圳市晶凯电子技术有限公司 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置
CN102097133A (zh) * 2010-12-31 2011-06-15 中国人民解放军装备指挥技术学院 一种海量存储系统的可靠性测试系统及测试方法
CN102110034A (zh) * 2009-12-28 2011-06-29 北京安码科技有限公司 一种结合电池和dram的硬盘存储方法及装置
CN102376342A (zh) * 2010-08-18 2012-03-14 宇瞻科技股份有限公司 固态硬盘模块堆叠结构
CN102447604A (zh) * 2010-09-30 2012-05-09 迈普通信技术股份有限公司 路由表信息存储方法以及路由设备
CN102456404A (zh) * 2010-10-21 2012-05-16 群联电子股份有限公司 非易失性存储器存储装置、存储器控制器与数据存储方法
CN102043728B (zh) * 2009-10-23 2012-07-04 慧荣科技股份有限公司 用来提高闪存存取效能的方法以及相关的记忆装置
CN102541458A (zh) * 2010-12-17 2012-07-04 西安奇维测控科技有限公司 一种提高电子硬盘数据写入速度的方法
CN102567213A (zh) * 2011-11-30 2012-07-11 华中科技大学 相变存储器的写均衡方法
CN102630318A (zh) * 2009-11-30 2012-08-08 国际商业机器公司 并行访问多个闪存/相变存储级存储器的固态存储系统
CN102779548A (zh) * 2011-05-09 2012-11-14 深圳市晶凯电子技术有限公司 用闪存介质作为存储体进行分级管理的固态存储装置及其构建方法
CN103729302A (zh) * 2014-01-02 2014-04-16 厦门雅迅网络股份有限公司 一种避免对flash分区频繁读写的方法
CN103970684A (zh) * 2013-02-04 2014-08-06 联想(北京)有限公司 存储数据的方法和电子设备
US8837248B2 (en) 2010-10-08 2014-09-16 Phison Electronics Corp. Non-volatile memory storage apparatus, memory controller and data storing method
WO2014180443A1 (zh) * 2013-11-27 2014-11-13 中兴通讯股份有限公司 系统资源均衡调整方法及装置
CN104424132A (zh) * 2013-08-23 2015-03-18 上海芯豪微电子有限公司 高性能指令缓存系统和方法
CN104424124A (zh) * 2013-09-10 2015-03-18 联想(北京)有限公司 内存装置、电子设备和用于控制内存装置的方法
CN105607862A (zh) * 2015-08-05 2016-05-25 上海磁宇信息科技有限公司 一种dram与mram结合具有备份电源的固态硬盘
CN105988720A (zh) * 2015-02-09 2016-10-05 中国移动通信集团浙江有限公司 数据存储装置和方法
CN106919343A (zh) * 2015-12-28 2017-07-04 晶心科技股份有限公司 周边接口电路与周边存储器系统
CN107230500A (zh) * 2016-03-24 2017-10-03 爱思开海力士有限公司 包括替换储存单元的半导体系统
CN108563403A (zh) * 2018-04-03 2018-09-21 北京公共交通控股（集团）有限公司 一种公交车数据存储方法及装置
CN108595345A (zh) * 2012-07-25 2018-09-28 慧荣科技股份有限公司 管理闪存中所储存的数据的方法及相关记忆装置与控制器
CN109117301A (zh) * 2018-07-20 2019-01-01 江苏华存电子科技有限公司 一种随机内存使用纠错码校验可配置功能设置分区的方法
CN110087011A (zh) * 2019-03-29 2019-08-02 南京航空航天大学 一种基于高速相机的工业设备振动视频采集存储系统
CN110780811A (zh) * 2019-09-19 2020-02-11 华为技术有限公司 数据保护方法、装置及存储介质
CN112486852A (zh) * 2020-12-01 2021-03-12 合肥大唐存储科技有限公司 一种固态硬盘及其地址映射方法
US11183908B2 (en) 2019-06-11 2021-11-23 Shenzhen Radimag Magnets Co., Ltd Method for producing radially anisotropic multipolar solid magnet adapted to different waveform widths
CN117055822A (zh) * 2023-10-11 2023-11-14 苏州元脑智能科技有限公司 NVME SSD Raid卡板载备电系统及控制方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112947869A (zh) * 2021-04-25 2021-06-11 联芸科技（杭州）有限公司 固态硬盘及写操作方法
CN115686372B (zh) * 2022-11-07 2023-07-25 武汉麓谷科技有限公司 一种基于zns固态硬盘zrwa功能的数据管理的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
JP4049297B2 (ja) * 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
WO2004049168A1 (ja) * 2002-11-28 2004-06-10 Renesas Technology Corp. メモリモジュール、メモリシステム、及び情報機器
US8041878B2 (en) * 2003-03-19 2011-10-18 Samsung Electronics Co., Ltd. Flash file system
CN101169971A (zh) * 2006-10-23 2008-04-30 北京锐科天智科技有限责任公司 电子硬盘
US8745315B2 (en) * 2006-11-06 2014-06-03 Rambus Inc. Memory Systems and methods supporting volatile and wear-leveled nonvolatile physical memory
CN101211649B (zh) * 2006-12-27 2012-10-24 宇瞻科技股份有限公司 带有固态磁盘的动态随机存取内存模块
CN101552032B (zh) * 2008-12-12 2012-01-18 深圳市晶凯电子技术有限公司 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010066098A1 (zh) * 2008-12-12 2010-06-17 深圳市晶凯电子技术有限公司 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置
CN102043728B (zh) * 2009-10-23 2012-07-04 慧荣科技股份有限公司 用来提高闪存存取效能的方法以及相关的记忆装置
CN102630318B (zh) * 2009-11-30 2015-06-03 国际商业机器公司 并行访问多个闪存/相变存储级存储器的固态存储系统
CN102630318A (zh) * 2009-11-30 2012-08-08 国际商业机器公司 并行访问多个闪存/相变存储级存储器的固态存储系统
CN102110034A (zh) * 2009-12-28 2011-06-29 北京安码科技有限公司 一种结合电池和dram的硬盘存储方法及装置
CN102376342A (zh) * 2010-08-18 2012-03-14 宇瞻科技股份有限公司 固态硬盘模块堆叠结构
CN102447604A (zh) * 2010-09-30 2012-05-09 迈普通信技术股份有限公司 路由表信息存储方法以及路由设备
US8837248B2 (en) 2010-10-08 2014-09-16 Phison Electronics Corp. Non-volatile memory storage apparatus, memory controller and data storing method
CN102456404A (zh) * 2010-10-21 2012-05-16 群联电子股份有限公司 非易失性存储器存储装置、存储器控制器与数据存储方法
CN102541458A (zh) * 2010-12-17 2012-07-04 西安奇维测控科技有限公司 一种提高电子硬盘数据写入速度的方法
CN102541458B (zh) * 2010-12-17 2015-11-25 西安奇维科技股份有限公司 一种提高电子硬盘数据写入速度的方法
CN102097133B (zh) * 2010-12-31 2012-11-21 中国人民解放军装备指挥技术学院 一种海量存储系统的可靠性测试系统及测试方法
CN102097133A (zh) * 2010-12-31 2011-06-15 中国人民解放军装备指挥技术学院 一种海量存储系统的可靠性测试系统及测试方法
CN102779548A (zh) * 2011-05-09 2012-11-14 深圳市晶凯电子技术有限公司 用闪存介质作为存储体进行分级管理的固态存储装置及其构建方法
CN102567213A (zh) * 2011-11-30 2012-07-11 华中科技大学 相变存储器的写均衡方法
CN102567213B (zh) * 2011-11-30 2014-09-24 华中科技大学 相变存储器的写均衡方法
CN108595345A (zh) * 2012-07-25 2018-09-28 慧荣科技股份有限公司 管理闪存中所储存的数据的方法及相关记忆装置与控制器
CN103970684A (zh) * 2013-02-04 2014-08-06 联想(北京)有限公司 存储数据的方法和电子设备
CN104424132A (zh) * 2013-08-23 2015-03-18 上海芯豪微电子有限公司 高性能指令缓存系统和方法
CN104424124B (zh) * 2013-09-10 2018-07-06 联想(北京)有限公司 内存装置、电子设备和用于控制内存装置的方法
CN104424124A (zh) * 2013-09-10 2015-03-18 联想(北京)有限公司 内存装置、电子设备和用于控制内存装置的方法
WO2014180443A1 (zh) * 2013-11-27 2014-11-13 中兴通讯股份有限公司 系统资源均衡调整方法及装置
CN103729302A (zh) * 2014-01-02 2014-04-16 厦门雅迅网络股份有限公司 一种避免对flash分区频繁读写的方法
CN105988720A (zh) * 2015-02-09 2016-10-05 中国移动通信集团浙江有限公司 数据存储装置和方法
CN105607862A (zh) * 2015-08-05 2016-05-25 上海磁宇信息科技有限公司 一种dram与mram结合具有备份电源的固态硬盘
CN106919343A (zh) * 2015-12-28 2017-07-04 晶心科技股份有限公司 周边接口电路与周边存储器系统
CN106919343B (zh) * 2015-12-28 2020-03-31 晶心科技股份有限公司 周边接口电路与周边存储器系统
CN107230500A (zh) * 2016-03-24 2017-10-03 爱思开海力士有限公司 包括替换储存单元的半导体系统
CN108563403A (zh) * 2018-04-03 2018-09-21 北京公共交通控股（集团）有限公司 一种公交车数据存储方法及装置
WO2020015134A1 (zh) * 2018-07-20 2020-01-23 江苏华存电子科技有限公司 一种随机内存使用纠错码校验可配置功能设置分区的方法
CN109117301A (zh) * 2018-07-20 2019-01-01 江苏华存电子科技有限公司 一种随机内存使用纠错码校验可配置功能设置分区的方法
CN110087011A (zh) * 2019-03-29 2019-08-02 南京航空航天大学 一种基于高速相机的工业设备振动视频采集存储系统
CN110087011B (zh) * 2019-03-29 2020-12-01 南京航空航天大学 一种基于高速相机的工业设备振动视频采集存储系统
US11183908B2 (en) 2019-06-11 2021-11-23 Shenzhen Radimag Magnets Co., Ltd Method for producing radially anisotropic multipolar solid magnet adapted to different waveform widths
CN110780811A (zh) * 2019-09-19 2020-02-11 华为技术有限公司 数据保护方法、装置及存储介质
CN110780811B (zh) * 2019-09-19 2021-10-15 华为技术有限公司 数据保护方法、装置及存储介质
CN112486852A (zh) * 2020-12-01 2021-03-12 合肥大唐存储科技有限公司 一种固态硬盘及其地址映射方法
CN117055822A (zh) * 2023-10-11 2023-11-14 苏州元脑智能科技有限公司 NVME SSD Raid卡板载备电系统及控制方法
CN117055822B (zh) * 2023-10-11 2024-02-06 苏州元脑智能科技有限公司 NVME SSD Raid卡板载备电系统及控制方法

Also Published As

Publication number Publication date
CN101552032B (zh) 2012-01-18
WO2010066098A1 (zh) 2010-06-17

Similar Documents

Publication Publication Date Title
CN101552032B (zh) 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置
CN106547703B (zh) 一种基于块组结构的ftl优化方法
CN101425041B (zh) 在nand flash存储器上建立fat文件系统的优化方法
CN104794070B (zh) 基于动态非覆盖raid技术的固态闪存写缓存系统及方法
JP5475123B2 (ja) ディスクアレイ装置およびその制御方法
US8046526B2 (en) Wear leveling method and controller using the same
CN102298555B (zh) 基于nand技术的模块化闪存管理系统
CN107346290A (zh) 使用并行化日志列表重放分区逻辑到物理数据地址转换表
US8195971B2 (en) Solid state disk and method of managing power supply thereof and terminal including the same
US10824217B2 (en) Storage and storage system
Deng et al. Architectures and optimization methods of flash memory based storage systems
CN101464834B (zh) 闪存数据写入方法及使用此方法的控制器
CN104699413B (zh) 数据管理方法、存储器存储装置及存储器控制电路单元
CN104380262A (zh) 坏块管理机制
US20100042774A1 (en) Block management method for flash memory, and storage system and controller using the same
CN103988183A (zh) 2级存储器分级结构中的存储器侧高速缓存的动态部分断电
CN104641356A (zh) 地址映射
CN108121503A (zh) 一种NandFlash地址映射及块管理算法
CN103688246A (zh) 具有在活跃slc和mlc存储器分区之间分布的小逻辑组的非易失性存储器和方法
CN103019958A (zh) 使用数据属性来管理固态存储器里的数据的方法
CN104461397A (zh) 一种固态硬盘及其读写方法
CN102193869B (zh) 存储器管理与写入方法及其存储器控制器与储存系统
CN109164975A (zh) 一种将数据写入固态硬盘的方法以及固态硬盘
Guo et al. Low cost power failure protection for MLC NAND flash storage systems with PRAM/DRAM hybrid buffer
CN104598386B (zh) 通过追踪和利用二级映射索引重复利用固态驱动器块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant