CN101529731A - 用于修改视频信号的数据速率的方法及设备 - Google Patents

Abstract

本发明提供用于修改视频信号的数据速率的方法、设备及系统。接收经压缩的视频信号。提供用于修改所述视频信号的数据速率的闭环速率转换路径(64)及用于修改所述视频信号的所述数据速率的开环速率转换路径(66)。选择所述开环速率转换路径或所述闭环速率转换路径中的一者来修改所述视频信号的至少一部分的所述数据速率。可在所述闭环速率转换路径中提供像素量化差错控制。

Description

用于修改视频信号的数据速率的方法及设备

技术领域

此申请案主张2006年9月18日申请的第60/845,707号美国临时申请案的权益，所述申请案以引用的方式并入本文中并作为本申请案的一部分。本发明涉及视频处理领域。更具体来说，本发明涉及用于修改视频串流的数据速率的方法、设备及系统。

背景技术

在电缆系统中，组合多个经压缩的视频节目以形成多路复用。在固定带宽信道上将每一多路复用传输到接收器网络。通常，接收器通过首先调谐到对应于选定的多路复用的射频且接着抽取对应于一个或一个以上选定节目的包来解码及显示一个或一个以上视频节目。

期望最大化可在可用固定宽带信道上传输的以数字方式压缩的节目的数目。一种增加视频节目的数目的方式是改善视频压缩过程的效率。利用最先进的视频压缩算法是可期望的，但难以升级视频接收器的安装基底。一种改善视频压缩系统的效率同时维持与网络接收器的安装基底的兼容性的方式是利用可变位速率编码。借助VBR，在特定情景容易压缩时增加压缩比，且类似地在特定情景复杂且更难以压缩时减小压缩比。通过允许瞬间位速率以此方式变化，VBR编码器能够在以较低的平均位速率进行编码的同时提供更均匀的视频质量。

虽然VBR编码器比恒定位速率(CBR)编码器更有效率，但其更难以将经压缩的VBR节目组合成多路复用。如果在规定带宽信道上传输多路复用，那么所述多路复用的瞬间数据速率无法超过信道的数据速率容量。事实上，如果目标是始终最大化图像质量，那么总多路复用数据速率应在匹配信道的全容量的速率下保持恒定。统计多路复用经设计以通过向每一VBR编码器广播“质量”设定而达到此结果。假定在视频编码器之中优先权相等，那么将向每一视频编码器传达相同的质量设定，且不时地调节质量设定以维持所需的总数据速率。

在许多情况下，视频多路复用器并不与视频编码器同置，或预编码将被多路复用的节目，且因此无法调整编码过程以达到所需的总数据速率。如果使用VBR编码器来产生经压缩的节目，那么其可能难以保证每一多路复用的总数据速率保持在每一对应通信信道的容量内。此问题通常通过利用具有速率转换(transrating)能力的复杂多路复用器来解决。通过将速率转换器耦合到包含特定多路复用的一些或所有节目，其便可能选择性地减小视频节目的数据速率。通常将此类系统称为统计再分多路复用器。简单地说，统计再分多路复用器减小基本视频串流的位速率以便能够将更多基本串流压缩在给定传送串流中。MPEG标准允许再量化现有的视频串流以到达位速率减小。量化级无需是固定的或恒定的。就位速率来说，所有不同串流同时达到最高点也是不可能的。可采用基于统计的算法来计算每一串流的量化级，使得对传送串流带宽的利用达到其最完整程度同时维持最高的可能质量。存在许多不同方式来计算此量化级。有效率的统计再分多路复用器能够最大化多路复用中的每一节目的质量，同时保证总数据速率始终保持在信道的容量内。

图1显示可与此类统计多路复用器一起使用的简单的现有技术视频速率转换器40的实例。速率转换器40可与例如MPEG-1、MPEG-2或H.264的压缩标准兼容。可变长度解码器(VLD)模块42接收一系列可变长度码字且重建这些码字所表示的经量化转换系数。逆量化器(IQ)模块44执行逆量化步骤以恢复每一转换系数的适当缩放比例及范围。量化器(Q)模块46又一次再缩放转换系数，但此次对量化的量进行控制以维持所需的输出数据速率。最后，可变长度编码器(VLE)模块48通过将经量化的转换系数表示为一系列可变长度码字而将其进一步压缩。

在图1的现有技术速率转换器40的情况下，经再压缩的视频信号的准确度因压缩过程的预测编码分量而开始偏离。即，由于量化器模块46引入了不准确度，因此当使用从所得的经量化系数导出的信息来预测后续视频帧中的新信息时所得假象可能被放大。现有技术速率转换器40的此缺点通过图2中所示经修改的现有技术速率转换系统50来解决。

在图2中所示的现有技术速率转换系统50中，VLD模块42、IQ模块44、Q模块46及VLE模块48起到以上结合图1所论述的作用。然而，在图2中所示的系统50中，由于从自加法器58获得的转换系数中减去自IQ模块51获得的转换系数，由速率转换过程(明确地说，由量化模块46)所引入的量化差错提供在加法器52的输出处。接着，通过逆离散余弦转换(IDCT)模块53将来自加法器52的转换系数的块变换回到像素域，且将所得像素差错存储于由DRAM控制器54控制的DRAM 55中。在预测附近图像帧中的其它像素需要时由运动补偿器(MC)模块56检索像素差错，且同样由离散余弦转换(DCT)模块57将其变换到系数域。在加法器58处将此结果添加到传入转换系数的串流，此防止在Q模块46处积累再量化假象。

图2中所示的现有技术速率转换系统表示许多基于预测性转换的编码器，例如MPEG-1、MPEG-2及H.264。其它压缩系统可遵守相同的结构，但可包括额外步骤或相同模块的替代版本。

图2中所示的现有技术经运动补偿的速率转换系统的缺陷是增加的复杂度和额外硬件的成本，以及因在经运动补偿的追踪回路的输出处引入差错补偿数据而引起的无效率补偿。复杂度还因为通常通过处理每个块的所有系数或像素来实施DCT、IDCT及运动补偿器而被引入。相反地，当实施图1中的开环速率转换器时，仅需要处理非零系数，且可忽略扫描次序变换。此通过准许使用较窄的数据总线同时维持较高的吞吐量来简化实施方案。

提供一种速率转换系统将是有利的，所述速率转换系统提供由闭环速率转换器提供的漂移校正的益处同时最小化其缺陷。提供一种混合速率转换系统也是有利的，所述混合速率转换系统提供闭环速率转换器及开环速率转换器两者的益处。

本发明的方法及设备提供上述及其它优点。

发明内容

本发明涉及视频处理领域。更明确地说，本发明提供用于修改视频信号的数据速率的方法、设备及系统。

在本发明的一个实例性实施例中，接收经压缩的视频信号。提供用于修改所述视频信号的数据速率的闭环速率转换路径及用于修改所述视频信号的数据速率的开环速率转换路径。选择所述开环速率转换路径或所述闭环速率转换路径中的一者来修改所述视频信号的至少一部分的数据速率。

在另一实例性实施例中，可在所述闭环速率转换路径中提供像素量化差错控制。所述像素量化差错控制可包含：从对所述视频信号的传入像素的转换系数的量化中获得呈差错转换系数形式的差错；对所述差错转换系数执行逆转换过程，以提供像素域中的像素差错；存储所述像素差错；在修改相关联像素的数据速率期间检索所述存储的像素差错；对所述像素差错执行转换过程以提供差错校正转换系数；及将所述差错校正转换系数添加到从所述相关联像素的逆量化中获得的经缩放转换系数，以防止在所述经缩放转换系数的量化期间积累再量化假象。

可选择所述闭环速率转换路径以用于修改所述视频信号的I帧及P帧的数据速率。可选择所述开环速率转换路径以用于修改所述视频信号的B帧的数据速率。一般来说，使用所述闭环速率转换路径来修改参考帧的数据速率是有利的。这些参考帧是可用于预测其它图片的图片。在MPEG-1及MPEG-2的情况下，所述参考帧是I帧及P帧。

所述闭环速率转换路径及所述开环速率转换路径可同时操作且可适于接受及处理多个视频信号的帧。举例来说，可选择所述闭环速率转换路径以用于修改各种视频信号的I帧及P帧的数据速率，且同时可选择所述开环速率转换路径以用于修改各种视频信号的B帧的数据速率。

在一些实例中，所述开环速率转换路径及所述闭环速率转换路径两者均可用于处理视频信号的I帧及P帧。类似地，所述开环速率转换路径及所述闭环速率转换路径两者均可用于处理视频信号的B帧。

所述开环速率转换路径可包含：对所述视频信号进行可变长度解码以提供经量化的转换系数；对所述转换系数执行逆量化操作以缩放所述转换系数；对所述经缩放的转换系数执行量化操作来再缩放所述转换系数以达到所需的数据速率；及对经再缩放的转换系数进行可变长度编码以便以所需的数据速率提供视频信号。

所述闭环速率转换路径可包含：对所述视频信号进行可变长度解码以提供经量化的转换系数；对所述转换系数执行逆量化操作以缩放所述转换系数；对所述经缩放的转换系数执行量化操作来再缩放所述转换系数以达到所需的数据速率；对所述经再缩放的转换系数进行可变长度编码以便以所需的数据速率提供视频信号；从所述量化操作中获得呈差错转换系数形式的差错；对所述差错转换系数执行逆转换过程以提供像素域中的像素差错；存储所述像素差错；在对相关联像素执行运动补偿操作时检索所述存储的像素差错；对所述经运动补偿的像素差错执行转换过程以提供差错校正转换系数；及将所述差错校正转换系数添加到从所述相关联像素的逆量化中获得的经缩放转换系数，以防止在对所述经缩放转换系数的量化操作期间积累再量化假象。

可提供额外开环速率转换路径以用于修改视频信号的数据速率。所述两个开环速率转换路径及所述闭环速率转换路径可同时操作。举例来说，可使用相同的系统来处理多个视频串流，且在此情况下，通过从下一帧可用于的视频串流中的任一者分配一帧来使所述开环及闭环处理器中的每一者保持忙碌是可能的。

所属领域的技术人员将了解，可视需要提供额外的开环或闭环速率转换路径，以增加系统的处理速度。举例来说，可提供多个开环及闭环速率转换路径以用于修改一个或一个以上视频信号的数据速率。所述多个开环及闭环速率转换路径可同时操作。

本发明预期对应于上述实施例的方法、设备及系统。

附图说明

下文将结合附图描述本发明，其中相同的参考编号表示相同的元件，且：

图1显示现有技术开环速率转换器的框图；

图2显示具有差错控制的现有技术闭环速率转换器的框图；

图3显示根据本发明的混合速率转换系统的实例性实施例的框图；及

图4显示根据本发明的混合速率转换系统的另一实例性实施例的框图。

具体实施方式

下文详细说明仅提供实例性实施例，且并非打算限定本发明的范围、适用性或配置。而是，下文对实例性实施例的详细说明将为所属领域的技术人员提供能使其实施本发明实施例的说明。应了解，可在元件功能及布置方面作各种改变，而此并不背离在上述权利要求书中所述的本发明的精神及范围。

图3显示根据本发明的混合系统60的实例性实施例的框图，所述混合系统60用于修改视频信号的数据速率。在图3中所示的实例性实施例中，在多路分用器(DMUX)62处接收经压缩的视频信号。提供用于修改视频信号的数据速率的闭环速率转换路径64及用于修改视频信号的数据速率的开环速率转换路径66。选择开环速率转换路径或闭环速率转换路径中的一者来修改视频信号的至少一部分的数据速率。举例来说，可在DMUX 62处接收视频信号的帧或包并根据所述包标头中提供的信息将其路由到适当的速率转换路径64或66。指派对应于多个视频信号的帧或包的任务可由通常与视频处理器相关联的CPU提供，如此项技术中已知，从而总是需要软件调节来建立或改变帧或包的路由。接着，可在多路复用器(MUX)63共同地对经速率转换的包进行多路复用。

可在闭环速率转换路径64中提供像素量化差错控制。所述像素量化差错控制可包含：从视频信号的传入像素的转换系数的量化中获得呈差错转换系数形式的差错。举例来说，由于从自加法器58获得的转换系数中减去自IQ模块51获得的转换系数，由速率转换过程(明确地说，由量化(Q)模块46)所引入的量化差错提供在加法器52的输出处。接着，通过在逆转换(IT)模块67处对差错转换系数执行逆转换过程而将来自加法器52的转换系数的块转变回到像素域。可将这些像素差错存储于DRAM 55(在DRAM控制器54的控制下)且接着在修改相关联像素的数据速率期间检索所述像素差错。可在转换(T)模块61处对像素差错执行转换过程以提供差错校正转换系数。可在加法器58处将差错校正转换系数添加到从在IQ模块44处对相关联像素的逆量化中获得的经缩放转换系数，以防止在Q模块46处对经缩放转换系数的量化期间积累再量化假象。

应了解，在T模块61处执行的转换过程可以是离散余弦转换过程(DCT)或可与较新的编码解码器(例如H.264)一起使用的任何其它转换过程。类似地，在IT模块67处执行的逆转换过程可以是逆离散余弦转换过程(IDCT)或可与较新的编码解码器(例如H.264)一起使用的任何其它转换过程。

可选择闭环速率转换路径64以用于修改视频信号的帧及P帧的数据速率。可选择开环速率转换路径66以用于修改视频信号的B帧的数据速率。

闭环速率转换路径64及开环速率转换路径66可同时操作。举例来说，可选择闭环速率转换路径64以用于修改特定视频信号的I帧及P帧的数据速率且同时可选择开环速率转换路径66以用于修改对应于不同视频信号的B帧的数据速率。

在一些实例中，在闭环速率转换路径64变为过度订阅且开环速率转换路径66中存在用于I帧及P帧的可用处理带宽的情况下，开环速率转换路径66及闭环速率转换路径64两者均可用于处理视频信号的I帧及P帧。类似地，在开环速率转换路径66变为过度订阅且闭环速率转换路径64中存在用于B帧的可用处理带宽的情况下，开环速率转换路径66及闭环速率转换路径64两者均可用于处理视频信号的B帧。如以下结合图4所论述，可提供一个或一个以上额外开环速率转换路径以用于修改视频信号的数据速率。所述两个开环速率转换路径及所述闭环速率转换路径可同时操作。所属领域的技术人员将了解，可视需要提供额外的开环或闭环速率转换路径以增加系统的吞吐量。

开环速率转换路径66可包含：在VLD模块42处对视频信号进行可变长度解码以提供经量化的转换系数；在IQ模块44处对转换系数执行逆量化操作以缩放转换系数；在Q模块46处对经缩放的转换系数执行量化操作来再缩放转换系数以达到所需的数据速率；及在VLE模块48处对经再缩放的转换系数进行可变长度编码以便以所需的数据速率提供视频信号。

所述闭环速率转换路径可包含：在VLD模块42处对视频信号进行可变长度解码以提供经量化的转换系数；在IQ模块44处对转换系数执行逆量化操作以缩放转换系数；在Q模块46处对经缩放的转换系数执行量化操作来再缩放转换系数以到达所需的数据速率；在VLE模块48处对经再缩放的转换系数进行可变长度编码以便以所需的数据速率提供视频信号；从Q模块46处的量化操作中获得呈差错转换系数形式的差错(其提供为来自加法器52的输出，如上所论述)；在IT模块67处对差错转换系数执行逆转换过程以提供像素域中的像素差错；将像素差错存储于DRAM 55中；当在MC模块56处对相关联像素执行运动补偿操作时检索所存储的像素差错；在T模块61处对经运动补偿的像素差错执行转换过程以提供差错校正转换系数；及在加法器58处将差错校正转换系数添加到从对相关联像素的逆量化(在IQ模块44处)中获得的经缩放转换系数，以防止在Q模块46处对经缩放转换系数的量化操作期间积累再量化假象。

图4是本发明的另一实例性实施例的框图，其中图3的系统60经修改而具有用于修改视频信号的数据速率的额外开环速率转换路径68。在图4的系统70中，所述额外开环速率转换路径提供与以上所论述的开环速率转换路径66相同的功能性。两个开环速率转换路径66及68以及闭环速率转换路径64可同时操作。所属领域的技术人员将了解，可视需要提供额外的开环或闭环速率转换路径以增加系统的处理速度。举例来说，可提供多个开环及闭环速率转换路径以用于修改多个视频信号的数据速率。所述多个开环及闭环速率转换路径可同时操作。

分别显示于图3及4中的混合速率转换系统60及70的全部成本及性能优点仅通过在战略上给不同的速率转换子系统(路径)指派视频帧来实现。在例如MPEG-2及H.264的压缩系统的情况下，使用某些类型的帧(即，帧内编码帧或I帧与预测编码帧或P帧)来预测其它帧，而通常不使用第三类型的帧(即，双向预测帧或B帧)(虽然H.264准许将B帧作为参考帧用于预测)。所述帧类型在对其进行编码的方式上也不同。I帧不受益于运动补偿且因此压缩效率最低。然而，出于相同的原因，这些帧类型仅是可由正尝试与新串流同步化的解码器重建的帧类型。当调谐到新串流时或当从传输信道中的噪声所引起的差错中恢复时，此初始同步化是必要的。出于此原因，编码器通常以对解码器初始化或再同步化来说为充足的间隔来选择I帧编码方法。

P帧受益于使用参考前置帧的运动预测符的运动补偿。当使用运动补偿来预测其它帧时，I帧及P帧两者均可充当参考帧。因此，每当存取参考帧的受影响区域时，引入到I帧或P帧中的任何差错可能被放大。子系统64的闭环速率转换过程防止此差错积累，且出于此原因，选择闭环速率转换子系统64来对I帧及P帧进行速率转换是有利的。

通常，最频繁地使用B帧，因为B帧受益于在前向或后向方向上参考I帧或P帧的多个经运动补偿的预测符。由于通常不使用这些帧来预测其它图片，因此漂移校正变得较不重要且因校正而减小的压缩效率可能甚至比由单个图像内减小的漂移产生的任何优点都重要。因此，通过一个或一个以上开环速率转换子系统66或68路由B帧是有利的。应注意，在H.264的情况下，更有意义的是识别不作为参考帧用于其它图片的图片，且仅将这些图片指派给开环速率转换子系统66或68。

许多编码器经配置以针对每3个帧或图片中的2个使用B帧编码方法，且这就是在图4的实例性实施例中将2个专用开环速率转换器66及68与单个闭环速率转换器64匹配的原因。然而，可以任何组合提供开环及闭环子系统。应注意，在开环系统66及68变为过度订阅的情况下，容易将B帧转发到闭环速率转换器64。类似地，如果闭环速率转换器64变为过度订阅，那么可将I帧或P帧转发到开环速率转换器66或68中的一者。然而，在此周期期间将无法实现漂移补偿的益处。

有利地，以上所论述的本发明的混合速率转换系统的实施例可容易地经修改以支持将覆盖内容插入到视频信号中，如与本发明同时申请的标题为用于借助速率转换能力将覆盖内容插入到视频信号中的方法、设备及系统的共同拥有共同待决美国专利申请案中所论述。

现在，将了解本发明提供用于修改视频串流的数据速率的有利方法、设备及系统。

虽然已结合各种所图解说明的实施例描述了本发明，但可在不背离权利要求书中阐明的本发明精神及范围的前提下对本发明进行众多修改及改变。

Claims (30)

1、一种用于修改视频信号的数据速率的方法，其包含：

接收经压缩的视频信号；

提供用于修改所述视频信号的数据速率的闭环速率转换路径；

提供用于修改所述视频信号的所述数据速率的开环速率转换路径；及

选择所述开环速率转换路径或所述闭环速率转换路径中的一者来修改所述视频信号的至少一部分的所述数据速率。

2、如权利要求1所述的方法，其进一步包含：

在所述闭环速率转换路径中提供像素量化差错控制。

3、如权利要求2所述的方法，其中所述像素量化差错控制包含：

从所述视频信号的传入像素的转换系数的量化中获得呈差错转换系数形式的差错；

对所述差错转换系数执行逆转换，以提供像素域中的像素差错；

存储所述像素差错；

在修改相关联像素的所述数据速率期间，检索所述存储的像素差错；

对所述像素差错执行转换过程，以提供差错校正转换系数；及

将所述差错校正转换系数添加到从所述相关联像素的逆量化中获得的经缩放的转换系数，以防止在所述经缩放的转换系数的所述量化期间积累再量化假象。

4、如权利要求1所述的方法，其中选择所述闭环速率转换路径以用于修改所述视频信号的I帧及P帧的所述数据速率。

5、如权利要求1所述的方法，其中选择所述开环速率转换路径以用于修改所述视频信号的B帧的所述数据速率。

6、如权利要求1所述的方法，其中所述闭环速率转换路径及所述开环速率转换路径可同时操作且适于接受来自多个视频信号的帧。

7、如权利要求6所述的方法，其中：

选择所述闭环速率转换路径以用于修改所述视频信号的I帧及P帧的所述数据速率；及

选择所述开环速率转换路径以用于修改所述视频信号的B帧的所述数据速率。

8、如权利要求6所述的方法，其中：

所述开环速率转换路径及所述闭环速率转换路径两者均可用于处理所述视频信号的I帧及P帧。

9、如权利要求6所述的方法，其中：

所述开环速率转换路径及所述闭环速率转换路径两者均可用于处理所述视频信号的B帧。

10、如权利要求1所述的方法，其进一步包含：

用于修改所述视频信号的所述数据速率的额外开环速率转换路径。

11、如权利要求10所述的方法，其中所述两个开环速率转换路径及所述闭环速率转换路径可同时操作。

12、如权利要求1所述的方法，其中所述开环速率转换路径包含：

对所述视频信号进行可变长度解码，以提供经量化的转换系数；

对所述转换系数执行逆量化操作以缩放所述转换系数；

对所述经缩放的转换系数执行量化操作来再缩放所述转换系数以达到所需的数据速率；及

对所述经再缩放的转换系数进行可变长度编码，以便以所述所需的数据速率提供视频信号。

13、如权利要求1所述的方法，其中所述闭环速率转换路径包含：

对所述视频信号进行可变长度解码以提供经量化的转换系数；

对所述转换系数执行逆量化操作以缩放所述转换系数；

对所述经缩放的转换系数执行量化操作来再缩放所述转换系数以达到所需的数据速率；

对所述经再缩放的转换系数进行可变长度编码，以便以所述所需的数据速率提供视频信号；

从所述量化操作中获得呈差错转换系数形式的差错；

对所述差错转换系数执行逆转换过程以提供所述像素域中的像素差错；

存储所述像素差错；

在对相关联像素执行运动补偿操作时检索所述存储的像素差错；

对所述经运动补偿的像素差错执行转换过程以提供差错校正转换系数；及

将所述差错校正转换系数添加到从所述相关联像素的所述逆量化中获得的所述经缩放的转换系数，以防止在对所述经缩放的转换系数的所述量化操作期间积累再量化假象。

14、如权利要求1所述的方法，其进一步包含：

提供用于修改所述视频信号的所述数据速率的多个开环及闭环速率转换路径。

15、如权利要求14所述的方法，其中所述多个开环及闭环速率转换路径可同时操作。

16、一种用于修改视频信号的数据速率的设备，其包含：

用于接收经压缩的视频信号的构件；

用于修改所述视频信号的数据速率的闭环速率转换路径；

用于修改所述视频信号的所述数据速率的开环速率转换路径；

用于选择所述开环速率转换路径或所述闭环速率转换路径中的一者来修改所述视频信号的至少一部分的所述数据速率的构件。

17、如权利要求16所述的设备，其进一步包含：

用于在所述闭环速率转换路径中提供像素量化差错控制的构件。

18、如权利要求17所述的设备，其中所述用于提供所述像素量化差错控制的构件包含：

用于从所述视频信号的传入像素的转换系数的量化中获得呈差错转换系数形式的差错的构件；

用于对所述差错转换系数执行逆转换过程以提供像素域中的像素差错的逆转换模块；

用于存储所述像素差错的存储构件；

用于在修改相关联像素的所述数据速率期间检索所述存储的像素差错的构件；

用于对所述像素差错执行转换过程以提供差错校正转换系数的转换模块；及

用于将所述差错校正转换系数添加到从所述相关联像素的逆量化中获得的经缩放转换系数以防止在所述经缩放的转换系数的所述量化期间积累再量化假象的加法器构件。

19、如权利要求16所述的设备，其中所述闭环速率转换路径被选择用于修改所述视频信号的I帧及P帧的所述数据速率。

20、如权利要求16所述的设备，其中所述开环速率转换路径被选择用于修改所述视频信号的B帧的所述数据速率。

21、如权利要求16所述的设备，其中所述闭环速率转换路径及所述开环速率转换路径可同时操作且适于接受来自多个视频信号的帧。

22、如权利要求21所述的设备，其中：

所述闭环速率转换路径被选择用于修改所述视频信号的I帧及P帧的所述数据速率；及

所述开环速率转换路径被选择用于修改所述视频信号的B帧的所述数据速率。

23、如权利要求21所述的设备，其中：

所述开环速率转换路径及所述闭环速率转换路径两者均可用于处理所述视频信号的I帧及P帧。

24、如权利要求21所述的设备，其中：

所述开环速率转换路径及所述闭环速率转换路径两者均可用于处理所述视频信号的B帧。

25、如权利要求16所述的设备，其进一步包含：

用于修改所述视频信号的所述数据速率的额外开环速率转换路径。

26、如权利要求25所述的设备，其中所述两个开环速率转换路径及所述闭环速率转换路径可同时操作。

27、如权利要求16所述的设备，其中所述开环速率转换路径包含：

用于对所述视频信号进行可变长度解码以提供经量化的转换系数的可变长度解码器；

用于对所述转换系数执行逆量化操作以缩放所述转换系数的逆量化模块；

用于对所述经缩放的转换系数执行量化操作来再缩放所述转换系数以达到所需的数据速率的量化器模块；及

用于对所述经再缩放的转换系数进行可变长度编码以便以所述所需的数据速率提供视频信号的可变长度编码器。

28、如权利要求16所述的设备，其中所述闭环速率转换路径包含：

用于对所述视频信号进行可变长度解码以提供经量化的转换系数的可变长度解码器；

用于对所述转换系数执行逆量化操作以缩放所述转换系数的逆量化模块；

用于对所述经缩放的转换系数执行量化操作来再缩放所述转换系数以达到所需的数据速率的量化模块；

用于对所述经再缩放的转换系数进行可变长度编码以便以所述所需的数据速率提供视频信号的可变长度编码器；

用于从所述量化操作中获得呈差错转换系数形式的差错的构件；

用于对所述差错转换系数执行逆转换过程以提供所述像素域中的像素差错的逆转换模块；

用于存储所述像素差错的存储构件；

用于在对相关联像素执行运动补偿操作时检索所述存储的像素差错的构件；

用于对所述经运动补偿的像素差错执行转换过程以提供差错校正转换系数的转换模块；及

用于将所述差错校正转换系数添加到从所述相关联像素的所述逆量化中获得的所述经缩放的转换系数以防止在对所述经缩放的转换系数的所述量化操作期间积累再量化假象的加法器构件。

29、如权利要求16所述的设备，其进一步包含：

用于修改所述视频信号的所述数据速率的多个开环及闭环速率转换路径。

30、如权利要求29所述的设备，其中所述多个开环及闭环速率转换路径可同时操作。

Images